KR20020055156A - 디지털 방송 수신 시스템의 메모리 제어 장치 - Google Patents

디지털 방송 수신 시스템의 메모리 제어 장치 Download PDF

Info

Publication number
KR20020055156A
KR20020055156A KR1020000084513A KR20000084513A KR20020055156A KR 20020055156 A KR20020055156 A KR 20020055156A KR 1020000084513 A KR1020000084513 A KR 1020000084513A KR 20000084513 A KR20000084513 A KR 20000084513A KR 20020055156 A KR20020055156 A KR 20020055156A
Authority
KR
South Korea
Prior art keywords
memory
memory request
bank address
request signal
bank
Prior art date
Application number
KR1020000084513A
Other languages
English (en)
Inventor
김명호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000084513A priority Critical patent/KR20020055156A/ko
Publication of KR20020055156A publication Critical patent/KR20020055156A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 디지털 방송 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 메모리 제어 장치에 관한 것이며, 메모리의 메모리 요청에 따른 프로세싱 속도를 개선할 수 있는 디지털 방송 수신 시스템의 메모리 제어 장치를 제공하는데 그 목적이 있다. 본 발명은 다수의 뱅크를 구비하는 메모리를 포함하는 디지털 방송 수신 시스템의 메모리 제어 장치에 있어서, 다수의 메모리 요청 유닛으로부터 입력된 메모리 요청 신호의 타켓 뱅크 어드레스를 비교하여 선택적으로 출력하기 위한 뱅크 어드레스 비교 수단; 상기 뱅크 어드레스 비교 수단으로부터 상기 메모리 요청 신호를 입력 받아 임시 저장하기 위한 임시 저장 수단; 상기 임시 저장 수단에 저장된 상기 메모리 요청 신호의 우선순위를 체크하여 상기 임시 저장 수단의 어드레스 출력을 제어하기 위한 우선순위 결정 수단을 구비한다.

Description

디지털 방송 수신 시스템의 메모리 제어 장치{A memory controller in digital broadcasting receiver system}
본 발명은 디지털 방송 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 메모리 제어 장치에 관한 것이다.
디지털 방송 수신 시스템은 수신된 데이터를 저장하기 위한 메모리를 구비하며, 트랜스포트, 비디오 디코더, 비디오 디스플레이 프로세서(video display processor, VDP), 오디오 디코더와 같은 다수의 메모리 요청 유닛을 포함하고 있다. 이러한 메모리 요청 유닛은 프로세싱에 필요한 데이터를 메모리로부터 읽어들이고, 프로세싱의 결과인 출력 데이터를 메모리에 쓰게 된다. 이러한 디지털 방송 수신 시스템의 메모리로 SDRAM(syncronous dynamic random access memory)을 사용하고 있으며, 현재 사용되고 있는 메모리는 대부분 다수의 뱅크(bank)를 포함하고 있다.
메모리 제어기는 다수의 메모리 요청 유닛의 메모리 요청을 제어하기 위한 것으로, 종래의 SDRAM 제어기는 각각의 메모리 요청 유닛으로부터 동시에 메모리 요청이 들어 오는 경우, 우선 순위에 따라 현재 수행해야 할 메모리 요청을 선택한 다음, 그에 대응하는 SDRAM 명령(command)을 만을어서 SDRAM에 대한 데이터 쓰기/읽기를 수행한다. 그 다음, 마찬가지 방법으로 다음 메모리 요청을 수행한다.
예컨대, 첫번째 메모리 요청이 제1 뱅크(bank0)에 있는 데이터를 읽기 위한 것이고, 두번째 메모리 요청이 제2 뱅크(bank1)에 있는 데이터를 읽기 위한 것이라면, SDRAM 제어기는 제1 뱅크의 로우 어드레스를 액티브 시킨 후 원하는 컬럼 어드레스를 차례로 읽어 내고, SDRAM의 프리차지 기간을 거쳐, 두번째 메모리 요청에 따라 제2 뱅크의 로우 어드레스를 액티브 시킨 후 원하는 컬럼 어드레스를 차례로읽어 내는 과정을 거치게 된다.
이처럼 종래의 SDRAM 제어기의 경우, 각각 다른 뱅크에 위치한 데이터를 단일 뱅크를 가진 통상의 DRAM 액세스와 같이 순차적으로 읽기 때문에 다수의 뱅크를 가진 메모리의 특징을 이용하지 못하고 있다. 따라서, 두 개의 메모리 요청 유닛과 관련된 데이터가 각각 다른 뱅크에 맵핑(mapping)되어 있는 상태에서 상기 두 개의 메모리 요청 유닛에서 동시에 메모리 요청이 있으면, 종래기술에서는 두 개의 메모리 요청 유닛 중 우선 순위가 큰 하나에 대한 메모리 액세스를 완전히 수행하고 SDRAM 프리차지까지 거치고 난 후에야 나머지 메모리 요청에 대한 메모리 액세스를 수행하였다.
즉, 종래의 메모리 제어기는 메모리의 대역폭(bandwidth) 점유율이 높기 때문에 프로세싱 속도가 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 특히 메모리의 메모리 요청에 따른 프로세싱 속도를 개선할 수 있는 디지털 방송 수신 시스템의 메모리 제어 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명의 일 실시예에 따른 SDRAM 제어기의 블록 구성도.
도 2는 상기 도 1의 메모리 요청 버퍼부의 상세 구성 예시도.
도 3은 종래기술과 본 발명에 따른 메모리 액세스 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 뱅크 어드레스 비교부
21 : 메모리 요청 버퍼부
22 : 우선순위 결정부
30 : SDRAM 명령 발생기
200 : SDRAM 제어기
상기의 기술적 과제를 달성하기 위하여 본 발명은, 다수의 뱅크를 구비하는 메모리를 포함하는 디지털 방송 수신 시스템의 메모리 제어 장치에 있어서, 다수의메모리 요청 유닛으로부터 입력된 메모리 요청 신호의 타켓 뱅크 어드레스를 비교하여 선택적으로 출력하기 위한 뱅크 어드레스 비교 수단; 상기 뱅크 어드레스 비교 수단으로부터 상기 메모리 요청 신호를 입력 받아 임시 저장하기 위한 임시 저장 수단; 상기 임시 저장 수단에 저장된 상기 메모리 요청 신호의 우선순위를 체크하여 상기 임시 저장 수단의 어드레스 출력을 제어하기 위한 우선순위 결정 수단을 구비한다.
바람직하게, 상기 임시 저장 수단은 상기 뱅크의 수만큼의 버퍼를 구비한다.
바람직하게, 상기 뱅크 어드레스 비교 수단은 입력된 상기 메모리 요청 신호의 타켓 뱅크 어드레스와 상기 버퍼 각각에 저장된 상기 메모리 요청 신호의 타겟 뱅크 어드레스를 비교하여, 상기 버퍼 각각에 저장된 상기 메모리 요청 신호의 타겟 뱅크 어드레스와 일치하지 않는 타겟 뱅크 어드레스를 가지는 상기 메모리 요청 신호를 비어 있는 버퍼에 저장한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1은 본 발명의 일 실시예에 따른 SDRAM 제어기의 블록 구성을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 SDRAM 제어기(200)는 메모리 요청 유닛인 트랜스포트(TP)(10), 비디오 디코더(VD)(11), 비디오 디스플레이프로세서(VDP)(12), 오디오 디코더(AUDIO)(13) 각각의 메모리 요청 신호를 입력 받아 뱅크 어드레스를 비교하여 선택적으로 출력하기 위한 뱅크 어드레스 비교부(20)와, 뱅크 어드레스 비교부(20)로부터 입력된 메모리 요청 신호를 임시 저장하기 위한 메모리 요청 버퍼부(21)와, 메모리 요청 버퍼부(21)에 임시 저장된 메모리 요청 신호의 우선순위를 체크하여 SDRAM 명령 발생기(30)에 선택적으로 출력하기 위한 우선순위 결정부(22)를 구비한다.
첨부된 도면 도 2는 상기 도 1의 메모리 요청 버퍼부의 상세 구성을 예시한 것으로, 4개의 뱅크를 가진 SDRAM에 대한 메모리 액세스를 일례로 들었다.
메모리 요청 버퍼부(21)는 4개의 버퍼를 구비하여, 뱅크 어드레스 비교부(20)로부터 순차적으로 입력된 뱅크 수 만큼의 메모리 요청 신호 request0, request1, request2, request3가 쌓이게 되며, 이 신호들은 우선순위 결정부(22)에서 우선순위가 결정되며, 우선순위 결정부(22)에서 인가된 출력 인에이블 신호(OutEn)에 제어 받아 각 메모리 요청 신호 request0, request1, request2, request3에 대응하는 해당 어드레스 addr0, addr1, addr2, addr3가 SDRAM 명령 발생기에 전달되도록 한다.
이하, 상기 도 1 및 도 2를 참조하여 본 실시예에 따른 SDRAM 제어기의 동작을 설명한다.
메모리 요청 유닛인 트랜스포트(TP)(10), 비디오 디코더(VD)(11), 비디오 디스플레이 프로세서(VDP)(12), 오디오 디코더(AUDIO)(13)에서 동시에 메모리 요청이 동시에 입력되면, 뱅크 비교부(20)는 메모리 요청 버퍼부(21)가 비어있는지를 매번확인하여 빈 공간이 생기면, 입력된 메모리 요청 신호 중 현재 메모리 요청 버퍼부(21)에 저장된 메모리 요청 신호의 타겟 뱅크와 다른 뱅크 어드레스를 가지는 메모리 요청 신호가 있는지를 비교하여 이를 메모리 요청 버퍼부(21)에 입력시킨다. 모든 메모리 요청 신호는 액세스할 어드레스를 포함하기 때문에 뱅크 어드레스를 파악할 수 있다. 한편, 동시에 동일 뱅크에 대한 액세스 요청이 들어오는 경우, 이들을 동시에 처리할 수는 없기 때문에 뱅크 어드레스 비교부(20)는 임의로 하나를 선택하게 되고, 나머지는 다음 차례를 기다려야 한다.
그리고, 우선순위 결정부(22)는 메모리 요청 버퍼부(21)에 저장된 메모리 요청 신호의 우선순위를 결정하며, 메모리 요청 버퍼부(21)를 구성하는 각 버퍼의 출력 동작은 우선순위 결정부(22)에서 인가된 출력 인에이블 신호(OutEn)에 제어 받게 된다. 즉, 우선순위가 높은 순서대로 SDRAM 명령 발생기(30)로 어드레스를 출력하게 된다.
한편, 메모리 요청 버퍼부(21)는 항상 채워진 상태가 유지되며 저장된 메모리 요청 신호는 각각 다른 뱅크 어드레스를 가지게 되므로, 모든 뱅크를 항상 액티브 상태로 동작시킬 수 있게 된다. 이는 SDRAM의 대역폭 점유율이 극대화 됨을 의미한다.
첨부된 도면 도 3은 종래기술과 본 발명에 따른 메모리 액세스 타이밍을 도시한 것으로, 각각 2개의 메모리 요청에 대한 액세스를 수행하는 경우를 예시하고 있다.
전술한 바와 같이 종래에는 메모리 요청 각각을 순차적으로 프로세싱하기 때문에, 먼저 제1 메모리 요청에 대한 로우 어드레스를 액티브 시킨 후 컬럼 어드레스를 액티브 시키고, 이후 제2 메모리 요청에 대한 로우 어드레스를 액티브 시키고 컬럼 어드레스를 액티브 시키게 된다. 즉, 제1 로우 어드레스 스트로브 신호(RAS0), 제1 컬럼 어드레스 스트로브 신호(CAS0), 제2 로우 어드레스 스트로브 신호(RAS1), 제2 컬럼 어드레스 스트로브 신호(CAS1) 순서로 액티브 된다.
한편, 본 발명에 따르면 제1 메모리 요청과 제2 메모리 요청의 타겟 뱅크가 각각 다르기 때문에 각각의 로우 어드레스를 순차적으로 액티브 시키고, 이후 각각의 컬럼 어드레스를 순차적으로 액티브 시킬 수 있다. 즉, 제1 로우 어드레스 스트로브 신호(RAS0), 제2 로우 어드레스 스트로브 신호(RAS1), 제1 컬럼 어드레스 스트로브 신호(CAS0), 제2 컬럼 어드레스 스트로브 신호(CAS1) 순서로 액티브 된다.
따라서, 본 발명에 따르면 종래기술에 비해 소요되는 클럭 수를 줄여 메모리 요청에 따른 프로세싱 속도를 개선할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 SDRAM 제어기를 일례로 들어 설명하였으나, 본 발명은 다수의 뱅크를 구비한 메모리를 포함하는 모든 디지털 방송 수신 시스템에 적용할 수 있다.
전술한 본 발명은 메모리의 대역폭 점유율을 최대한 활용하여 메모리 요청에 따른 프로세싱 속도를 개선하는 효과가 있으며, 이로 인하여 고품질의 디지털 방송 수신 시스템을 구현할 수 있다.

Claims (3)

  1. 다수의 뱅크를 구비하는 메모리를 포함하는 디지털 방송 수신 시스템의 메모리 제어 장치에 있어서,
    다수의 메모리 요청 유닛으로부터 입력된 메모리 요청 신호의 타켓 뱅크 어드레스를 비교하여 선택적으로 출력하기 위한 뱅크 어드레스 비교 수단;
    상기 뱅크 어드레스 비교 수단으로부터 상기 메모리 요청 신호를 입력 받아 임시 저장하기 위한 임시 저장 수단;
    상기 임시 저장 수단에 저장된 상기 메모리 요청 신호의 우선순위를 체크하여 상기 임시 저장 수단의 어드레스 출력을 제어하기 위한 우선순위 결정 수단
    을 구비하는 디지털 방송 수신 시스템의 메모리 제어 장치.
  2. 제1항에 있어서,
    상기 임시 저장 수단은,
    상기 뱅크의 수만큼의 버퍼를 구비하는 것을 특징으로 하는 디지털 방송 수신 시스템의 메모리 제어 장치.
  3. 제2항에 있어서,
    상기 뱅크 어드레스 비교 수단은,
    입력된 상기 메모리 요청 신호의 타켓 뱅크 어드레스와 상기 버퍼 각각에 저장된 상기 메모리 요청 신호의 타겟 뱅크 어드레스를 비교하여, 상기 버퍼 각각에 저장된 상기 메모리 요청 신호의 타겟 뱅크 어드레스와 일치하지 않는 타겟 뱅크 어드레스를 가지는 상기 메모리 요청 신호를 비어 있는 버퍼에 저장하는 것을 특징으로 하는 디지털 방송 수신 시스템의 메모리 제어 장치.
KR1020000084513A 2000-12-28 2000-12-28 디지털 방송 수신 시스템의 메모리 제어 장치 KR20020055156A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084513A KR20020055156A (ko) 2000-12-28 2000-12-28 디지털 방송 수신 시스템의 메모리 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084513A KR20020055156A (ko) 2000-12-28 2000-12-28 디지털 방송 수신 시스템의 메모리 제어 장치

Publications (1)

Publication Number Publication Date
KR20020055156A true KR20020055156A (ko) 2002-07-08

Family

ID=27687907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084513A KR20020055156A (ko) 2000-12-28 2000-12-28 디지털 방송 수신 시스템의 메모리 제어 장치

Country Status (1)

Country Link
KR (1) KR20020055156A (ko)

Similar Documents

Publication Publication Date Title
US4542454A (en) Apparatus for controlling access to a memory
US4384342A (en) System for reducing access time to plural memory modules using five present-fetch and one prefetch address registers
US20060218315A1 (en) Memory access control circuit
US20050268024A1 (en) Memory controller for use in multi-thread pipeline bus system and memory control method
JP2003216482A (ja) バーストアクセス制御装置および制御方法
KR100573256B1 (ko) 복수어드레스유지기억장치
US7013368B2 (en) Arbitration apparatus utilizing mutlilevel priority for reducing memory access time
KR101086417B1 (ko) 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법
US6647439B1 (en) Arrangement with a plurality of processors sharing a collective memory
US20050289319A1 (en) Memory control apparatus and method for scheduling commands
US6374244B1 (en) Data transfer device
US6008823A (en) Method and apparatus for enhancing access to a shared memory
US6449209B1 (en) Semiconductor memory device comprising more than two internal banks of different sizes
JP4153579B2 (ja) メモリアクセス制御装置
JPH11345165A (ja) アクセス待ち時間を減少するため優先度とバースト制御を使用するトラフィック・コントローラ
KR20020055156A (ko) 디지털 방송 수신 시스템의 메모리 제어 장치
US6785795B1 (en) Data processing device for use in cooperation with a memory
US6847410B1 (en) Picture data memory device with picture data input channels and picture data output channels
JPH10144073A (ja) シンクロナスｄｒａｍのアクセス機構
US20080263290A1 (en) Memory control apparatus and memory control method
JPH06103026A (ja) メモリシステム
KR20000025105A (ko) 메모리 콘트롤러
JPH08202618A (ja) メモリ制御回路
KR0156969B1 (ko) 버스트 페이지 억세스 장치
KR20030002268A (ko) 디디알 에스디램 컨트롤러

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination