KR20020054083A - 전계 방출 표시 소자에서 필드 이미터 및 제조방법 - Google Patents

전계 방출 표시 소자에서 필드 이미터 및 제조방법 Download PDF

Info

Publication number
KR20020054083A
KR20020054083A KR1020000082718A KR20000082718A KR20020054083A KR 20020054083 A KR20020054083 A KR 20020054083A KR 1020000082718 A KR1020000082718 A KR 1020000082718A KR 20000082718 A KR20000082718 A KR 20000082718A KR 20020054083 A KR20020054083 A KR 20020054083A
Authority
KR
South Korea
Prior art keywords
gate
electrode
field emitter
field
hole
Prior art date
Application number
KR1020000082718A
Other languages
English (en)
Inventor
정재훈
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000082718A priority Critical patent/KR20020054083A/ko
Publication of KR20020054083A publication Critical patent/KR20020054083A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전계 방출 표시 소자에 관한 것으로, 상세하게는 별도의 자기 집속전극을 설치하지 않고 게이트 전극의 배치를 바꾸어 패널의 실제 구동시 자동으로 전자빔의 집속이 이루어 지도록 하여 선명한 화질을 얻는 전계방출소자(FED)의 필드 이미터 어레이(Field Emitter Array)에 관한 것이다.
또한, 종래에 수직형 자기 집속전극을 포함한 냉음극 소자는 전자빔의 집속 성능은 매우 우수하지만 소자의 제작 공정은 제2절연층을 매우 두껍게 (10~수백㎛) 형성시키기 매우 어려우며 냉음극 칩에 정확히 정렬되고 동심원의 구조를 가진 집속 전극의 형성 또한 어려워서 제조 수율이 매우 낮은 문제점이 있다.
본 발명에 따른 전계 방출 소자의 필드 이미터는 캐소드 전극과 필드 이미터 사이를 저항층으로 연결하여 필드 이미터에 정확한 저항이 연결되도록 한다. 따라서, 필드 이미터에 흐르는 전류를 쉽게 제어하여 소자의 수명을 연장시킬 수 있고 방출 전류의 균일도를 높일 수 있는 효과가 있으며, 필드 이미터 제작 공정 시 동시에 자기 집속전극을 형성시킬 수 있는 제조 방법과 자기 정렬(self-align)된 집속 전극의 제조 방법을 제공하여 효과적으로 제어된 전자빔을 이용하여 고정세 전계방출소자의 선명한 화질을 얻을 수 있고 제조 공정을 줄일 수 있으므로 제조 수율을 높일 수 있다.

Description

전계 방출 표시 소자에서 필드 이미터 및 제조방법{Field emitter of field emission display device and manufacturing method}
본 발명은 전계 방출 표시 소자에 관한 것으로, 상세하게는 별도의 자기 집속전극(Self Focusing Gate Electrode)을 설치하지 않고 게이트 전극의 배치를 바꾸어 패널의 실제 구동시 자동으로 전자빔의 집속이 이루어 지도록 하여 선명한 화질을 얻는 전계방출소자(FED)의 필드 이미터 어레이(Field Emitter Array)에 관한 것이다.
일반적으로 전계 방출 표시 소자는 필드 이미터라는 금속재질의 날카로운 부분에 강한 전기장을 인가할 때 전자가 방출되고, 방출된 전자들이 양극의 형광막에 충돌할 때 빛을 발생하는 성질을 이용하는 소자로서, 하나의 픽셀 그룹에 그보다 작은 다수 개의 단위 픽셀들이 형성되어 있어 한 두 개의 단위 픽셀에 불량이 발생하여도 픽셀 그룹의 동작에는 이상이 없는 특징으로 인해 CRT의 고선명성과 액정표시장치의 장점을 모두 갖춘 차세대 표시장치로 주목받고 있다.
구체적으로 1968년 C.A SPINDT에 의해 처음 제기된 박막형 전계 방출 소자의 필드 에미터는 전자 방출용 필드 이미터를 원뿔 모양으로 뾰족하게 만들고, 필드 이미터에 전압을 인가하기 위한 게이트 전극을 수 ㎛로 아주 가까이 위치하여 수십 v의 낮은 전압에서도 필드 이미터에서 전자방출이 가능하게 하였다.
이에 따라, 양극에 수백~수천 v의 전압을 일정하게 인가하고 필드 이미터에 0 혹는 (-) 수십 v의 전압을 인가하고, 게이트 전극에 (+) 수십의 전압을 인가하면 필드 이미터에서 전자가 방출되어 양극 전극으로 가속되어 도달하게 된다.
그러나, 전계 방출 표시 소자는 필드 이미터에서 방출한 전자가 약 60도의발산각으로 퍼지면서 양극쪽으로 다다르게 되어 선택된 픽셀만 발광하는 것이 아니라 주변 픽셀들을 발광시켜 혼색이 발생하며 선명한 화질을 나타낼 수 없는 경우가 많다.
종래에 전계방출 소자는 필드 이미터 어레이 혹은 필드 이미터 어레이 위쪽에 별도의 집속전극을 설치하여 필드 이미터에서 방출된 전자빔을 집속한다. 여러가지 디플레이가 보급된 현재에도 전계방출 소자는 고정세이며 고휘도인 차세대 디스플레이로 지위를 유지하고 있다.
도면 도1은 종래에 수평형 자기 집속전극을 갖는 전계 방출 표시 소자의 필드 이미터의 부분을 나타내는 평면도로 설명하면 다음과 같다.
전자빔을 집속하기 위해 픽셀의 일부를 보면, 이미터 영역을 에워싸는 형태의 수평형 자기 집속전극(301)을 칩상에 형성하였다. 게이트 전극(302)에 인가된 전위에 의하여 필드 이미터(303)에서 방출된 전자는 이 자기 집속전극(301)에 의하여 전자를 집속할 수 있다. 이 때 게이트 전극(302)과 자기 집속전극(301)에 걸리는 전위는 게이트 절연층에 의하여 따로 독립적으로 인가되어 질 수 있다.
도면 도2는 수평형 자기 집속전극(301)을 갖는 전계 방출 표시 소자에 필드 이미터의 부분을 도시한 것으로, 수평형 구조의 자기 집속전극(301)은 효과적인 전자빔의 집속을 하기 위해서는 필드이미터(303)와 게이트 전극(302) 끝 단과의 거리(A)를 가깝게 해야 하며(수㎛), 게이트 전극(302) 끝 단과 자기 집속전극(301) 끝 단과의 거리(B)도 가깝게 해야(수㎛) 하는 제조공정의 어려움이 있으며, 반대로 자기 집속전극(301)의 폭(C)은 커야(수백㎛)하므로 단위 면적당 필드 이미터(303)의 개수가 제한을 받게 된다.
따라서, 전계 방출 소자의 전류 방출 성능은 필드 이미터(303)의 개수에 직접적으로 비례하므로 종래의 구조로 이루어진 필드 이미터(303)를 이용하여 고전류 방출 성능을 가지는 전계방출 소자의 제작에는 많은 문제점이 있다.
도면 도3은 종래에 수직형 자기 집속전극(408)을 갖는 전계 방출 표시 소자의 필드 이미터(405)의 부분을 도시한 단면도로, 전계 방출 소자에 적용되는 또 다른 자기 집속전극(408)의 구조와 작용에 대하여 설명하면 다음과 같다.
구성은 냉음극칩(401), 기판(402), 제1절연층(403), 게이트 전극(404), 필드이미터(405), 미소 냉음극(406) 제2절연층(407), 자기 집속전극(408), 냉음극 소자(409), 전자빔(412)로 이루어 진다.
냉음극칩(401)은 기판(402), 제1절연층(403), 게이트 전극(404), 이미터(405)로 구성되고, 냉음극 소자(409)는 냉음극칩(401), 자기 집속전극(408), 제2절연층(407)으로 이루어진다. 미소냉음극(406)은 필드 이미터(405) 및 게이트 전극(404)과 제1절연층(403)이 냉음극 소자(409)의 열린 동심원의 구멍에 위치한다. 이 전계 방출 소자의 동작은 필드 이미터(405)에서 나온 전자빔(412)이 집속될 수 있도록 자기 집속전극(408)에 -40V의 전압을 인가하고 게이트 전극(404)에 80V의 전압을 인가한다. 이 때 게이트 전극(404)에 제어전압을 인가하는 것은 전류량을 제어하기 위한 것이다.
한편, 필드 이미터(405)의 선단은 극히 예리하게 만들어져 있으며 게이트 전극(404)은 필드 이미터(405)의 선단 바로 옆에 위치하여, 필드 이미터(405)의 선단에 높은 전계가 인가되어 전자가 전계 방출된다. 다수의 필드 이미터(405)로 부터 방출된 전자는 자기 집속전극(408)에 의하여 집속되어 전자빔(412)이 형성된다.
제2절연층(407)의 두께는 10~ 수백㎛ 정도이기 때문에 자기 집속전극(408)과 게이트 전극(404) 또는 기판(402)과의 정전용량(Capacitance)은 충분히 작게 만들 수 있으며, 다수의 냉음극을 제어하는데 필요한 제2절연층(407)의 두께는 전계 방출 소자의 설계에 의하여 달라질 수 있지만 보통 음극 반경의 1/2 수준이다.
따라서, 게이트 전극(404), 필드 이미터(405), 자기 집속전극(408)을 일체화하고 있어 전자빔(412)을 효과적으로 집속할 수 있으며, 전자빔(412)의 형성에 강하게 영향을 주는 자기 집속전극(408)이 냉음극 소자(409)에 가까이 위치하여 높은 정밀도의 전계를 형성할 수 있어서 좋은 품질의 전자빔(412)을 형성할 수 있다.
이러한 수직형 자기 집속전극(408)을 포함한 냉음극 소자(409)는 전자빔(412)의 집속 성능은 매우 우수하지만, 냉음극 소자(409)의 제작 공정은 제2절연층(407)을 두껍게 (10~수백㎛) 형성시키기 매우 어렵고, 냉음극 칩(401)에 정확히 정렬되고 동심원의 구조를 가진 자기 집속전극(408)의 형성 또한 어려워 제조 수율이 매우 낮은 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은 자기 집속전극을 설치하지 않고 게이트 전극의 배치를 바꾸어 패널의 실제 구동시에 자동으로 전자빔의 집속이 이루어져서 선명한 화질을 얻는 것이다.
또한, 자기 집속전극을 설치하는 제조공정이 필요하지 않음에 따라 제조 수율을 높이며, 자기 집속전극이 차지하는 공간에 여유가 생겨 많은 수의 필드 이미터를 픽셀 내에 포함시킬 수 있으며, 낮은 소비전력과 내구성 있는 균일하고 높은 방출전류와 전계방출 소자 패널의 능동구동(Active-Matrix Drive)을 가능하게 하는 전계 방출표시 소자의 필드 이미터 장치 및 방법을 구현하는 데 있다.
도1은 종래에 전계방출표시 소자에서 필드 이미터의 부분을 도시한 평면도.
도2는 종래에 전계방출표시 소자에서 필드 이미터의 부분을 도시한 단면도.
도3은 종래에 전계방출표시 소자에서 필드 이미터의 부분을 도시한 단면도.
도4는 본 발명의 필드 이미터의 부분을 도시한 평면도 및 A-A'의 단면도.
도5(a) 내지 (e)는 도4의 전계 방출 소자의 제작 방법 순서를 도시한 도면.
도6은 도4의 필드 이미터를 이용하여 게이트 라인과 캐소드 라인을 표시한 전계 방출 표시 소자의 부분을 도시한 도면.
도7은 본 발명에 따른 필드 이미터의 부분을 도시한 평면도 및 B-B'의 단면도.
도8(a) 내지 (e)는 도7의 전계 방출 소자의 제작 순서를 도시한 도면.
도9는 도7의 필드 이미터를 이용하여 게이트 라인과 캐소드 라인을 표시한 전계 방출 표시 소자의 한 부분을 도시한 도면.
도10은 도4의 본 발명의 필드 이미터를 이용하여 구성한 전계 방출 표시 소자의 실시예를 도시한 도면.
도11은 도7의 본 발명의 필드 이미터를 이용하여 구성한 전계 방출 표시 소자의 실시예를 도시한 도면.
도12는 전계 방출 표시 소자의 필드 이미터의 제조 순서도.
<도면의 주요 부분에 대한 설명>
101, 402, 501 : 기판, 102 : 캐소드 전극
103 : 저항층, 104, 305 : 게이트 절연층,
105, 302, 404 : 게이트 전극, 106 : 희생층,
107, 203, 303, 405 : 필드 이미터, 108, 204, 301 : 자기 집속 전극.
201 : 캐소드 라인, 201 : 게이트 라인,
401 : 냉음극칩, 403 : 제1절연층,
406 : 미소냉음극, 407 : 제2절연층,
409 : 냉음극소자, 412 : 전자빔,
502 : 전계방출소자, 503 : 진공,
504 : 금속막, 505 : 형광층,
507 : 투명전극, 508 : 스페이서,
509 : 유리기판
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 기판에 형성된 캐소드 전극과; 상기 캐소드 전극 상에 형성되어 상기 캐소드 전극과 필드 이미터를 연결하는 저항층과; 상기 저항층 상에 형성되고 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극과; 상기 저항층 상에 형성되고 상기 저항층의 일부를 노출하는 자기 집속전극 홀을 갖는 게이트 절연층 및 게이트 전극과; 상기 캐소드 전극 상에 저항층과 전기적으로 연결되며 자기 집속전극 홀 내부에 형성된 자기 집속전극과; 상기 게이트 홀에 형성된 필드 이미터를 포함한다.
또한, 본 발명은 기판에 캐소드 전극을 형성하는 단계와; 상기 캐소드 전극 상에 형성되어 상기 캐소드 전극과 필드 이미터를 연결하는 저항층을 형성하는 단계와; 상기 저항층 상에 형성되고 상기 저항층의 일부를 노출하는 게이트 홀과 자기 집속전극을 동시에 갖는 게이트 절연층 및 게이트 전극을 식각하는 단계와; 상기 캐소드 전극에 전기적으로 연결되며 자기 집속전극 홀 내부에 자기 집속전극을형성하는 단계와; 상기 게이트 홀 속에 필드 이미터를 형성하는 단계가 동시에 이루어지는 단계를 포함한다.
이하, 본 발명에 따른 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도면 도4는 저항층과 자기 집속전극을 갖는 전계 방출 표시 소자에서 필드 이미터의 부분을 도시한 평면도이며, A-A'선에 대한 단면도이다.
본 발명에 따른 전계 방출 표시 소자의 필드 이미터는 캐소드 전극(102)을 저항층(103)으로 연결하여 필드 이미터(107)에 정확한 저항이 연결되도록 하여 필드 이미터(107)에 흐르는 전류를 쉽게 제어할 수 있다. 그리고, 캐소드 전극(102)상에 형성된 자기 집속전극(108)으로 필드 이미터(107)에서 방출된 전자를 효과적으로 집속할 수 있다.
저항층(103)과 자기 집속전극(108)을 갖는 전계 방출 소자의 필드 이미터(107)는 실리콘이나 유리 기판(101)에 형성된 캐소드 전극(102)과 캐소드 전극(102) 위에 형성된 저항층(103)과 저항층(103)의 일부를 노출하는 게이트 홀을 갖는 게이트 절연층(104) 및 게이트 전극(105), 그리고 게이트 홀 내인 금속섬 위에 형성된 필드 이미터(107)와 캐소드 전극(102)과 연결되어 형성된 자기 집속전극(108)으로 이루어 진다.
이상과 같은 구조를 갖는 전계 방출 표시 소자의 필드 이미터에서는 캐소드 전극(102)과 저항층(103)으로 연결하여 필드 이미터(107)에 정확한 저항이 연결되어 단위 픽셀간의 방출 전류의 균일도를 향상시킬 수 있다. 특히, 캐소드전극(102) 상의 저항층(103)으로 사용하는 비정질 실리콘 박막에 PH3/ SiH4= 0~1% 성분의 가스를 반응시켜 불순물(P : 인)을 도핑하여 박막의 비저항을 조절하여 캐소드 전극(102)과 필드 이미터(107) 사이의 저항을 통하여 필드 이미터(107)에 흐르는 전류를 제어할 수 있다.
한편, 제작된 전계 방출 소자의 동작은 양극에 수백~수천 V의 전압을 일정하게 인가하고 필드 이미터(107)에 0V~수십V, 게이트 전극(105)에 수십V의 전압을 인가하면 게이트 전극(105)과 필드 이미터(107)간의 강한 전계에 의하여 필드 이미터(107)에서 전자가 방출되어 양극 전극으로 가속되어 도달하게 된다. 이 때 필드 이미터(107)에서 방출된 전자들은 필드 이미터(107) 주위에 형성된 자기 집속전극(108) 전계(0V~수십 V)의 영향으로 전기적인 척력에 의하여 안쪽으로 집속되게 되며 적정한 전자빔의 크기를 가지고 양극으로 도달한다.
도면 도5는 도4의 전계 방출 소자의 필드 이미터 제조및 순서를 나타내는 도면이며, 도면 도8는 도7에 따른 전계 방출 소자의 필드 이미터 제조및 순서을 도시한 단면도로 설명하면 다음과 같다.
먼저, 도5(a)와 도8(a)를 참조하면, 기판(101)은 실리콘이나 유리 기판 상에 Cr, Mo, Nb, W 등의 금속막을 스퍼터링법 등을 이용하여 1000~5000Å의 두께로 증착한 후 사진식각공정으로 일방향으로 패터닝한다. 즉, 캐소드 전극(102)을 형성한다.
캐소드 전극(102)이 형성된 기판(101)의 전면에 PH3/ SiH4= 0~1%의 혼합 가스를 이용하여 불순물(Phosphorus:인)이 도핑된 비정질 실리콘 박막을 형성한 후 패터닝하여 저항층(103)을 형성한다. 저항층(103)이 형성된 기판(101)의 전면에 게이트 절연층(104)은 실리콘 산화막을 플라즈마 화학 기상 증착법 또는 화학 기상 증착법 등에 의하여 증착한다. 이어서 게이트 절연층(104) 상에 게이트 전극(105)으로 사용할 경우 Cr, Mo, Nb 또는 Ni 등의 금속막을 스퍼터링 등의 방법으로 1000~5000Å의 두께로 증착한다.
도5(b)와 도8(b)를 참조하면, 사진식각공정을 이용하여 금속막 상에 저항층(103)의 일부를 노출하는 게이트 홀을 갖는 마스크 패턴인 포토레지스트 패턴을 형성한다.
이어서 마스크 패턴을 마스크로 하여 게이트 전극(105) 및 게이트 절연층(104)을 저항층(103)이 노출할 때까지의 건식 식각하여 직경 0.1~2㎛ 내외의 게이트 홀을 갖는 게이트 전극(105) 및 게이트 절연층(104)을 형성한다. 게이트 홀과 집속전극 홀의 형성시에 게이트 전극(105)이 Cr인 경우 Cl2/ O2가스를 이용한 반응성 이온 식각법을 이용하여 식각하고, 게이트 절연층(104)이 실리콘 산화막인 경우에는 CHF3/ O2가스를 이용한 반응성 이온 식각법으로 식각한다.
또한, 게이트 홀을 형성할 때 건식 식각을 사용하여 게이트 홀의 측벽을 수직하게 한다. 이러면 필드 이미터(107)에 걸리는 전계를 최대로 할 수 있어 많은 전자 방출 효율을 최대로 하는 방출 전류를 얻을 수 있다.
도5(C)~(e)와 도8(c)~(e)는 통상의 스핀트 공정을 사용하여 게이트 홀 속에필드 이미터(107)를 형성하는 과정을 도시한 것이다. 이 때 자기 집속전극(108)은 필드 이미터(107)의 제작 공정시에 동시에 형성되며, 필드 이미터(107)와 자기 집속 전극(108)은 Cr, Mo, Nb 또는 W의 금속 등을 이용하여 형성한다.
도면 도6은 도4의 필드 이미터(203)를 이용하여 게이트 라인(202)과 캐소드 라인(201)을 표시한 전계 방출 소자의 부분을 도시한 구성도이며, 도9는 도7의 필드 이미터(203)를 이용하여 게이트 라인(202)과 캐소드 라인(201)을 표시한 전계 방출 표시 소자의 부분을 도시한 도면이다.
통상의 전계 방출 표시 소자에 있어서 필드 이미터(203)에서 방출된 전자는 양쪽의 자기 집속전극(204)에 의하여 집속되어 양극에 도달하게 된다. 이 때 한 픽셀과 좌우 픽셀과의 거리는 아래 위 픽셀과의 거리보다 작다. 이유는 게이트 라인(202) 사이에 스페이서(Spacer)가 위치하게 되어 게이트 라인(202)의 거리가 캐소드 라인(201)의 거리보다 멀다. 따라서, 자기 집속전극(204)의 위치도 픽셀의 상하쪽 보다는 픽셀의 좌우쪽에 위치하는 것이 더 효과적으로 전자를 집속할 수 있다.
한편, 도면 도10은 도4의 필드 이미터를 이용하여 구성한 전계 방출 표시 소자의 실시 예이며, 도 11은 도7의 필드 이미터를 이용하여 구성한 전계 방출 표시 소자의 실시 예이다. 도면 10과, 도면 11에 도시된 바와 같이, 유리 기판 상에 패시브-매트릭스(Passive-Matrix) 구조의 전계 방출 소자를 형성시킨다. 이는 적어도 일부가 투광성을 갖는 표시면 및 그 표시면에 대향 배치한 기판을 갖고 내부가 진공 배기된 패널(panel)과, 표시면과 기판을 소정의 간격으로 여러 배치된스페이서(508) 및 표시면에 소정의 전위가 인가된 형광체로 된 발광부와, 기판에서의 소정의 전위가 인가된 전자 방출부로 구성되어 있다.
기판(501) 상에 도4와 도7의 전계방출 소자(502)가 위치하고 투명한 전면 유리기판(509)이 기판(501)에 소정의 거리를 두고 스페이서(508)에 의하여 진공(503)을 이루면서 대향 배치하고 있다. 형광층(505)과 블랙 매트릭스(Black Matrix)는 메쉬(Mesh)형태로 구성되어 있으며, 그 표면에는 알루미늄 막을 증착한 것으로 형성된 금속막(504)이 형성되어 있다. 이 발광부 형광층(505)은 5~10keV의 높은 에너지로 가속시킨 전자를 충돌시켜 발광하는 형광체를 이용한다. 200~1000eV의 낮은 에너지로 가속된 전자로 발광한 형광체를 이용하는 경우, 금속막(504)를 형성하지 않고 유리기판(509)과 형광층(505) 사이에 투명전극(Indium Tin Oxide :ITO)(507)을 배치하고 이 투명전극(507)에 의하여 형광층(505)에 전위가 인가되도록 할 수 있다.
이상과 같이, 금속막(504)에 (++)의 전위, 게이트 전극에 (+)의 전위, 그리고 캐소드 전극에 (0) 혹은 (-)의 전위가 인가되면 전계 방출 소자(502)에서 전자가 방출된다. 방출된 전자가 자기 집속전극에 의하여 집속된 후 형광층(505)에 도달하여 형광층(505)이 발광한다. 또한, 전계 방출 소자(502)가 매트릭스 구조로 배열되고 형광층(505)은 적색 발광 형광체를 구성하고 그 옆의 형광층(505)은 녹색 발광 형광체를 구성하고 그 옆의 형광층(505)은 청색 발광 형광체를 구성하면 칼라 표시가 가능한 평면 디스플레이로 할 수 있다.
상술한 바와 같이, 본 발명에 의한 저항층과 자기 집속전극을 적용한 필드이미터 칩에는 미세화에 의한 전자 방출 특성이 현저하게 향상되며, 반도체 공정으로 제작하는 것으로 서브(sub) ㎛ 레벨의 미세가공을 고정도로 신뢰성이 좋게할 수 있다.
또한, 능동소자나 기능구조를 칩 상에 바로 배치하는 것이나 저항층과 자기 집속전극을 기판에 만들어 넣을 수 있으며, 드라이브 회로를 탑재하는 것으로 자기 방출소자에 공급하는 신호를 소신호로 하는 것에도 대응할 수 있다.
한편, 본 발명에 따른 실시예는 상술한 것으로 한정하지 않고, 본 발명과 관련하여 통상의 지식을 가진 자라면 자명한 범위 내에서 본 발명을 여러가지로 수정 및 변경하여 실시할 수 있을 것이며, 이와같은 수정 및 변경은 본 발명의 기술적 범주에 해당함을 밝혀 둔다.
이상과 같이, 본 발명에 따른 전계 방출 소자의 필드 이미터는 캐소드 전극과 필드 이미터 사이를 저항층으로 연결하여 필드 이미터에 정확한 저항이 연결되도록 한다. 따라서, 필드 이미터에 흐르는 전류를 쉽게 제어하여 소자의 수명을 연장시킬 수 있고 방출 전류의 균일도를 높일 수 있는 효과가 있으며, 필드 이미터 제작 공정 시 동시에 자기 집속전극을 형성시킬 수 있는 제조 방법과 자기 정렬(self-align)된 자기 집속전극의 제조 방법을 제공하여 효과적으로 제어된 전자빔을 이용하여 고정세 전계방출 소자의 선명한 화질을 얻을 수 있고 제조 공정을 줄일 수 있어서 제조 수율을 높일 수 있다.

Claims (10)

  1. 기판에 형성된 캐소드 전극과;
    상기 캐소드 전극 상에 형성되어 상기 캐소드 전극과 필드 이미터를 연결하는 저항층과;
    상기 저항층 상에 형성되고 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극과;
    상기 저항층 상에 형성되고 상기 저항층의 일부를 노출하는 자기 집속전극 홀을 갖는 게이트 절연층 및 게이트 전극과;
    상기 캐소드 전극 상에 저항층과 전기적으로 연결되며 자기 집속전극 홀 내부에 형성된 자기 집속전극과;
    상기 게이트 홀에 형성된 필드 이미터를 포함하는 것을 특징으로 하는 전계 방출 표시 소자에서 필드 이미터.
  2. 제1항에 있어서,
    상기 저항층은 불순물이 도핑된 소정의 비벙질 실리콘 박막으로 구성되는 것을 특징으로 하는 전계 방출 표시 소자에서 필드 이미터.
  3. 제1항에 있어서,
    상기 자기 집속전극은 상기 필드 이미터가 형성될 때 동시에 형성되고 상기 필드 이미터와 같은 소정의 금속으로 구성되는 것을 특징으로 하는 전계 방출 표시 소자에서 필드 이미터.
  4. 제1항에 있어서,
    상기 게이트 절연층은 상기 저항층 위에 플라즈마 화학 증착법 또는 화학 기상 증착법으로 증착되는 것을 특징으로 하는 전계 방출 표시 소자에서 필드 이미터.
  5. 제1항에 있어서,
    상기 게이트 전극은 소정의 금속재료로 이루어진 금속막을 소정의 두께로 증착하는 것을 특징으로 하는 전계 방출 표시 소자에서 필드 이미터.
  6. 기판에 캐소드 전극을 형성하는 단계와;
    상기 캐소드 전극 상에 형성되어 상기 캐소드 전극과 필드 이미터를 연결하는 저항층을 형성하는 단계와;
    상기 저항층 상에 형성되고 상기 저항층의 일부를 노출하는 게이트 홀과 자기 집속전극을 동시에 갖는 게이트 절연층 및 게이트 전극을 식각하는 단계와;
    상기 캐소드 전극에 전기적으로 연결되며 자기 집속전극 홀 내부에 자기 집속전극을 형성하는 단계와;
    상기 게이트 홀 속에 필드 이미터를 형성하는 단계가 동시에 이루어지는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 필드 이미터 제조방법.
  7. 제6항에 있어서,
    상기 게이트 절연층 및 게이트 전극을 식각하는 것은,
    상기 저항층이 형성된 기판의 전면에 게이트 절연층 및 게이트 전극의 금속막을 증착하는 것과;
    상기 게이트 전극의 금속막 상에 상기 저항층의 표면 일부를 노출하여 상기 게이트 홀을 갖는 마스크 패턴을 형성하는 것과;
    상기 마스크 패턴을 마스크로 하여 상기 저항층이 노출될 때 건식 식각하여 상기 게이트 홀을 갖는 상기 게이트 전극막 및 게이트 절연층을 건식 식각하는 것과;
    상기 마스크 패턴 제거를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 필드 이미터 제조방법.
  8. 제6항에 있어서,
    상기 게이트 홀은 건식 식각하여 상기 게이트 홀의 측벽을 수직하게 하는 것을 특징으로 하는 전계 방출 표시 소자의 필드 이미터 제조방법.
  9. 제6항에 있어서,
    상기 게이트 홀은 상기 게이트 전극이 Cr인 경우 Cl2/O2가스를 사용한 식각법을 사용하고, 상기 게이트 절연층이 실리콘 산화막인 경우 CHF3/O2가스를 사용한 소정의 식각법을 사용하는 것을 특징으로 하는 전계 방출 표시 소자의 필드 이미터 제조방법.
  10. 제6항에 있어서,
    상기 저항층은 불순물이 도핑된 소정의 박막으로 형성되는 것을 특징으로 하는 전계 방출 표시 소자의 필드 이미터 제조방법.
KR1020000082718A 2000-12-27 2000-12-27 전계 방출 표시 소자에서 필드 이미터 및 제조방법 KR20020054083A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082718A KR20020054083A (ko) 2000-12-27 2000-12-27 전계 방출 표시 소자에서 필드 이미터 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082718A KR20020054083A (ko) 2000-12-27 2000-12-27 전계 방출 표시 소자에서 필드 이미터 및 제조방법

Publications (1)

Publication Number Publication Date
KR20020054083A true KR20020054083A (ko) 2002-07-06

Family

ID=27686526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082718A KR20020054083A (ko) 2000-12-27 2000-12-27 전계 방출 표시 소자에서 필드 이미터 및 제조방법

Country Status (1)

Country Link
KR (1) KR20020054083A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107134B1 (ko) * 2005-08-26 2012-01-31 삼성에스디아이 주식회사 전자 방출 소자, 전자 방출 디바이스 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107134B1 (ko) * 2005-08-26 2012-01-31 삼성에스디아이 주식회사 전자 방출 소자, 전자 방출 디바이스 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7462088B2 (en) Method for making large-area FED apparatus
US7156715B2 (en) Triode structure of field emission display and fabrication method thereof
US7473154B2 (en) Method for manufacturing carbon nanotube field emission display
KR100343222B1 (ko) 전계방출표시소자의제조방법
US20050258729A1 (en) Field emission display (FED) and method of manufacture thereof
US5729087A (en) Inversion-type fed structure having auxiliary metal electrodes
US5509839A (en) Soft luminescence of field emission display
US6445125B1 (en) Flat panel display having field emission cathode and manufacturing method thereof
US5880554A (en) Soft luminescence of field emission display
US5628661A (en) Method for fabricating a field emission display
KR100351068B1 (ko) 전계방출표시장치및그제조방법
US5859493A (en) Lateral field emission display with pointed micro tips
KR20020054083A (ko) 전계 방출 표시 소자에서 필드 이미터 및 제조방법
KR100322732B1 (ko) 수평전계효과전자방출소자및그제조방법
KR100260262B1 (ko) 전계방출소자의 메탈 팁 어레이 형성방법
KR970010990B1 (ko) 전계전자방출소자 및 그의 제조방법
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
KR100405971B1 (ko) 전계방출소자의 집속전극 구조 및 형성방법
KR20020009067A (ko) 전계 방출 표시소자의 필드 에미터 및 그 제조방법
KR100357832B1 (ko) 전계 방출 표시장치의 포커싱 소자의 제조방법
US20080042542A1 (en) Electron emission device, manufacturing method of the device
KR20020077565A (ko) 전계방출소자의 필드 이미터 및 그 제조방법
KR100343225B1 (ko) 전계방출소자의제조방법
KR20020039699A (ko) 전계방출표시소자 및 그 제조방법
KR20020031820A (ko) 전계방출표시소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid