KR20020052495A - 알에프 전력증폭기의 디지탈 선형화장치 - Google Patents

알에프 전력증폭기의 디지탈 선형화장치 Download PDF

Info

Publication number
KR20020052495A
KR20020052495A KR1020000081788A KR20000081788A KR20020052495A KR 20020052495 A KR20020052495 A KR 20020052495A KR 1020000081788 A KR1020000081788 A KR 1020000081788A KR 20000081788 A KR20000081788 A KR 20000081788A KR 20020052495 A KR20020052495 A KR 20020052495A
Authority
KR
South Korea
Prior art keywords
signal
output
digital
divider
multiplier
Prior art date
Application number
KR1020000081788A
Other languages
English (en)
Inventor
김대원
김우식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000081788A priority Critical patent/KR20020052495A/ko
Priority to CNB01144827XA priority patent/CN1200509C/zh
Priority to US10/025,887 priority patent/US6744317B2/en
Publication of KR20020052495A publication Critical patent/KR20020052495A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0441—Circuits with power amplifiers with linearisation using feed-forward

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 알에프 전력증폭기의 디지탈 선형화장치에 관한 것으로,디지탈 피드 포워드 루프를 이용하여 증폭된 신호에서 효과적으로 진폭 및 위상왜곡을 제거하도록 한 것이다. 이를 위하여 본 발명은 방송신호를 입력받아, 그 방송신호의 일부를 제1 믹서에 인가하고, 그 방송신호의 일부는 제2 분배기에 인가하는 제1 분배기와; 상기 제1 분배기에서 출력되는 방송신호를 알에프신호로 변환하는 제1 믹서와; 상기 제1 믹서의 알에프신호를 증폭하여, 그 증폭신호의 일부는 제2 방향성결합기에 인가하고, 일부는 제2 믹서에 인가하는 제1 방향성결합기와; 상기 제1 방향성 결합기의 증폭신호를 주파수 하향변환하는 제2 믹서와; 상기 제1 분배기에서 출력되는 방송신호의 일부를 이득조절기에 인가하고, 일부는 상관기에 인가하는 제2 분배기와; 상기 제2 분배기의 출력신호와 제3 분배기의 출력신호를 비교하여 그에 따른 I/Q계수조정신호를 출력하는 상관기와; 상기 계수조정신호에 의해, 상기 제2 분배기의 출력신호의 이득을 조절하는 이득조절기와; 상기 이득조절기의 출력신호와 상기 제2 믹서의 출력신호를 서로 감산하는 감산기와; 상기 감산기에서 출력되는 감산신호를 입력받아, 일부는 상기 상관기에 인가하고, 일부는 소정 증폭하여 제2 방향성결합기에 인가하는 제3 분배기와; 상기 제3 분배기의 출력신호와 상기 제1 방향성결합기의 출력신호를 결합하는 제2 방향성 결합기를 포함하여 구성한다.

Description

알에프 전력증폭기의 디지탈 선형화장치{DIGITAL LINEAR APPARATUS FOR RF POWER AMPLIFIER}
본 발명은 알에프 전력증폭기의 디지탈 선형화장치에 관한 것으로, 특히 디지탈 방식으로 왜곡신호를 정확하게 추출하여 그 왜곡신호를 피드 포워드 기법을 사용하여 선형화시키도록 한 알에프 전력증폭기의 디지탈 선형화장치에 관한 것이다.
알에프 전력증폭기는 본질적으로 비선형 장치인데,그 알에프 전력증폭기의 선형화를 위하여 그 전력증폭기를 크로 고전력장치로 설계하고 나서 그 증폭기를 증폭기의 정격 출력신호에 대하여 작은 퍼센트만 저전력 레벨에서 동작시키면 그 알에프 전력증폭기의 전달함수는 비교적 선형성을 가지게 되는데, 이와같은 종래 기술을 첨부한 도면을 참조하여 설명한다.
도1은 종래 알에프 전력증폭기의 구성을 보인 회로도로서, 이에 도시된 바와같이 입력신호를 적정 레벨로 증폭하는 프리증폭기(115)와; 상기 프리증폭기(115)에서 출력되는 증폭신호의 일부를 커플링하여 제1 지연부(106)에 인가하고, 일부는 메인증폭부(102)에 인가하는 제1 방향성 결합기(101)와; 상기 제1 방향성 결합기 (101)를 통해 입력된 신호를 소정 레벨로 증폭하는 메인증폭부(102)와; 상기 제1 방향성 결합기(101)를 통해 입력된 신호를 소정 시간 지연하는 제1 지연부(106)와; 상기 메인증폭부(102)에서 출력되는 증폭신호의 일부를 커플링하여 제3 방향성 결합기(107)에 인가하고, 일부는 제2 지연부(109)에 인가하는 제2 방향성 결합기 (108)와; 상기 제2 방향성 결합기(108)를 통해 입력된 신호를 소정시간 지연하는제2 지연부(109)와; 상기 제1 지연부(106)의 출력신호와 상기 제2 방향성 결합기 (108)를 통해 입력된 신호를 결합하여 고조파신호만 출력하는 제3 방향성 결합기 (107)와; 상기 제3 방향성 결합기(107)에서 출력되는 고조파신호를 소정 레벨 증폭하는 에러증폭부(110)와; 상기 제2 지연부(109)의 출력신호와 상기 에러증폭부 (110)의 증폭신호를 결합하여 고조파성분이 제거된 신호를 출력하는 제4 방향성결합기(114)로 구성된다.
상기 메인증폭부(102)는 입력신호를 적절한 감쇄계수로 감쇄시키는 가변감쇄기(103)와, 상기 가변감쇄기(103)의 출력신호를 입력받아 그 출력신호의 위상을 적절하게 가변하는 가변위상변위기(104)와, 상기 가변위상변위기(104)의 출력신호를 증폭하는 메인증폭기(105)로 구성된다.
상기 에러증폭부(110)는 입력신호를 적절한 감쇄계수로 감쇄시키는 가변감쇄기(111)와, 상기 가변감쇄기(111)의 출력신호를 입력받아 그 출력신호의 위상을 적절하게 가변하는 가변위상변위기(112)와, 상기 가변위상변위기(112)의 출력신호를 증폭하는 에러증폭기(113)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.
먼저, 프리증폭기(115)는 입력신호를 적정 레벨로 증폭하여 이를 제1 방향성결합기(101)에 인가하고, 이에 따라 상기 제1 방향성결합기(101)는 상기 프리증폭기(115)에서 출력되는 증폭신호의 일부를 커플링하여 제1 지연부(106)에 인가하고, 일부는 메인증폭부(102)에 인가한다.
그러면, 상기 메인증폭부(102)는 상기 제1 방향성 결합기 (101)를 통해 입력된 신호를 소정 레벨로 증폭하는데, 즉 가변감쇄기(103)는 입력신호를 적절한 감쇄계수로 감쇄시키고, 가변위상변위기(104)는 상기 가변감쇄기(103)의 출력신호를 입력받아 그 출력신호의 위상을 적절하게 가변한후 이를 메인증폭기(105)에서 증폭한다.
여기서, 상기 메인증폭부(102)는 원래의 신호가 증폭되면서 많은 고조파성분들이 발생하게 된다.
이때, 제1 지연부(106)는 상기 제1 방향성 결합기(101)를 통해 입력된 신호를 소정 시간 지연한다.
그리고, 제2 방향성결합기(108)는 상기 메인증폭부(102)에서 출력되는 증폭신호의 일부를 커플링하여 제3 방향성 결합기(107)에 인가하고, 일부는 제2 지연부 (109)에 인가하며, 이에 따라 상기 제2 지연부(109)는 상기 제2 방향성 결합기 (108)를 통해 입력된 신호를 소정시간 지연한다.
이때, 제3 방향성결합기(107)는 상기 제1 지연부(106)의 출력신호와 상기 제2 방향성 결합기(108)를 통해 입력된 신호를 결합하여 고조파신호만 출력하는데, 즉 제1 지연부를 통과한 신호와 상기 제2 방향성결합기(108)을 통해 입력된 신호는 정확히 크기는 같지 않고 위상만 정반대인 신호이다.
이후 에러증폭부(110)는 상기 제3 방향성 결합기(107)에서 출력되는 고조파신호를 소정 레벨 증폭하는데, 즉 가변감쇄기(111)가 입력신호를 적절한 감쇄계수로 감쇄시키고, 그 감쇄신호의 위상을 가변위상변위기(112)에서 적절하게 가변한후 에러증폭기(113)를 통해 증폭하여 출력한다.
여기서, 상기 에러증폭기(113)는 제3 방향성결합기(107)에서 입력된 신호의 크기만을 증폭하고, 고조파성분을 발생하지 않도록 설계되어진다.
이에 따라, 제4 방향성결합기(114)는 상기 제2 지연부(109)의 고조파 성분이 많은 출력신호와 상기 에러증폭부(110)의 증폭신호를 결합하여 고조파성분이 제거된 신호를 출력하는데, 즉 상기 고조파성분들의 위상차가 180도가 되어 상쇄되므로 원래의 입력신호와 유사한 신호만이 출력되게 된다.
그러나, 상기와 같이 동작하는 종래장치는 시간지연소자의 시간지연이 각각의 메인앰프와 에러엠프를 통과하면서 발생하는 지연과 정확히 일치시키지 못하여 하모닉 성분을 제거하지 못하는 문제점이 있다.
또한, 가변감쇄기와 가변위상변위기를 정확하게 통제하지 못하여 정확한 위상을 얻지 못하는 문제점이 있다.
또한, 시간지연소자에서의 손실로 인하여 증폭기의 효율이 저하되고 아울러 증폭기의 크기가 커지는 문제점이 있다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 디지탈 피드 포워드 루프를 이용하여 증폭된 신호에서 효과적으로 진폭 및 위상왜곡을 제거하도록 한 알에프 전력증폭기의 디지탈 선형화장치를 제공함에 그 목적이 있다.
도1은 종래 알에프 전력증폭기의 디지탈 선형화장치에 대한 구성을 보인 회로도.
도2는 본 발명 알에프 전력증폭기의 디지탈 선형화장치에 대한 구성을 보인 블록도.
도3은 도2에 있어서, 이득조절기의 구성을 보인 블록도.
도4는 도2에 있어서, 상관기의 구성을 보인 블록도.
*****도면의 주요부분에 대한 부호의 설명*****
201,208,219:분배기 202,220:디지탈/아나로그변환기
203,210,221:믹서204:알에프증폭기
205,207:방향성결합기206,212,213,216,218:지연부
209:로컬신호생성부 211:아나로그/디지탈변환기
214:상관기215:이득조절기
222:에러증폭기
상기와 같은 목적을 달성하기 위한 본 발명은 방송신호를 입력받아, 그 방송신호의 일부를 제1 믹서에 인가하고, 그 방송신호의 일부는 제2 분배기에 인가하는 제1 분배기와; 상기 제1 분배기에서 출력되는 방송신호를 알에프신호로 변환하는 제1 믹서와; 상기 제1 믹서의 알에프신호를 증폭하여, 그 증폭신호의 일부는 제2 방향성결합기에 인가하고, 일부는 제2 믹서에 인가하는 제1 방향성결합기와; 상기 제1 방향성 결합기의 증폭신호를 주파수 하향변환하는 제2 믹서와; 상기 제1 분배기에서 출력되는 방송신호의 일부를 이득조절기에 인가하고, 일부는 상관기에 인가하는 제2 분배기와; 상기 제2 분배기의 출력신호와 제3 분배기의 출력신호를 비교하여 그에 따른 I/Q계수조정신호를 출력하는 상관기와; 상기 계수조정신호에 의해, 상기 제2 분배기의 출력신호의 이득을 조절하는 이득조절기와; 상기 이득조절기의 출력신호와 상기 제2 믹서의 출력신호를 서로 감산하는 감산기와; 상기 감산기에서 출력되는 감산신호를 입력받아, 일부는 상기 상관기에 인가하고, 일부는 소정 증폭하여 제2 방향성결합기에 인가하는 제3 분배기와; 상기 제3 분배기의 출력신호와 상기 제1 방향성결합기의 출력신호를 결합하는 제2 방향성 결합기를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 알에프 전력증폭기의 디지탈 선형화장치에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 알에프 전력증폭기의 디지탈 선형화장치에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 디지탈 신호를 입력받아, 그 디지탈신호의 일부를 제1 디지탈/아나로그변환기(202)에 인가하고, 일부는 제2 분배기(208)에 인가하는 제1 분배기(201)와; 상기 제1 분배기(201)에서 출력되는 디지탈신호를 아나로그신호로 변환하는 제1 디지탈/아나로그변환기(202)와; 로컬신호를 발생하는 로컬신호생성부(209)와; 상기 제1 디지탈/아나로그변환기(202)에서 출력되는 디지탈신호를 입력받아 이를 로컬신호를 기준으로 주파수를 상향변환하여 그에 따른 알에프신호를 출력하는 제1 믹서(203)와; 상기 제1 믹서(203)의 알에프신호를 소정 레벨로 증폭하는 알에프증폭기 (204)와; 상기 알에프증폭기(204)에서 출력되는 증폭신호를 입력받아, 그 증폭신호의 일부는 제3 지연부(206)에 인가하고, 일부는 제2 믹서 (210)에 인가하는 제1 방향성결합기(205)와; 상기 제1 방향성 결합기(205)에서 출력되는 증폭신호를 입력받아 이를 로컬신호를 기준으로 주파수를 하향변환하여 출력하는 제2 믹서(210)와; 상기 제2 믹서(210)의 출력신호를 디지탈 신호로 변환하는 아나로그/디지탈변환기(211)와; 상기 제1 분배기(201)에서 출력되는 디지탈신호를 입력받아, 그 디지탈신호의 일부를 제1 지연부(212)에 인가하고, 일부는 제2 지연부(213)에 인가하는 제2 분배기(208)와; 상기 제2 분배기(208)의 출력신호를 제2 지연부(213)를 통해 입력받아 이를 제5 지연부(218)의 지연신호와 비교하여 그에 따른 I/Q계수조정신호를 출력하는 상관기(214)와; 상기 제2 분배기(208)의 출력신호를 제1 지연부(212)를 통해 입력받아 이를 상기 I/Q계수조정신호에 의해 이득을 조절하는 이득조절기(215)와; 상기 이득조절기(215)의 출력신호를 제4 지연부(216)를 통해 입력받아 이를 상기 아나로그/디지탈변환기(211)의 출력신호와 감산하는 감산기(217)와; 상기 감산기(217)에서 출력되는 감산신호를 입력받아, 일부는 상기 제5 지연부(218)에 인가하고, 일부는 제2 디지탈/아나로그변환기(220)에 인가하는 제3 분배기(219)와; 상기 제3 분배기(219)의 출력신호를 아나로그신호로 변환하는 제2 디지탈/아나로그변환기(220)와; 상기 제2 디지탈/아나로그변환기(220)의 출력신호를 주파수 상향 변환하는 제3 믹서(221)와; 상기 제3 믹서(221)의 출력신호를증폭하는 에러증폭기(222)와; 상기 제3 지연부(206)의 출력신호와 상기 에러증폭기 (222)의 출력신호를 결합하는 제2 방향성 결합기(207)로 구성한다.
도3은 상기 이득조절기(215)의 구성을 보인 블록도로서, 이에 도시한 바와같이 디지탈신호를 입력받아 아나로그신호로 변환하는 디지탈/아나로그변환기(301)와; 상기 디지탈/아나로그변환기(301)의 아나로그신호를 I신호와 Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기(304)에 인가하고, 상기 Q신호는 제2 승산기(303)에 인가하는 하이브리드분배기(302)와; 상기 하이브리드분배기(302)에서 출력되는 1신호를 I계수조정신호와 승산하는 제1 승산기(304)와; 상기 하이브리드분배기(302)에서 출력되는 Q신호를 Q계수조정신호와 승산하는 제2 승산기(303)와; 상기 제1,제2 승산기(303),(304)의 출력신호를 결합하여 하나의 크기와 위상을 가진신호로 출력하는 결합기(305)와; 상기 결합기(305)에서 출력되는 신호를 디지탈신호로 변환하여 출력하는 아나로그/디지탈변환기(306)로 구성한다.
도4는 상기 상관기(214)의 구성을 보인 블록도로서, 이에 도시한 바와같이 원래의 디지탈신호를 입력받아 아나로그신호로 변환하는 제1 디지탈/아나로그변환기(401)와; 상기 제1 디지탈/아나로그변환기(401)의 아나로그신호를 I신호와 Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기(404)에 인가하고, 상기 Q신호는 제2 승산기(403)에 인가하는 하이브리드분배기(402)와; 왜곡성분의 디지탈신호를 입력받아 아나로그신호로 변환하는 제2 디지탈/아나로그변환기(405)와; 상기 제2 디지탈/아나로그변환기(405)의 아나로그신호를 I신호와 Q신호의 위상차 및 크기가 동일하게 하도록 하여, 상기 I신호는 제1 승산기(404)에 인가하고, 상기 Q신호는제2 승산기(403)에 인가하는 분배기(406)와; 상기 하이브리드분배기(402)와 분배기(406)에서 출력되는 1신호를 승산하는 제1 승산기(404)와; 상기 하이브리드분배기(402)와 분배기(406)에서 출력되는 Q신호를 승산하는 제2 승산기(403)와; 상기 제1 승산기(404)의 승산신호로 크기를 계산하여 이를 I계수조정신호로 출력하는 제1 크기계산부(407)와; 상기 제2 승산기(403)의 승산신호로 크기를 계산하여 이를 Q계수조정신호로 출력하는 제2 크기계산부(408)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.
먼저, 제1 분배기(201)는 디지탈 신호를 입력받아, 그 디지탈신호의 일부를 제1 디지탈/아나로그변환기(202)에 인가하고, 일부는 제2 분배기(208)에 인가하고, 이에 따라 제1 디지탈/아나로그변환기(202)는 상기 제1 분배기(201)에서 출력되는 디지탈신호를 아나로그신호로 변환한다.
이때, 제1 믹서(203)는 상기 제1 디지탈/아나로그변환기(202)에서 출력되는 디지탈신호를 입력받아 이를 로컬신호를 기준으로 주파수를 상향변환하여 그에 따른 알에프신호를 출력하고, 알에프증폭기(204)는 상기 제1 믹서(203)의 알에프신호를 소정 레벨로 증폭한다.
여기서, 제1 방향성결합기(205)는 상기 알에프증폭기(204)에서 출력되는 증폭신호를 입력받아, 그 증폭신호의 일부는 제3 지연부(206)에 인가하고, 일부는 제2 믹서 (210)에 인가하고, 이에 따라 상기 제2 믹서(210)는 상기 제1 방향성 결합기(205)에서 출력되는 증폭신호를 입력받아 이를 로컬신호를 기준으로 주파수를 하향변환하여 출력한다.
이후, 아나로그/디지탈변환기(211)는 상기 제2 믹서(210)의 출력신호를 디지탈 신호로 변환한다.
한편, 제2 분배기(208)는 상기 제1 분배기(201)에서 출력되는 디지탈신호를 입력받아, 그 디지탈신호의 일부를 제1 지연부(212)에 인가하고, 일부는 제2 지연부(213)에 인가한다.
이에 따라, 이득조절기(215)는 상기 제2분배기(208)의 출력신호를 제1 지연부(212)를 통해 입력받아 이를 상기 I/Q계수조정신호에 의해 이득을 조절한후 이를 제4 지연부에서 다시 시간지연을 맞춘다. 춘뒤, 이 신호를 감산기(219)에서 상기 아나로그/디지탈변환기의 디지탈신호와 감산하여 출력한다.
여기서, 상기 이득조절기(215)의 상세한 동작을 도3을 참조하여 설명하면, 우선 디지탈/아나로그변환기(301)는 제1 지연부(212)의 디지탈신호를 입력받아 아나로그신호로 변환하고, 하이브리드분배기(302)는 상기 디지탈/아나로그변환기 (301)의 아나로그신호를 I신호와 Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기(304)에 인가하고, 상기 Q신호는 제2 승산기(303)에 인가한다.
그러면, 상기 제1 승산기(304)는 상기 하이브리드분배기(302)에서 출력되는 1신호를 I계수조정신호와 승산하고, 제2 승산기(303)는 상기 하이브리드분배기 (302)에서 출력되는 Q신호를 Q계수조정신호와 승산한다.
이후, 결합기(305)는 상기 제1,제2 승산기(303),(304)의 출력신호를 결합하여 하나의 크기와 위상을 가진신호로 출력하고, 이득조절기(215)의 아나로그/디지탈변환기(306)는 상기 결합기(305)에서 출력되는 신호를 디지탈신호로 변환하여 제4 지연부(216)를 통해 상기 감산기(217)에 인가하고, 그 감산기(217)에서 왜곡된 성분을 추출한다.
즉, 상기 감산기(219)의 출력신호에는 원래의 디지탈성분이 아닌 왜곡된 성분만이 존재하게 된다.
이후, 제3 분배기는 상기 감산기(217)에서 출력되는 감산신호를 입력받아, 일부는 상기 제5 지연부(218)에 인가하고, 일부는 제2 디지탈/아나로그변환기(220)에 인가한다.
이때, 상관기(214)는 상기 제2 분배기(208)의 출력신호를 제2 지연부(213)를 통해 입력받아 이를 제5 지연부(218)의 지연신호와 비교하여 그에 따른 I/Q계수조정신호로 상기 이득조절기(215)를 제어한다.
여기서, 상기 상관기(214)의 동작을 도4를 참조하여 상세히 설명하면, 상관기(214)내의 디지탈/아나로그변환기(401)는 원래의 디지탈신호를 입력받아 아나로그신호로 변환하고, 하이브리드분배기(402)는 상기 제1 디지탈/아나로그변환기 (401)의 아나로그신호를 I신호와 Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기(404)에 인가하고, 상기 Q신호는 제2 승산기(403)에 인가한다.
이때, 디지탈/아나로그변환기(405)는 제5 지연부(218)를 통해 왜곡성분의 디지탈신호를 입력받아 아나로그신호로 변환하고, 분배기(406)는 상기 제2 디지탈/아나로그변환기(405)의 아나로그신호를 I신호와 Q신호의 위상차 및 크기가 동일하게 하도록 하여, 상기 I신호는 제1 승산기(404)에 인가하고, 상기 Q신호는 제2 승산기(403)에 인가한다.
이에 따라, 상기 제1 승산기(404)는 상기 하이브리드분배기(402)와 분배기 (406)에서 출력되는 1신호를 승산하고, 제2 승산기(403)는 상기 하이브리드분배기 (402)와 분배기(406)에서 출력되는 Q신호를 승산한다.
이때, 상기 제1,제2 승산기(404),(403)의 출력이 '0'이 되는 상태가 가장 바람직한데, 왜냐하면 한개의 신호는 원래의 메인만을 그대로 간직하고 있으며 다른 한개의 신호는 왜곡된 신호만을 가지고 있기 때문이다.
이후, 제1 크기계산부(407)는 상기 제1 승산기(404)의 승산신호로 크기를 계산하여 이를 I계수조정신호로 출력하고, 제2 크기계산부는 상기 제2 승산기(403)의 승산신호로 크기를 계산하여 이를 Q계수조정신호로 출력한다.
즉, 상관기(214)는 상기와 같이 동작하여 이득을 제어하기 위한 I/Q계수조정신호를 이득조절부(215)에 인가하고, 이득조절기(215)는 상기 I/Q계수조정신호와 제1 지연부(212)의 출력을 입력으로 하여 감산기(217)에서 항상 최적의 상태로 감산되도록 반복하여 값을 조정한다.
한편, 제2 디지탈/아나로그변환기(220)는 상기 제3 분배기(219)의 출력신호를 아나로그신호로 변환한후, 이를 제3 믹서(221)에서 주파수 상향 변환하고, 에러증폭기(222)는 상기 제3 믹서(221)의 출력신호를 증폭하는데, 신호성분중의 왜곡된 성분만을 증폭하게 된다.
이후, 제2 방향성결합기(207)는 상기 제3 지연부(206)의 출력신호와 상기 에러증폭기(222)의 출력신호를 결합하여 왜곡성분이 제거된 신호를 출력한다.
이상에서 상세히 설명한 바와같이 본 발명은, 비선형 특성을 가지는 고주파 전력증폭기의 특성을 현재의 디지탈통신이 요구하는 선형적인 특성을 가지도록 함과 아울러 입력신호가 디지탈화된 신호이므로 정확한 감산 및 보정이 가능하고, 또한 왜곡이 발생하는 부분과 그 왜곡을 제거하는 부분이 낮은 주파수에서 일어나므로 통제가 용이하며, 또한, 변조된 신호에 대하여 피드 포워드 방식을 사용하여 왜곡현상을 줄여줌으로써 시스템의 성능을 향상시키며, 또한 선형화의 하드웨어 구성을 간결하게 구현하여 비용을 절감하는 효과가 있다.

Claims (3)

  1. 방송신호를 입력받아, 그 방송신호의 일부를 제1 믹서에 인가하고, 그 방송신호의 일부는 제2 분배기에 인가하는 제1 분배기와; 상기 제1 분배기에서 출력되는 방송신호를 알에프신호로 변환하는 제1 믹서와; 상기 제1 믹서의 알에프신호를 증폭하여, 그 증폭신호의 일부는 제2 방향성결합기에 인가하고, 일부는 제2 믹서에 인가하는 제1 방향성결합기와; 상기 제1 방향성 결합기의 증폭신호를 주파수 하향변환하는 제2 믹서와; 상기 제1 분배기에서 출력되는 방송신호의 일부를 이득조절기에 인가하고, 일부는 상관기에 인가하는 제2 분배기와; 상기 제2 분배기의 출력신호와 제3 분배기의 출력신호를 비교하여 그에 따른 I/Q계수조정신호를 출력하는 상관기와; 상기 계수조정신호에 의해, 상기 제2 분배기의 출력신호의 이득을 조절하는 이득조절기와; 상기 이득조절기의 출력신호와 상기 제2 믹서의 출력신호를 서로 감산하는 감산기와; 상기 감산기에서 출력되는 감산신호를 입력받아, 일부는 상기 상관기에 인가하고, 일부는 소정 증폭하여 제2 방향성결합기에 인가하는 제3 분배기와; 상기 제3 분배기의 출력신호와 상기 제1 방향성결합기의 출력신호를 결합하는 제2 방향성 결합기를 포함하는 것을 특징으로 하는 알에프 전력증폭기의 디지탈 선형화장치.
  2. 제1 항에 있어서, 이득조절기는 디지탈신호를 입력받아 아나로그신호로 변환하는 디지탈/아나로그변환기와; 상기 디지탈/아나로그변환기의 아나로그신호를 I신호와Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기에 인가하고, 상기 Q신호는 제2 승산기에 인가하는 하이브리드분배기와; 상기 하이브리드분배기에서 출력되는 1신호를 I계수조정신호와 승산하는 제1 승산기와; 상기 하이브리드분배기에서 출력되는 Q신호를 Q계수조정신호와 승산하는 제2 승산기와; 상기 제1,제2 승산기의 출력신호를 결합하여 하나의 크기와 위상을 가진 신호로 출력하는 결합기와; 상기 결합기에서 출력되는 신호를 디지탈신호로 변환하여 출력하는 아나로그/디지탈변환기로 구성한 것을 특징으로 하는 알에프 전력증폭기의 디지탈 선형화장치.
  3. 제1 항에 있어서, 상관기는 원래의 디지탈신호를 입력받아 아나로그신호로 변환하는 제1 디지탈/아나로그변환기와; 상기 제1 디지탈/아나로그변환기의 아나로그신호를 I신호와 Q신호의 위상차가 90도 되도록 하여, 상기 I신호는 제1 승산기에 인가하고, 상기 Q신호는 제2 승산기에 인가하는 하이브리드분배기와; 왜곡성분의 디지탈신호를 입력받아 아나로그신호로 변환하는 제2 디지탈/아나로그변환기와; 상기 제2 디지탈/아나로그변환기의 아나로그신호를 I신호와 Q신호의 위상차 및 크기가 동일하게 하도록 하여, 상기 I신호는 제1 승산기에 인가하고, 상기 Q신호는 제2 승산기에 인가하는 분배기와; 상기 하이브리드분배기와 분배기에서 출력되는 1신호를 승산하는 제1 승산기와; 상기 하이브리드분배기와 분배기에서 출력되는 Q신호를 승산하는 제2 승산기와; 상기 제1 승산기의 승산신호로 크기를 계산하여 이를 I계수조정신호로 출력하는 제1 크기계산부와; 상기 제2 승산기의 승산신호로 크기를 계산하여 이를 Q계수조정신호로 출력하는 제2 크기계산부로 구성한 것을 특징으로 하는 알에프 전력증폭기의 디지탈 선형화장치.
KR1020000081788A 2000-12-26 2000-12-26 알에프 전력증폭기의 디지탈 선형화장치 KR20020052495A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000081788A KR20020052495A (ko) 2000-12-26 2000-12-26 알에프 전력증폭기의 디지탈 선형화장치
CNB01144827XA CN1200509C (zh) 2000-12-26 2001-12-26 高功率放大器的数字线性化器
US10/025,887 US6744317B2 (en) 2000-12-26 2001-12-26 Digital linearizer of high power amplifier and digital linearizing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081788A KR20020052495A (ko) 2000-12-26 2000-12-26 알에프 전력증폭기의 디지탈 선형화장치

Publications (1)

Publication Number Publication Date
KR20020052495A true KR20020052495A (ko) 2002-07-04

Family

ID=19703580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081788A KR20020052495A (ko) 2000-12-26 2000-12-26 알에프 전력증폭기의 디지탈 선형화장치

Country Status (3)

Country Link
US (1) US6744317B2 (ko)
KR (1) KR20020052495A (ko)
CN (1) CN1200509C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868262B2 (en) * 2001-08-31 2005-03-15 International Business Machines Corporation Constant impedance in CMOS input and output gain stages for a wireless transceiver
US7340265B2 (en) * 2002-02-28 2008-03-04 Atheros Communications, Inc. Method and apparatus for transient frequency distortion compensation
CN100477504C (zh) * 2003-03-13 2009-04-08 八木天线株式会社 高频放大装置
US7129778B2 (en) * 2003-07-23 2006-10-31 Northrop Grumman Corporation Digital cross cancellation system
WO2006066448A1 (fr) * 2004-12-21 2006-06-29 Zte Corporation Procédé et dispositif de détection de grandeur de distorsion non linéaire de signal
KR100756041B1 (ko) * 2005-06-27 2007-09-07 삼성전자주식회사 믹서를 이용한 도허티 증폭장치 및 송신기
US7348909B2 (en) * 2005-08-17 2008-03-25 Georgia Tech Research Corporation Reconfigurable mixed-signal VLSI implementation of distributed arithmetic
US7541868B2 (en) * 2007-05-31 2009-06-02 Andrew, Llc Delay modulator pre-distortion circuit for an amplifier
DE102008052172B4 (de) * 2008-10-17 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Erzeugen eines Korrektursignals
CN117941250A (zh) * 2021-08-27 2024-04-26 华为技术有限公司 信号放大电路、方法及信号发射机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610554A (en) * 1994-07-28 1997-03-11 Aval Communications Inc. Cancellation loop, for a feed-forward amplifier, employing an adaptive controller
US5485120A (en) * 1994-07-28 1996-01-16 Aval Communications Inc. Feed-forward power amplifier system with adaptive control and control method
US5489875A (en) * 1994-09-21 1996-02-06 Simon Fraser University Adaptive feedforward linearizer for RF power amplifiers
US6396344B1 (en) * 1997-01-18 2002-05-28 Charles Gentzler Amplifier linearization by learned linear behavior
KR100326176B1 (ko) * 1998-08-06 2002-04-17 윤종용 이동통신시스템의전력증폭장치및방법
US6531918B1 (en) * 1998-11-10 2003-03-11 Powerwave Technologies, Inc. Low cost, pilotless, feed forward compensation for a power amplifier

Also Published As

Publication number Publication date
US20020084847A1 (en) 2002-07-04
CN1200509C (zh) 2005-05-04
US6744317B2 (en) 2004-06-01
CN1362784A (zh) 2002-08-07

Similar Documents

Publication Publication Date Title
US6437644B1 (en) Predistorter
KR100309808B1 (ko) 적응성 사전왜곡회로를 갖는 알에프 증폭기
US6583739B1 (en) Feed forward distortion reduction system
KR100438445B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US20040189378A1 (en) High-efficiency linear power amplifier
WO1991000653A1 (fr) Emetteur lineaire
GB2348755A (en) A digital polynomial predistortion arrangement
JP2002299964A (ja) 非線形歪み補償方法及び非線形歪み補償回路
GB2489497A (en) Matching the properties of the envelope path to the properties of the main signal path in an envelope tracking amplifier
TWI442697B (zh) 射頻功率放大器之前饋線性化
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
KR20020052495A (ko) 알에프 전력증폭기의 디지탈 선형화장치
EP1066680B1 (en) Predistorter
JP2003078451A (ja) 増幅装置
JP2008028746A (ja) 歪み補償装置
Zozaya et al. Passivity theory applied to the design of power-amplifier linearizers
JP2003078359A (ja) 増幅装置
US20070159245A1 (en) Apparatus for calibrating non-linearity of radio frequency power amplifier
JP2001268144A (ja) 非線形歪み補償回路および非線形歪み補償方法
JP2001326541A (ja) 振幅位相変化装置
KR100469408B1 (ko) Ｃｄｍａ 시스템의 선형 증폭 장치 및 방법
JP2003198271A (ja) 歪補償回路
KR19980069488A (ko) 선형증폭 장치 및 방법
JP3911452B2 (ja) フィードフォワード増幅器
JPH10233627A (ja) 歪補償増幅器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid