KR20020051661A - 적층형 반도체 패키지 - Google Patents
적층형 반도체 패키지 Download PDFInfo
- Publication number
- KR20020051661A KR20020051661A KR1020000081123A KR20000081123A KR20020051661A KR 20020051661 A KR20020051661 A KR 20020051661A KR 1020000081123 A KR1020000081123 A KR 1020000081123A KR 20000081123 A KR20000081123 A KR 20000081123A KR 20020051661 A KR20020051661 A KR 20020051661A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- substrate
- ball
- packages
- ball land
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 적층형 반도체 패키기에 관한 것으로서, 패키지의 전체 두께를 경박하게 하고, 적층되는 패키지 간의 신호선을 짧게 하기 위한 것이다.
이를 위해 본 발명은 기판(130)의 상면에는 칩(110)이 몰딩되고, 상기 기판(130)의 하면에는 볼랜드(133) 주위에 솔더 레지스트(135)가 도포되는 상부 패키지(100)와; 기판(230)의 하면에는 칩(210)이 몰딩됨과 함께 솔더볼(240)이 구비되고, 상기 기판(230)의 상면에는 볼랜드(233) 주위에 솔더 레지스트(235)가 도포되는 하부패키지(200)와; 상기 상부 패키지의 볼랜드(133)와 상기 하부 패키지의 볼랜드(233) 사이에 연결메탈(300)이 구비되어 상기 상부 패키지(100)와 상기 하부 패키지(200)를 연결하는 적층형 반도체 패키지가 제공된다.
Description
본 발명은 적층형 반도체 패키지에 관한 것으로서, 보다 상세하게는 볼랜드 상에 기판 위로 돌출하는 연결메탈을 형성하여 패키지를 적층함으로써 패키지의 전체 두께 및 신호선을 단축하기 위한 것이다.
현재, 반도체 패키지는 급진전되는 기술의 발달과 더불어 경박단소화되어 가고 있으며, 이러한 요구에 부응하여 새로운 형태의 다양한 반도체 패키지가 계속해서 개발되고 있다.
또한, 최근에는 다양한 기능을 위해 고용량의 반도체 패키지가 요구되고 있으나, 단일 칩만으로는 이와 같이 다기능을 수행 할 수 있는 반도체 패키지를 실현하는 데에는 한계가 있다.
이에 따라, 패키지 내부에 칩을 적층하거나, 혹은 패키지를 적층하는 다양한 형태의 반도체 패키지들이 제안되고 있다.
그러나, 이러한 적층형 반도체 패키지는 칩 혹은 패키지를 적층함에 따라, 각 반도체 패키지마다 단점 또는 구조적 한계를 갖고 있다.
도 1 은 이와 같은 종래 적층형 반도체 패키지의 일 예를 나타내는 측단면도로써, 도시한 바와 같이 상부 패키지(10)와 하부 패키지(20)는 각 기판(13),(23)의 하면 중앙에 칩(미도시)이 몰드(12),(22)에 의해 보호된다.
그리고, 상기 상부 패키지의 기판(13) 하면과 상기 하부 패키지의 기판(23) 상면 사이에 솔더볼(14)이 구비되어 상기 상부 패키지(10)와 상기 하부 패키지(20)가 연결되고, 상기 하부 패키지의 기판(23) 하면에는 솔더볼(24)을 구비되어 외부장치에 실장하도록 되어 있다.
그런데, 상기한 적층형 패키지에서는 전술한 바와 같이 상부 패키지(10)와 하부 패키지(20)를 연결하기 위해 솔더볼(14)을 사용함에 따라, 전체 적층형 패키지의 두께가 상기 솔더볼(14)에 의해 증가하게 된다.
뿐만아니라, 상부 패키지(10)의 신호를 하부 패키지(20)로 전달하는 신호선의 길이 역시 상기 솔더볼(14) 만큼 길어짐에 따라 패키지의 전기적 신뢰성에도 좋지 않다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 패키지의 전체 두께를 경박하게 하고, 적층되는 패키지 간의 신호선을 짧게 하는 새로운 형태의 적층형 반도체 패키지를 제공하기 위한 것이다.
도 1 은 종래 적층형 패키지의 일 예를 나타내는 측단면도
도 2 는 본 발명의 제1실시예에 따른 적층형 패키지의 측단면도
도 3 는 본 발명의 제2실시예에 따른 적층형 패키지의 결합부 확대 측단면도
도면의 주요부분에 대한 부호설명
100,200.반도체 패키지120,220.몰드
130,230.기판133,233.볼랜드
135,235.솔더 레지스트240.솔더볼
300.연결메탈
상기한 목적을 달성하기 위한 본 발명의 형태에 따르면, 기판의 상면에는 칩이 몰딩되고, 상기 기판의 하면에는 볼랜드 주위에 솔더 레지스트가 도포되는 상부 패키지와; 기판의 하면에는 칩이 몰딩됨과 함께 솔더볼이 구비되고, 상기 기판의 상면에는 볼랜드 주위에 솔더 레지스트가 도포되는 하부패키지와; 상기 상부 패키지의 볼랜드와 상기 하부 패키지의 볼랜드 사이에 연결메탈이 구비되어 상기 상부 패키지와 상기 하부 패키지를 연결하는 적층형 반도체 패키지가 제공된다.
이 때, 상기 연결메탈은 상기 상부 패키지의 볼랜드와 상기 하부 패키지의 볼랜드에 각각 형성할 수 있으며, 상기 상부 패키지의 볼랜드에만 또는 상기 하부 패키지의 볼랜드에만 형성할 수도 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 2 내지 도 3 을 참조하여 상세히 설명하면 다음과 같다.
도 2 는 본 발명의 제1실시예에 따른 적층형 패키지의 측단면도로써, 도시한 바와 같이 본 발명의 제1실시예의 적층형 패키지는 상부 패키지(100)와 하부 패키지(200)가, 상기 상부 패키지(100) 및 상기 하부 패키지(200) 사이에 구비되는 연결메탈(300)에 의해 연결되어 이루어진다.
이 때, 상기 하부 패키지(200)는 기판(230)의 하면 중앙에 칩(미도시)이 장착되어 몰드(220)에 의해 보호되고, 상기 몰드(220) 주위에는 외부장치에 실장하기 위한 솔더볼(240)이 구비된다.
그리고, 상기 하부 패키지의 기판(230) 상면에는 상기 칩과 메탈라인(미도시)에 의해 연결되는 볼랜드(233)가 형성된다.
또한, 상기 볼랜드(233) 주위에는 상기 볼랜드(233)보다 높게 솔더 레지스트(235)가 도포되는데, 이 때 상기 솔더 레지스트(233)는 그 일부가 상기 볼랜드(233)의 가장자리 영역을 덮는 SMD(Solder Mask Defined; 이하, "SMD"라고 한다) 타입으로 형성된다.
그리고, 상기 볼랜드(233) 위에는 금(Au) 또는 니켈(Ni)등에 의한 연결메탈(300)이 주위의 솔더 레지스트(235)보다 높게 플레이팅되어 돌출 형성된다.
한편, 상기 상부 패키지(100)는 기판(130)의 상면 중앙에 칩(미도시)이 장착되어 몰드(120)에 의해 보호되고, 상기 상부 패키지(100)의 하면에는 상기 칩과 메탈라인(미도시)에 의해 연결되는 볼랜드(133)가 형성되며, 상기 볼랜드(133) 주위에는 상기 볼랜드(133)보다 높게 SMD 타입으로 솔더 레지스트(135)가 도포된다.
그리고, 상기 볼랜드(133) 위에는 전술한 하부 패키지(200)와 동일하게 금 또는 니켈등에 의한 연결메탈(300)이 솔더 레지스트(135)보다 높게 플레이팅되어 돌출 형성된다.
즉, 본 발명은 상기한 바와 같이 각 패키지(100),(200)의 볼랜드(133),(233)에 플레이팅되어 돌출 형성되는 각 연결메탈(300)이 접촉 연결됨으로써 상부 패키지(100)와 하부 패키지(200)가 적층되는 것이다.
한편, 상기 연결메탈(300)은 기판(100),(200) 제조시에, SMD 타입으로 볼랜드(133),(233)의 가장자리를 솔더 레지스트(135),(235)로 도포한 후, 상기 볼랜드(133),(233) 위에 금 또는 니켈등을 플레이팅함으로써 형성할 수 있다.
그리고, 이상에서 설명한 실시예에서는 SMD 타입의 볼랜드를 기준으로 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 솔더 레지스트가 볼랜드의 가장자리로부터 일정간격 이격되어 도포되는 NSMD(Non Solder Mask Defined) 타입에도 적용될 수 있고, 이는 후술하는 실시예에서도 동일하게 적용된다.
상기한 바와 같이 본 발명은 상부 패키지(100)에 형성되는 연결메탈(300)과 하부 패키지(200)에 형성되는 연결메탈(300)이 페이스트(paste)에 의해 직접 연결됨으로써, 패키지 전체의 두께를 줄임과 함께 신호선을 짧게 단축할 수 있게 된다.
도 3 는 본 발명의 제2실시예에 따른 적층형 패키지의 결합부 확대 측단면도로써, 도시한 바와 같이 본 실시예에 따른 적층형 패키지의 전체적인 구성은 전술한 본 발명의 제1실시예와 동일하고, 특히 본 실시예에서는 연결메탈(300)을 상부 패키지의 볼랜드(133)에만 형성하고 하부 패키지의 볼랜드(233)에는 형성하지 않은 것이다.
따라서, 상부 패키지(100)에 형성되는 연결메탈(300)은 솔더 레지스트(135) 위로 돌출한 상태가 되는 한편, 하부 패키지(200)의 볼랜드(233)는 솔더레지스트(235) 내부에 위치하는 형태가 된다.
결국, 본 실시예에서는 상기 상부 패키지에 형성되는 연결메탈(300)이 상기 하부 패키지의 솔더 레지스트(235)에 끼워지는 상태로 하부 패키지의 볼랜드(233)와 접촉 연결되는 것이다
물론, 상기 연결메탈(300)은 상부 패키지의 볼랜드(133)에만 플레이팅됨에 따라, 상부 패키지의 솔더 레지스트(135)로부터 돌출되는 상기 연결메탈(300)의 높이는 하부 패키지의 솔더 레지스트(235)로부터 들어간 볼랜드(233)의 깊이보다는 높게 형성되어야 상부 패키지(100)와 하부 패키지(200)를 연결할 수 있다.
한편, 상기한 본 발명의 제2실시예에서는 상기 연결메탈(300)이 상부 패키지의 볼랜드(133)에 형성된 것을 기준으로 설명하였으나, 본 발명은 연결메탈(300)을 하부 패키지의 볼랜드(233)에만 형성하고 상부 패키지의 볼랜드(133)에는 형성하지 않을 수 있음은 분명하다.
상기한 바와 같이 본 발명은 각 패키지의 볼랜드에 연결메탈을 돌출되도록 플레이팅하여 직접 연결함으로써, 패키지의 전체 높이를 줄일 수 있으며, 또한 적층된 패키지 간의 신호선을 짧게 단축할 수 있다.
Claims (3)
- 기판의 상면에는 칩이 몰딩되고, 상기 기판의 하면에는 볼랜드 주위에 솔더 레지스트가 도포되는 상부 패키지와;기판의 하면에는 칩이 몰딩됨과 함께 솔더볼이 구비되고, 상기 기판의 상면에는 볼랜드 주위에 솔더 레지스트가 도포되는 하부패키지와;상기 상부 패키지의 볼랜드와 상기 하부 패키지의 볼랜드 사이에 연결메탈이 구비되어 상기 상부 패키지와 상기 하부 패키지를 연결하는 적층형 반도체 패키지.
- 제1항에 있어서,상기 연결메탈은 상기 상부 패키지의 볼랜드와 상기 하부 패키지의 볼랜드에 각각 형성되어 연결되는 것을 특징으로 하는 적층형 반도체 패키지.
- 제1항에 있어서,상기 연결메탈은 상기 상부 패키지의 볼랜드에 형성되어 상기 하부 패키지의 볼랜드에 연결되거나, 또는 상기 하부 패키지의 볼랜드에 형성되어 상기 상부 패키지의 볼랜드에 연결되는 것을 특징으로 하는 적층형 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000081123A KR100587389B1 (ko) | 2000-12-23 | 2000-12-23 | 적층형 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000081123A KR100587389B1 (ko) | 2000-12-23 | 2000-12-23 | 적층형 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020051661A true KR20020051661A (ko) | 2002-06-29 |
| KR100587389B1 KR100587389B1 (ko) | 2006-06-08 |
Family
ID=27685267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000081123A KR100587389B1 (ko) | 2000-12-23 | 2000-12-23 | 적층형 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100587389B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
-
2000
- 2000-12-23 KR KR1020000081123A patent/KR100587389B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100587389B1 (ko) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667190B2 (en) | Method for high layout density integrated circuit package substrate | |
| US9345143B2 (en) | Method of fabricating a wiring board | |
| US7307347B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| US20090308647A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| US20040080054A1 (en) | Wiring board, semiconductor device, and process for production of wiring board | |
| KR100664500B1 (ko) | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| KR20000029352A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6319749B1 (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| KR100587389B1 (ko) | 적층형 반도체 패키지 | |
| KR100537835B1 (ko) | 반도체 패키지 제조방법 | |
| JP2001267452A (ja) | 半導体装置 | |
| KR20050006547A (ko) | 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지 | |
| US20070105270A1 (en) | Packaging methods | |
| KR20050019664A (ko) | 솔더볼을 갖는 반도체 패키지 | |
| JP4010615B2 (ja) | 半導体装置 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JPH06209065A (ja) | 電子部品搭載装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160503 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170511 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190513 Year of fee payment: 14 |