KR20020048630A - 반사방지막을 이용한 반도체소자의 식각 방법 - Google Patents

반사방지막을 이용한 반도체소자의 식각 방법 Download PDF

Info

Publication number
KR20020048630A
KR20020048630A KR1020000077842A KR20000077842A KR20020048630A KR 20020048630 A KR20020048630 A KR 20020048630A KR 1020000077842 A KR1020000077842 A KR 1020000077842A KR 20000077842 A KR20000077842 A KR 20000077842A KR 20020048630 A KR20020048630 A KR 20020048630A
Authority
KR
South Korea
Prior art keywords
film
etching
reflection film
etched
semiconductor device
Prior art date
Application number
KR1020000077842A
Other languages
English (en)
Other versions
KR100388470B1 (ko
Inventor
양현조
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0077842A priority Critical patent/KR100388470B1/ko
Publication of KR20020048630A publication Critical patent/KR20020048630A/ko
Application granted granted Critical
Publication of KR100388470B1 publication Critical patent/KR100388470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 고온 식각 공정에 의한 패턴의 휘어짐을 방지하도록 한 반사방지막을 이용한 반도체소자의 식각 방법에 관한 것으로, 반도체기판상에 피식각층을 형성하는 단계, 상기 피식각층상에 1000Å∼5000Å의 두께를 갖는 반사방지막을 형성하는 단계, 상기 반사방지막상에 감광막을 도포하고 노광 및 현상으로 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하는 단계, 및 상기 패터닝된 감광막과 상기 패터닝된 반사방지막을 이용하여 상기 피식각층을 식각하는 단계를 포함하여 이루어진다.

Description

반사방지막을 이용한 반도체소자의 식각 방법{METHOD FOR ETCHING SEMICONDUCTOR DEVICE USING ANTI-REFLECTIVE COATING}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반사방지막(Anti Reflective Coating; ARC)을 이용한 반도체소자의 식각 방법에 관한 것이다.
최근에 소자의 집적도가 증가함 따라 CD(Critical Demension)도 비례하여 작아지는 추세에 있다.
통상적으로 1M(Megabit)급 소자에서는 0.81㎛, 64M급 소자에서는 0.351㎛, 256M급 소자에서는 0.251㎛ 그리고 1G급 소자에서는 0.181㎛로 작아지고 있다. 따라서 패터닝을 위한 노광방법도 종래 i- 라인에서 DUV(Deep UV) 노광 방법으로 전환되고 있다.
반사방지막(ARC)은 아로메틱 폴리설폰(Aromatic polysulfone) 구조를 가지며, 즉, 반사방지막을 구성하는 구성물이 아르메틱 폴리셜폰 구조를 가질 경우에 DUV(Deep Ultraviolet) 마이크로 리소그래피(Micro lithography)에 대해 유용한 반사방지막으로 사용된다.
일반적으로 반사방지막(ARC)의 일부인 하부반사방지막(Bottom ARC; BARC)은 유기(Organic) 성분과 무기(Inorganic) 성분으로 구분되며 유기성분의 반사방지막은 포토레지스트(Photoresist)와 같은 C, H, O 등의 성분을 가지며 점도가 높은 특성이 있다.
그리고, 무기성분의 반사방지막은 SiO2계열 또는 카본(C) 계열이 주성분이다.
도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 식각 방법을 도시한 단면도이고, 도 2a 내지 도 2b는 감광막의 휘어짐을 이용한 피식각층의 식각방법을 도시한 평면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 선택적으로 식각되고자 하는 피식각층(12)을 형성한 후, 피식각층(12)상에 반사방지막(13)을 형성한다. 반사방지막(13)상에 감광막(14)을 도포하고 노광 및 현상으로 감광막(14)을 패터닝한다.
여기서, 통상적으로 반사방지의 목적으로 사용되는 반사방지막(13)은 1000Å 이하의 두께로 형성된다.
도 1b에 도시된 바와 같이, 패터닝된 감광막(14)을 이용하여 반사방지막(13)을 식각한다. 이 때, 반사방지막(13a) 형성시, 감광막(14)은 소정 두께만큼 손실된다. 도면부호 14a는 손실된 감광막을 나타낸다.
도 1c에 도시된 바와 같이, 감광막(14a)을 이용하여 피식각층(12)을 식각한다. 이 때, 감광막(14a)은 식각량이 더욱 증가되어 등방성 프로파일을 가진다(14b).
일반적으로 감광막은 열에 약해서 온도가 보통 130℃∼150℃ 이상 상승하면 연화되어 플로잉(Flowing) 현상이 발생되며, 두께가 소정량 손실된 감광막(14a)을 이용하여 피식각층(12)을 식각할 때, 챔버내 온도가 200℃∼250℃까지 상승하므로 반도체기판(11)의 뒷면에서 열을 식히도록 하지만, 식각량이 지나치게 많은 경우, 표면의 열로 인한 감광막(14a)의 플로잉 현상이 발생하여 감광막(14b)이 휘어진다(도 2a 참조).
도 1d에 도시된 바와같이, 휘어진 감광막(14b)과 반사방지막(13a)을 이용하여 피식각층(12)을 식각한다.
그러나, 도 2b에 도시된 것처럼, 휘어진 감광막(14b)을 이용하여 피식각층(12)을 식각하게 되면 식각된 피식각층(12a)도 휘어진 형태로 형성된다.
상술한 바와 같이, 종래기술은 식각량이 많은 공정에서 감광막이 고열을 견디지 못해 패턴이 휘어지는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 식각량이 많은 공정에서 감광막의 휘어짐에 따른 피식각층의 휘어짐을 방지하는데 적합한 반사방지막을 이용한 반도체소자의 식각 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 식각 방법을 도시한 단면도,
도 2a 내지 도 2b는 감광막의 휘어짐을 이용한 피식각층의 식각방법을 도시한 평면도,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반사방지막을 이용한 반도체소자의 식각 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 피식각층
23 : 반사방지막 24 : 감광막
상기 목적을 달성하기 위한 본 발명의 반사방지막을 이용한 반도체소자의 식각 방법은 반도체기판상에 피식각층을 형성하는 단계, 상기 피식각층상에 1000Å∼5000Å의 두께를 갖는 반사방지막을 형성하는 단계, 상기 반사방지막상에 감광막을 도포하고 노광 및 현상으로 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하는 단계, 및 상기 패터닝된 감광막과 상기 패터닝된 반사방지막을 이용하여 상기 피식각층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반사방지막을 이용한 반도체소자의 식각 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 반도체기판(21)상에 선택적으로 식각되고자 하는 피식각층(22)을 형성한 후, 피식각층(22)상에 반사방지막(23)을 형성한다. 반사방지막(23)상에 감광막(24)을 도포하고 노광 및 현상으로 감광막(24)을 패터닝한다.
여기서, 반사방지막(23)은 유기반사방지막 또는 무기반사방지막 중 어느 하나를 이용해도 무방하며, 1000Å∼5000Å의 두께(d)로 형성된다.
도 3b에 도시된 바와 같이, 패터닝된 감광막(24)을 이용하여 반사방지막(23)을 식각한다. 이 때, 반사방지막(23a) 형성시, 감광막(24)은 소정 두께만큼 손실되어 등방성 프로파일을 갖는 감광막(24a)이 형성되는데, 그 이유는 두께가 증가한 반사방지막(23)을 식각할 때 많은 양의 감광막이 손실되기 때문이다.
도 3c에 도시된 바와 같이, 감광막(24a)외에 반사방지막(23a)을 이용하여 피식각층(22)을 식각한다. 이 때, 감광막(24a)은 식각량이 더욱 증가되어 완전히 손실되며, 반사방지막(23b)은 피식각층(22)을 식각할 때 소량 손실되어 상측 부분이 등방성 프로파일을 갖는다.
여기서, 통상의 기술처럼 피식각층(22)을 식각할 때 고온(200℃ 이상)에서 이루어지나, 반사방지막(23b)은 열에 매우 강한 특성이 있어 고온에서도 연화가 발생되지 않는다. 따라서, 피식각층(22)의 두께가 두꺼워 식각량이 많을 경우에도 휘어지지 않는다.
상술한 바와 같이, 동일한 두께의 피식각층을 식각할 때, 식각량이 많은 경우 반사방지막의 두께를 증가시키고, 반사방지막을 이용하여 피식각층을 식각하면 패턴이 휘어지지 않는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 반사방지막을 이용한 반도체소자의 식각 방법은 고온에서 우수한 내열성을 가지는 반사방지막을 이용하여 피식각층을 식각하므로써, 식각량이 과도한 경우에도 패턴의 휘어짐을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 반도체소자의 제조 방법에 있어서,
    반도체기판상에 피식각층을 형성하는 단계;
    상기 피식각층상에 1000Å∼5000Å의 두께를 갖는 반사방지막을 형성하는 단계;
    상기 반사방지막상에 감광막을 도포하고 노광 및 현상으로 상기 감광막을 패터닝하는 단계;
    상기 패터닝된 감광막을 이용하여 상기 반사방지막을 식각하는 단계; 및
    상기 패터닝된 감광막과 상기 패터닝된 반사방지막을 이용하여 상기 피식각층을 식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반사방지막을 이용한 반도체소자의 식각 방법.
  2. 제 1 항에 있어서,
    상기 반사방지막은 유기반사방지막 또는 무기반사방지막 중 어느 하나를 이용하는 것을 특징으로 하는 반사방지막을 이용한 반도체소자의 식각 방법.
  3. 제 1 항에 있어서,
    상기 반사방지막 식각시,
    상기 감광막은 등방성 프로파일을 갖는 것을 특징으로 하는 반사방지막을 이용한 반도체소자의 식각 방법.
KR10-2000-0077842A 2000-12-18 2000-12-18 반사방지막을 이용한 반도체소자의 식각 방법 KR100388470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077842A KR100388470B1 (ko) 2000-12-18 2000-12-18 반사방지막을 이용한 반도체소자의 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077842A KR100388470B1 (ko) 2000-12-18 2000-12-18 반사방지막을 이용한 반도체소자의 식각 방법

Publications (2)

Publication Number Publication Date
KR20020048630A true KR20020048630A (ko) 2002-06-24
KR100388470B1 KR100388470B1 (ko) 2003-06-25

Family

ID=27682838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077842A KR100388470B1 (ko) 2000-12-18 2000-12-18 반사방지막을 이용한 반도체소자의 식각 방법

Country Status (1)

Country Link
KR (1) KR100388470B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462765B1 (ko) * 2002-07-02 2004-12-20 동부전자 주식회사 금속 라인 마스크 공정을 간략화한 듀얼 다마신 배선형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272518B1 (ko) * 1998-01-26 2000-12-01 김영환 감광막 패터닝방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462765B1 (ko) * 2002-07-02 2004-12-20 동부전자 주식회사 금속 라인 마스크 공정을 간략화한 듀얼 다마신 배선형성방법

Also Published As

Publication number Publication date
KR100388470B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR20030001089A (ko) 콘택 형성 방법
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100388470B1 (ko) 반사방지막을 이용한 반도체소자의 식각 방법
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100498716B1 (ko) 미세 패턴 형성방법
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100299517B1 (ko) 반도체 소자의 제조방법
KR100228341B1 (ko) 미세 패턴 형성을 위한 마스크 패턴 형성 방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
KR19990057381A (ko) 반도체 소자의 미세패턴 제조방법
KR20000003358A (ko) 반도체 장치의 미세 패턴 형성방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR0159012B1 (ko) 2층 감광막 패턴 형성방법
KR20050066895A (ko) 미세 콘택홀 형성 방법
KR20070021431A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20020056385A (ko) 반도체소자의 콘택 형성방법
KR20020046478A (ko) 하부반사방지막의 식각 방법
KR20010002129A (ko) 반도체소자의 미세패턴 형성방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR19990053209A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee