KR20020047512A - 반도체 소자의 게이트 전극 형성 방법 - Google Patents
반도체 소자의 게이트 전극 형성 방법 Download PDFInfo
- Publication number
- KR20020047512A KR20020047512A KR1020000075973A KR20000075973A KR20020047512A KR 20020047512 A KR20020047512 A KR 20020047512A KR 1020000075973 A KR1020000075973 A KR 1020000075973A KR 20000075973 A KR20000075973 A KR 20000075973A KR 20020047512 A KR20020047512 A KR 20020047512A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- gate electrode
- forming
- semiconductor device
- boron
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052796 boron Inorganic materials 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 125000002524 organometallic group Chemical group 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 표면 채널 pMOS 트랜지스터의 게이트 전극을 형성하는 과정에서, 보론을 포함한 가스 분위기에서 언도프트 폴리실리콘층을 열처리하여 도프트 폴리실리콘층을 형성함으로써 이온 주입에 의한 게이트 산화막 손상을 방지하고, 증착 균일도가 높으며 증착 챔버의 세정을 용이하게 실시할 수 있는 반도체 소자의 게이트 전극 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 특히 표면 채널 pMOS 트랜지스터의 게이트 전극을 형성하는 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.
표면 채널 pMOS 트랜지스터를 제작하기 위해서는 P형 폴리실리콘이 필요하다. 게이트 전극을 형성하기 위한 P형 폴리실리콘층은 일반적으로 2가지 방법으로 형성된다. 첫 번째 방법으로는, 도핑이 안된 언도프트 폴리실리콘층을 증착한 다음 보론(Boron; B)이나 BF2등의 P형 불순물(Dopant)을 이온 주입한다. 두 번째 방법으로는, 폴리실리콘층을 증착하는 동안 보론을 도핑하여 인-시투 보론 첨가 폴리실리콘층(In-situ boron poly-Si)을 형성한다.
첫 번째 방법은 게이트 산화막에 손상을 주지 않기 위해 게이트 폴리실리콘층의 상부 표면에 불순물을 이온 주입한다. 따라서, 후속 공정에서 불순물이 활성화되고 확산하는데, 활성화 및 확산이 폴리실리콘층 내에서 불균일하여 트랜지스터 특성이 나빠지거나 불순물이 게이트 산화막을 지나 반도체 기판에까지 확산하여 채널 영역의 농도를 변화시켜 트랜지스터의 특성을 변화시킬 수 있다.
두 번째 방법은 첫 번째 방법에서 나타나는 부작용을 최소화할 수 있지만, 도핑이 안된 폴리실리콘층에 비해서 두께의 균일도가 떨어지고, 도핑 농도의 조절이 용이하지 않다. 또한, 인-시투 보론 첨가 폴리실리콘층은 도핑이 안된 폴리실리콘에 비해서 식각 속도가 매우 낮으므로 증착 챔버를 크리닝 하기가 어렵다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 보론을 포함한 가스 분위기에서 언도프트 폴리실리콘층을 열처리하여 도프트 폴리실리콘층을 형성함으로써 이온 주입에 의한 게이트 산화막 손상을 방지하고, 증착 균일도가 높으며 증착 챔버의 세정을 용이하게 실시할 수 있는 반도체 소자의 게이트 전극 형성 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1c는 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판2 : 게이트 산화막
3 : 언도프트 폴리실리콘층30 : 도프트 폴리실리콘층
302 : 게이트 전극
본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 반도체 기판 상에 게이트 산화막 및 언도프트 폴리실리콘층을 순차적으로 형성하는 단계, 언도프트 폴리실리콘층에 열처리로 보론 등의 5가 불순물을 주입하여 도프트 폴리실리콘층을 형성하는 단계 및 도프트 폴리실리콘층 및 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 단계로 이루어진다.
언도프트 폴리실리콘층은 비정질이나 결정질로 증착하며, SiH4또는 Si2H6가스를 사용하여 LPCVD법으로 300 내지 1000Å의 두께로 증착한다. 열처리는 0.1 내지 200Torr의 압력 및 300 내지 1100℃의 온도에서 보론을 포함하는 분위기로 실시하며, 보론 함유 분위기는 가스 분위기 또는 유기 금속 분위기이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 및 도 1c는 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 소자 분리 영역이 정의된 반도체 기판(1) 상에 게이트 산화막(2) 및 언도프트 폴리실리콘층(3)을 순차적으로 형성한다.
언도프트 폴리실리콘층(3)은 비정질이나 결정질로 증착하며, SiH4또는 Si2H6가스를 사용하여 LPCVD(Low Pressure Chemical Vapor Deposition)법으로 300 내지 1000Å의 두께로 증착한다.
도 1b를 참조하면, 보론 함유 가스 또는 금속 유기 소오스(Metal organic source) 분위기에서 열처리를 실시하여 언도프트 폴리실리콘층(3)을 도프트 폴리실리콘층(30)으로 형성한다.
이때, 열처리는 0.1 내지 200Torr의 압력에서 300 내지 1100℃의 온도로 실시한다.
도 1c를 참조하면, 도프트 폴리실리콘층(30) 및 게이트 산화막(2)을 패터닝하여 게이트 전극(302)을 형성한다. 이후, 일반적으로 공지된 기술에 의해 불순물 이온 주입 공정등을 실시하여 소오스/드레인(도시하지 않음)을 형성하여 표면 채널(Surface channel) pMOS 트랜지스터를 형성한다.
상술한 바와 같이, 본 발명은 열처리를 통해 불순물을 주입하여 형성한 도프트 폴리실리콘층을 게이트 전극으로 사용함으로써 게이트 산화막을 보호하고, 폴리실리콘층의 증착 균일도를 향상시키며 챔버 크리닝이 용이해져 장비의 유지 관리및 소자의 전기적 특성을 향상시키는 효과가 있다.
Claims (4)
- 반도체 기판 상에 게이트 산화막 및 언도프트 폴리실리콘층을 순차적으로 형성하는 단계;상기 언도프트 폴리실리콘층에 열처리로 보론 등의 5가 불순물을 주입하여 도프트 폴리실리콘층을 형성하는 단계 및상기 도프트 폴리실리콘층 및 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서,상기 언도프트 폴리실리콘층은 비정질이나 결정질로 증착하며, SiH4또는 Si2H6가스를 사용하여 LPCVD법으로 300 내지 1000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 1 항에 있어서,상기 열처리는 0.1 내지 200Torr의 압력 및 300 내지 1100℃의 온도에서 보론을 포함하는 분위기로 실시하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
- 제 3 항에 있어서,상기 보론 함유 분위기는 가스 분위기 또는 유기 금속 분위기인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075973A KR20020047512A (ko) | 2000-12-13 | 2000-12-13 | 반도체 소자의 게이트 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075973A KR20020047512A (ko) | 2000-12-13 | 2000-12-13 | 반도체 소자의 게이트 전극 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020047512A true KR20020047512A (ko) | 2002-06-22 |
Family
ID=27681461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000075973A KR20020047512A (ko) | 2000-12-13 | 2000-12-13 | 반도체 소자의 게이트 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020047512A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756766B1 (ko) * | 2001-12-26 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2000
- 2000-12-13 KR KR1020000075973A patent/KR20020047512A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756766B1 (ko) * | 2001-12-26 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
| US5366922A (en) | Method for producing CMOS transistor | |
| KR20010004981A (ko) | 반도체 소자의 제조 방법 | |
| CN101136409A (zh) | 双栅cmos半导体器件及其制造方法 | |
| JP3657915B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100578218B1 (ko) | 엘리베이티드 소오스/드레인을 갖는 반도체소자 제조방법 | |
| KR20000044929A (ko) | 반도체 소자의 접합부 형성 방법 | |
| KR20020047512A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100529675B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101673920B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100364813B1 (ko) | 반도체 소자의 에피택셜층 형성 방법 | |
| KR100200743B1 (ko) | 반도체장치 제조방법 | |
| KR100440078B1 (ko) | 반도체소자의 제조방법 | |
| KR100306812B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100587053B1 (ko) | 반도체 소자의 제조방법 | |
| KR100659911B1 (ko) | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR100358125B1 (ko) | 게이트전극형성방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR100451039B1 (ko) | 반도체 소자의 게이트 전극 방법 | |
| KR100274341B1 (ko) | 반도체소자의제조방법 | |
| KR100463956B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR20020045263A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20010008563A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20020002899A (ko) | 반도체 소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |