KR20020045163A - A method of forming ferroelectric capacitor in semiconductor device - Google Patents
A method of forming ferroelectric capacitor in semiconductor device Download PDFInfo
- Publication number
- KR20020045163A KR20020045163A KR1020000074493A KR20000074493A KR20020045163A KR 20020045163 A KR20020045163 A KR 20020045163A KR 1020000074493 A KR1020000074493 A KR 1020000074493A KR 20000074493 A KR20000074493 A KR 20000074493A KR 20020045163 A KR20020045163 A KR 20020045163A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- ferroelectric capacitor
- plasma
- semiconductor device
- lanthanum
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 (BixLay)Ti3O12(이하, BLT라 함) 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology, and more particularly, to a process of forming a ferroelectric capacitor using a ferroelectric thin film as a dielectric, and more particularly, to (Bi x La y ) Ti 3 O 12 (hereinafter referred to as BLT) thin film as a dielectric. A ferroelectric capacitor forming process to be used.
강유전체 물질은 높은 유전상수(dielectric constant), 분극현상의 비휘발성(nonvolatile)으로 인해 반도체 메모리에 응용되어 DRAM(dynamic random access memory)의 고직접화(1Gb 이상) 및 새로운 형태의 비휘발성 반도체 메모리(FeRAM)의 구현에 필요한 물질로 등장하였다.Ferroelectric materials have been applied to semiconductor memories due to their high dielectric constant, polarity, and non-volatile properties, resulting in high directivity (1Gb or more) of dynamic random access memory (DRAM) and new types of nonvolatile semiconductor memory ( FeRAM) has emerged as a material for the implementation.
대표적인 강유전체 물질로는 (Sr,Bi)Ta2O9(이하, SBT라 함), Pb(ZrxTix-1)O3(이하, PZT라 함) 등이 있으며, 최근에는 비스무스-레이어드 페로브스카이트(Bi-layered perovskite) 구조를 가지는 BLT에 대한 연구가 활발히 진행되고 있다. BLT는 기존 강유전체의 단점이었던 피로(Fatigue) 현상(정보를 읽고 지우는 과정을 일정 횟수이상 반복할 때 저장된 정보를 잃는 등 성능이 저하되는 현상)을 극복할 수 있는 신소재 강유전체로 각광 받고 있다.Representative ferroelectric materials include (Sr, Bi) Ta 2 O 9 (hereinafter referred to as SBT) and Pb (Zr x Ti x-1 ) O 3 (hereinafter referred to as PZT). Research on BLT having a Bi-layered perovskite structure has been actively conducted. BLT is attracting attention as a new material ferroelectric that can overcome the fatigue phenomena, such as the loss of performance when the information is read and erased a certain number of times.
한편, BLT는 액체 상태의 BLT 케미칼 소오스를 스핀-온(spin-on) 방식으로 기판에 도포하고, 베이크 공정을 통해 박막화 과정을 거친 후, 결정화를 위한 열처리를 실시하는 공정을 통해 형성하고 있다. 베이크 공정은 액체 상태의 BLT 케미칼 소오스에 함유된 용매(solvent)를 증발시키고 금속 원소와 결합된 저온 유기물을 제거하기 위한 것으로, 통상적으로 원하는 두께의 박막을 얻기 위해서는 케미칼 소오스의 1, 2차 도포를 실시하고 있기 때문에 도포 후 각각 1, 2차 베이크를 실시하고 있다. 한편, 결정화를 위한 열처리는 급속열처리(RTA)와 전기로열처리(furnaceanneal)로 나누어 진행하고 있는 바, 급속열처리는 금속 원소 및 용매와 강한 결합을 이루고 있는 유기물을 완전히 제거하고 산소와의 결합을 통해 페로브스카이트 구조의 BLT 핵을 생성하기 위한 것이며, 전기로열처리는 결정 핵을 결정립으로 성장시키기 위한 것이다.On the other hand, BLT is formed through a process of applying a liquid BLT chemical source to the substrate in a spin-on (spin-on) method, a thinning process through a baking process, and then performing a heat treatment for crystallization. The baking process is to evaporate the solvent contained in the liquid BLT chemical source and to remove the low temperature organic matter combined with the metal element. In general, to obtain a thin film having a desired thickness, the first and second application of the chemical source are performed. Since it performs, the 1st and 2nd baking are respectively performed after application | coating. On the other hand, heat treatment for crystallization is divided into rapid heat treatment (RTA) and electric furnace treatment (furnaceanneal). Rapid heat treatment completely removes organic substances that are strongly bound to metal elements and solvents and removes them by bonding with oxygen. The BLT nucleus has a lobed structure, and the electrothermal treatment is to grow the crystal nuclei into grains.
그러나, 급속열처리 단계에서 유기물의 제거와 핵 생성이 동시에 이루어지기 때문에 페로브스카이트 구조의 BLT 핵 생성이 충분하지 않으며, 후속 전기로열처리 단계에서 결정립 성장이 이루어지더라도 다공성의 막질이 형성되는 문제점이 있었다.However, since the removal of organic matter and nucleation are simultaneously performed in the rapid heat treatment step, the BLT nucleation of the perovskite structure is not sufficient, and the porous film quality is formed even when grain growth occurs in the subsequent electrothermal treatment step. there was.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, BLT를 강유전체 박막으로 사용함에 있어서 BLT의 충분한 핵 생성을 통해 보다 치밀한 막질을 얻을 수 있는 반도체 소자의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a method of forming a ferroelectric capacitor of a semiconductor device that can obtain a more dense film quality through sufficient nucleation of the BLT when using the BLT as a ferroelectric thin film. The purpose is.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정도.1 to 3 is a process diagram forming a ferroelectric capacitor according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
18 : 하부전극18: lower electrode
19 : BLT막19: BLT film
20 : 상부전극20: upper electrode
상기의 기술적 과제를 해결하기 위하여 본 발명은, 강유전체 캐패시터 형성방법에 있어서, 하부전극용 전도막이 형성된 기판 상에 액상의 비스무스-란탄-티타늄 산화막을 도포하는 제1 단계; 베이크 공정을 실시하여 상기 비스무스-란탄-티타늄 산화막을 박막화하는 제2 단계; NH3플라즈마 처리를 실시하여 상기 비스무스-란탄-티타늄 산화막 내의 금속 원소 및 용매와 결합된 유기물을 제거하는 제3 단계; 산소 플라즈마 처리를 실시하여 상기 비스무스-란탄-티타늄 산화막의 페로브스카이트 핵 생성을 유도하는 제4 단계; 상기 비스무스-란탄-티타늄 산화막에 대해 결정립 성장 열처리를 수행하는 제5 단계; 및 상기 비스무스-란탄-티타늄 산화막 상에 상부전극용 전도막을 형성하는 제6 단계를 포함하여 이루어진다.In order to solve the above technical problem, the present invention provides a method of forming a ferroelectric capacitor, comprising: a first step of applying a liquid bismuth-lanthanum-titanium oxide film on a substrate on which a lower electrode conductive film is formed; Performing a baking process to thin the bismuth-lanthanum-titanium oxide film; A third step of performing an NH 3 plasma treatment to remove organic matter bound to a metal element and a solvent in the bismuth-lanthanum-titanium oxide film; Performing a plasma treatment to induce perovskite nucleation of the bismuth-lanthanum-titanium oxide film; A fifth step of performing grain growth heat treatment on the bismuth-lanthanum-titanium oxide film; And a sixth step of forming a conductive film for the upper electrode on the bismuth-lanthanum-titanium oxide film.
바람직하게, 상기 제5 단계 수행 후, 상기 비스무스-란탄-티타늄 산화막에 대해 결정 핵 성장 열처리를 수행하는 제7 단계를 더 포함하여 이루어진다.Preferably, the method further includes a seventh step of performing crystal nucleus growth heat treatment on the bismuth-lanthanum-titanium oxide film after performing the fifth step.
바람직하게, 상기 제3 단계 및 제4 단계는, 동일한 플라즈마 장비 내에서 수행한다.Preferably, the third and fourth steps are performed in the same plasma equipment.
바람직하게, 상기 산소 플라즈마 처리는, 플라즈마 소오스로 O2, N2O, H2O, H2O2, O3중 적어도 어느 하나를 사용하여 수행한다.Preferably, the oxygen plasma treatment is performed using at least one of O 2 , N 2 O, H 2 O, H 2 O 2 , O 3 as a plasma source.
바람직하게, 상기 산소 플라즈마 처리는, 25∼1000W 범위의 플라즈마 파워와, 0.1mTorr∼10Torr 범위의 작업 압력과, 200∼400℃의 웨이퍼 온도를 사용하여 수행한다.Preferably, the oxygen plasma treatment is performed using a plasma power in the range of 25 to 1000 W, a working pressure in the range of 0.1 mTorr to 10 Torr, and a wafer temperature of 200 to 400 ° C.
바람직하게, 상기 제3 단계는, Ar 또는 N2가스를 반응기 내에 주입하여 플라즈마를 발생시키는 제8 단계; 상기 Ar 또는 N2가스의 공급을 중지하고 온도를 상승시키면서 NH3가스를 주입하는 제9 단계; 및 NH3가스를 계속하여 플로우 시키면서 플라즈마를 안정화 시키는 제10 단계를 포함하여 이루어진다.Preferably, the third step, the eighth step of generating a plasma by injecting Ar or N 2 gas into the reactor; A ninth step of stopping supply of the Ar or N 2 gas and injecting NH 3 gas while raising the temperature; And a tenth step of stabilizing the plasma while continuously flowing the NH 3 gas.
바람직하게, 상기 NH3플라즈마 처리는, 25∼500W 범위의 플라즈마 파워를 사용하여 수행한다.Preferably, the NH 3 plasma treatment is performed using a plasma power in the range of 25 to 500W.
바람직하게, 상기 제7 단계는, 급속열처리 챔버에서 수행하며, N2, NH3, O2, N2O, O2+N2중 적어도 어느 하나를 포함하는 분위기에서 50∼300℃/초의 승온 속도로 525∼725℃까지 승온시켜 수행한다.Preferably, the seventh step is carried out in a rapid heat treatment chamber, the temperature of 50 ~ 300 ℃ / sec in an atmosphere containing at least one of N 2 , NH 3 , O 2 , N 2 O, O 2 + N 2 It is performed by heating up to 525-725 degreeC by speed.
바람직하게, 상기 제5 단계는, 전기로에서 수행하며, O2, N2O, O2+N2중 적어도 어느 하나를 포함하는 분위기에서 500∼700℃ 범위의 온도로 수행한다.Preferably, the fifth step is carried out in an electric furnace, at a temperature in the range of 500 ~ 700 ℃ in an atmosphere containing at least one of O 2 , N 2 O, O 2 + N 2 .
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 1 내지 도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.1 to 3 illustrate a process of forming a ferroelectric capacitor according to an embodiment of the present invention, which will be described with reference to the following.
본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정은, 우선 도 1에 도시된 바와 같이 실리콘 기판(10) 상에 소자분리막(11), 워드라인(12), 비트라인(14) 등을 형성하고, 그 결과물로 형성된 층간절연막(13, 15)를 선택 식각하여 하부전극 콘택홀을 형성한 다음, 콘택홀 내에 폴리실리콘 플러그(16) 및 실리사이드/장벽금속층(17)을 형성하고, 하부전극(18)을 형성한다. 여기서, 실리사이드는 저항성 접촉(ohmic contact)을 위한 것으로 Ti 실리사이드를 사용하는 것이 바람직하며, 장벽금속층으로는 Ti-Al-N, Ti-Si-N 등을 사용한다. 또한, 하부전극(18)으로는 Ir, IrOx, Ru, RuOx, Pt, W, WN, TiN 등의 물질을 사용하며, 그 증착법으로는 MOCVD, PVD, PECVD법 등을 이용할 수 있다.In the process of forming a ferroelectric capacitor according to an embodiment of the present invention, first, as shown in FIG. 1, the isolation layer 11, the word line 12, the bit line 14, and the like are formed on the silicon substrate 10. The interlayer insulating films 13 and 15 formed as a result are selectively etched to form a lower electrode contact hole, and then a polysilicon plug 16 and a silicide / barrier metal layer 17 are formed in the contact hole, and the lower electrode 18 ). Here, the silicide is preferably used for the ohmic contact (Ti silicide), Ti-Al-N, Ti-Si-N, etc. are used as the barrier metal layer. In addition, as the lower electrode 18, materials such as Ir, IrO x , Ru, RuO x , Pt, W, WN, TiN, and the like may be used, and as the deposition method, MOCVD, PVD, PECVD, or the like may be used.
다음으로, 도 2에 도시된 바와 같이 하부전극(18)이 형성된 전체 구조 상부에 BLT막(19)을 도포하고, 베이크 공정을 실시한 다음, NH3플라즈마 처리 및 산소 플라즈마 처리를 수행하고, 급속열처리 공정 및 전기로열처리 공정을 수행한다.Next, as shown in FIG. 2, a BLT film 19 is coated on the entire structure where the lower electrode 18 is formed, a bake process is performed, and then NH 3 plasma treatment and oxygen plasma treatment are performed. Process and electrothermal treatment process.
이 과정을 보다 자세히 살펴본다.Take a closer look at this process.
우선, 1차 BLT 도포를 실시하고, 약 160℃ 온도로 1차 베이크를 실시하고, 다시 2차 BLT 도포를 실시하고, 약 260℃ 온도로 2차 베이크를 실시한다. 이상의 과정을 통해 BLT 케미칼 소오스 내의 용매를 제거하여 박막화하고, 금속 원소와 약하게 결합된 저온 유기물을 제거한다. 이때, 도포된 BLT 내의 Bi와 La의 조성비는 Bi가 3.25∼3.35 원자농도, La가 0.80∼0.90 원자농도가 되도록 하며, 스핀-온 방식, MOD(metal organic decomposition) 방식, LSMCD(liquid source mist chemical deposition) 등의 도포 방식을 사용한다.First, the first BLT is applied, the first bake is performed at a temperature of about 160 ° C, the second BLT is applied again, and the second bake is performed at a temperature of about 260 ° C. Through the above process, the solvent in the BLT chemical source is removed to form a thin film, and the low temperature organic material weakly bound to the metal element is removed. At this time, the composition ratio of Bi and La in the coated BLT is such that Bi is 3.25 to 3.35 atomic concentration, La is 0.80 to 0.90 atomic concentration, spin-on method, metal organic decomposition (MOD) method, liquid source mist chemical (LSMCD). coating method such as deposition) is used.
다음으로, 플라즈마 챔버 내에 웨이퍼를 장입하고, Ar 또는 N2가스를 챔버 내에 주입하여 플라즈마를 발생시키고, Ar 또는 N2가스의 공급을 중지하고 온도를 상승시키면서 NH3가스를 주입한 후, NH3가스를 계속하여 플로우 시키면서 플라즈마 안정화 단계를 거친다. 이때, 플라즈마 파워는 25∼500W 범위에서 결정하며, 이러한 NH3플라즈마 처리에 의해 금속 원소 및 용매와 강하게 결합하고 있는 유기물을 완전히 제거할 수 있다. 이어서, NH3가스의 주입을 멈추고 플라즈마 활성화 상태에서 O2, N2O, H2O, H2O2, O3등의 산화 가스를 주입하여 산소 플라즈마 처리를 실시한다. 이때, 25∼1000W 범위의 플라즈마 파워와, 0.1mTorr∼10Torr 범위의 작업 압력과, 200∼400℃의 웨이퍼 온도를 사용하여 수행하며, 이와 같은 산소 플라즈마 처리를 통해 산소와의 결합을 통해 페로브스카이트 구조의 BLT 핵 생성을 이룰 수 있다.Next, the wafer is charged into the plasma chamber, the Ar or N 2 gas is injected into the chamber to generate a plasma, the NH 3 gas is injected while the supply of Ar or N 2 gas is stopped and the temperature is increased, and then NH 3 is injected. Plasma stabilization is performed while the gas continues to flow. At this time, the plasma power is determined in the range of 25 to 500 W, and by the NH 3 plasma treatment, the organic material strongly bound to the metal element and the solvent can be completely removed. Subsequently, the injection of NH 3 gas is stopped and oxidizing gases such as O 2 , N 2 O, H 2 O, H 2 O 2 , and O 3 are injected in the plasma activation state to perform oxygen plasma treatment. At this time, it is performed using a plasma power in the range of 25 to 1000W, a working pressure in the range of 0.1 mTorr to 10 Torr, and a wafer temperature of 200 to 400 ° C., and the perovskite is combined with oxygen through the oxygen plasma treatment. BLT nucleation of the structure can be achieved.
계속하여, 급속열처리를 실시한다. 급속열처리는 N2, NH3, O2, N2O, O2+N2분위기에서 수행하며, 50∼300℃/초의 승온 속도(ramp-up rate)로 525∼725℃까지 승온시킨다. 이와 같은 급속열처리를 통해 결정 핵을 성장시키게 되며, 상기 산소 플라즈마 처리에 의해 어느 정도로 성장된 결정 핵을 확보할 수 있기 때문에 경우에 따라서는 급속열처리를 생략할 수 있다.Then, rapid heat treatment is performed. Rapid heat treatment is carried out in an atmosphere of N 2 , NH 3 , O 2 , N 2 O, O 2 + N 2 , and the temperature is raised to 525 to 725 ° C. at a ramp-up rate of 50 to 300 ° C./sec. Such rapid heat treatment causes the crystal nuclei to grow, and since the crystal nuclei grown to some extent can be secured by the oxygen plasma treatment, rapid heat treatment may be omitted in some cases.
다음으로, 전기로열처리를 실시한다. 전기로열처리는 500∼700℃의 O2, N2O, O2+N2분위기(상압)에서 수행하며, 이와 같은 전기로열처리를 통해 결정립을 성장시킬 수 있다.Next, an electric royal treatment is performed. The electrothermal treatment is performed in O 2 , N 2 O, O 2 + N 2 atmosphere (atmospheric pressure) at 500 to 700 ° C., and crystal grains can be grown through the electrothermal treatment.
이어서, 도 3에 도시된 바와 같이 상부전극(20)을 형성한다. 여기서, 상부전극(20)으로는 Ir, IrOx, Ru, RuOx, Pt, W, WN, TiN 등의 물질을 사용하며, 그 증착법으로는 MOCVD, PVD, PECVD법 등을 이용할 수 있다.Subsequently, the upper electrode 20 is formed as shown in FIG. 3. The upper electrode 20 may be formed of Ir, IrO x , Ru, RuO x , Pt, W, WN, TiN, or the like, and may be MOCVD, PVD, PECVD, or the like.
상기와 같은 공정을 실시하는 경우, NH3플라즈마 처리를 통해 금속 원소 및 용매와 강하게 결합된 유기물을 완전히 제거할 수 있으며, 이어지는 산소 플라즈마 처리를 통해 페로브스카이트 구조의 핵 생성을 이룰 수 있어 후속 결정립 성장시 보다 치밀한 막질을 확보할 수 있게 된다. 한편, 경우에 따라서는 급속열처리를 생략할 수 있기 때문에 소자에 가해지는 열적부담을 줄일 수 있게 된다.In the case of the above process, the NH 3 plasma treatment can completely remove the organic elements strongly bound to the metal element and the solvent, followed by the oxygen plasma treatment to achieve nucleation of the perovskite structure. When grain growth, more dense film quality can be secured. On the other hand, in some cases, rapid thermal treatment can be omitted, thereby reducing the thermal burden on the device.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
예컨대, 전술한 실시예에서는 PP(plug poly) 구조의 캐패시터를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 NPP(non-plug poly) 구조의 캐패시터를 형성하는 경우에도 적용할 수 있다.For example, in the above-described embodiment, a case of forming a capacitor having a PP (plug poly) structure has been described as an example. However, the present invention may be applied to a case of forming a capacitor having a non-plug poly (NPP) structure.
전술한 본 발명은 BLT 박막의 막질을 개선하여 소자의 신뢰도 및 수율을 향상시키는 효과가 있으며, 캐패시터 형성 공정에 의해 유발되는 열적부담을 크게 줄이는 효과를 기대할 수 있다.The present invention has the effect of improving the film quality of the BLT thin film to improve the reliability and yield of the device, it can be expected to significantly reduce the thermal burden caused by the capacitor forming process.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000074493A KR100362185B1 (en) | 2000-12-08 | 2000-12-08 | A method of forming ferroelectric capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000074493A KR100362185B1 (en) | 2000-12-08 | 2000-12-08 | A method of forming ferroelectric capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020045163A true KR20020045163A (en) | 2002-06-19 |
| KR100362185B1 KR100362185B1 (en) | 2002-11-23 |
Family
ID=27680455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000074493A KR100362185B1 (en) | 2000-12-08 | 2000-12-08 | A method of forming ferroelectric capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100362185B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480499B1 (en) * | 2001-09-04 | 2005-04-06 | 학교법인 포항공과대학교 | Lanthanum complex and method for the preparation of a blt thin layer using same |
-
2000
- 2000-12-08 KR KR1020000074493A patent/KR100362185B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480499B1 (en) * | 2001-09-04 | 2005-04-06 | 학교법인 포항공과대학교 | Lanthanum complex and method for the preparation of a blt thin layer using same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100362185B1 (en) | 2002-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382719B1 (en) | Semiconductor device comprising ferroelectric capacitor and method of manufacturing the same | |
| JP2001127258A (en) | Semiconductor device and manufacturing method therefor | |
| KR100321714B1 (en) | Method for forming capacitor of semiconductor memory device | |
| KR100362185B1 (en) | A method of forming ferroelectric capacitor in semiconductor device | |
| KR100399075B1 (en) | A method of forming ferroelectric capacitor in semiconductor device | |
| KR100265846B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100362184B1 (en) | A method of forming ferroelectric capacitor in semiconductor device | |
| KR100390845B1 (en) | Ferroelectric capacitor in semiconductor device and forming method thereof | |
| KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| KR100388467B1 (en) | A method of forming BLT layer in semiconductor device | |
| KR100443362B1 (en) | Method for fabricating capacitor with 2 step annealing in semiconductor device | |
| KR100384869B1 (en) | Method of fabricating capacitor | |
| KR100390837B1 (en) | Method for forming capacitor | |
| JP4330907B2 (en) | Method for manufacturing metal oxide film and method for manufacturing capacitor element | |
| KR100513796B1 (en) | Capacitor having Bismuth-base ferroelectric layer and method for fabricating the same | |
| KR100384846B1 (en) | Method for fabricating capacitor | |
| KR100390844B1 (en) | Ferroelectric capacitor in semiconductor device and forming method thereof | |
| KR100388466B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| JP4840794B2 (en) | Manufacturing method of electronic device | |
| KR100353809B1 (en) | Method for manufacturing ferroelectric capacitor | |
| JPH11204744A (en) | Ferroelectric material, capacitor, memory and manufacture thereof | |
| KR100472724B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
| KR20050000898A (en) | Method of manufacturing ferroelectric memory device | |
| KR100869339B1 (en) | Method for forming Bismuth-base ferroelectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |