KR20020043958A - 반도체소자의 콘택홀 제조방법 - Google Patents

반도체소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR20020043958A
KR20020043958A KR1020000073433A KR20000073433A KR20020043958A KR 20020043958 A KR20020043958 A KR 20020043958A KR 1020000073433 A KR1020000073433 A KR 1020000073433A KR 20000073433 A KR20000073433 A KR 20000073433A KR 20020043958 A KR20020043958 A KR 20020043958A
Authority
KR
South Korea
Prior art keywords
arf
contact hole
rfp
photoresist layer
semiconductor device
Prior art date
Application number
KR1020000073433A
Other languages
English (en)
Inventor
유태준
이희목
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000073433A priority Critical patent/KR20020043958A/ko
Publication of KR20020043958A publication Critical patent/KR20020043958A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 ArF용 감광막을 사용하는 반도체소자의 콘택홀 제조방법은, ArF용 감광막으로 RFP를 진행하여 미세 콘택홀을 형성하는 공정시 ArF용 감광막을 사진 노광 및 현상하여 ArF용 감광막 패턴을 형성하고, 상기 ArF용 감광막 패턴에 E-빔을 조사하여 레지스트의 결합력을 약화시킨 후, RFP를 실시하여 레지스트를 플로우시켜 미세한 콘택홀을 형성하였으므로, 임계크기 이하의 미세 콘택홀을 높은 안정성 및 재현성을 가지고 형성하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 콘택홀 제조방법{Manufacturing method of contact hole for a semiconductor device}
본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로서, 특히 ArF용 감광막을 사용하여 레지스트 플로우 공정(resist flow process; 이하 RFP라 칭함)으로 콘택홀을 형성할 때, ArF용 감광막에 E-빔을 조사하여 레진의 플로우 특성을 향상시킬 후에 실시하여 미세 콘택홀을 형성할 수 있는 반도체소자의 콘택홀 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 미세 패턴 형성을 위하여는 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다. [R=k*λ/NA,~R=해상도,~λ=광원의~파장,~NA=개구수~]
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되는데, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다.
또한 축소노광장치와는 별도로 공정 상의 방법으로는 통상의 노광마스크(photo mask) 대신에 위상반전마스크(phase shift mask)로 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다. 그러나 이러한 방법들은 공정이 복잡하고 공저의 안정성이나 재현성이 떨어지는 문제점이 있다.
더욱이 상하의 도전배선을 연결하는 콘택홀은 상기에서의 라인/스페이스 패턴에 비해 디자인 룰이 더 크게 나타나는데, 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가됨에 따라 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 라인/스페이스 패턴에 비해 공정여유도가 더욱 감소된다.
상기 콘택홀은 홀간의 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 임계크기 공차(tolerance), 임계크기 바이어스 및 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성하여야하므로 더욱 공정마진이 감소되어 소자의 고집적화를 방해한다.
종래에는 이러한 한계치를 더욱 낮추기 위하여 RFP를 적용한다.
상기 RFP는 기판상에 파장 248㎚인 KrF용 감광막을 도포하고, 선택 노광 및 현상하여 콘택홀 마스크용 감광막 패턴을 형성한 후, 고온 열처리하여 레지스트를 플로우시켜 0.15㎛ 이하 크기의 콘택홀을 형성한다.
그러나 이러한 RFP에 의한 콘택홀을 더욱 미세화 하기 위하여 ArF용 감광막을 사용하게 되는데, ArF용 감광막은 레지스트 분자의 결합력이 매우 커, RFP에 의한 플로우가 잘 일어나지 않아 0.15㎛ 이하 크기의 콘택홀 형성이 어려운 문제점이있다.
또한 고온 RFP는 핫플레이트 상에서 실시하는데, 이러한 장비는 200℃ 이상의 온도에서 온도 분포가 2∼3℃ 정도의 변화 폭을 가지며, 이로 인하여 온도 균일도를 유지하기 어려워 임계크기의 변동이 발생하여 공정 균일도가 저하되는 문제점이 있다.
이러한 문제점은 아크리레이트(acrylate) 형이나 COMA (cyclo-olefin-maleic- anhydride) 형의 ArF용 감광막 모두에서 나타난다.
도 1은 ArF용 감광막으로 콘택홀 패턴을 형성한 상태의 평면 사진으로서, RFP 전 단계인 임계크기 0.236㎛ 인 상태이다.
도 2는 도 1의 ArF용 감광막 패턴을 180℃에서 5분간 RFP를 진행한 상태에서의 평면사진으로서, 임계크기가 0.234㎛로서 RFP를 거쳐도 콘택홀의 임계 크기가 거의 변화되지 않은 것을 알 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 ArF용 감광막으로 RFP를 이용하여 콘택홀을 형성하는 공정에서 ArF용 감광막의 현상 후에 E-빔 노광을 실시하여 ArF용 감광막의 레지스트 분자의 결합력을 약화시킨 후에 RFP를 진행하여 임계 크기 변동이 일어나지 않고 용이하게 미세 패턴을 형성할 수 반도체소자의 콘택홀 제조방법을 제공함에 있다.
도 1은 콘택 마스크용 ArF용 감광막 패턴을 형성한 상태의 평면 사진도.
도 2는 종래 기술에 따라 도1의 감광막 패턴을 RFP 진행한 상태의 평면 사진도.
도 3은 본 발명에 따라 도 1의해 감광막 패턴에 E-빔 조사후 RFP 진행한 상태의 평면 사진도.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택홀 제조방법의 특징은,
소정의 기판 상에 콘택 마스크로 사용될 ArF용 감광막 패턴을 형성하는 공정과,
상기 ArF용 감광막 패턴에 E-빔을 조사하여 레지스트의 결합력을 약화시키는 공정과,
상기 E-빔 조사된 ArF용 감광막을 RFP으로 플로우시켜 미세 콘택 마스크를 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 콘택홀 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
먼저, 본 발명에 따른 반도체소자의 콘택홀 제조 공정은, 도 1에 도시되어있는 바와 같이, 콘택홀을 형성하고자하는 기판(도시되지 않음)상에 아크리레이트형이나 COMA형의 ArF용 감광막을 도포하고, 콘택 마스크를 사용하여 선택 노광 및 현상하여 콘택홀 부분을 노출시키는 ArF용 감광막 패턴을 형성하고, E-빔을 가속전압 10∼1500V 이하, 전류량 1∼30㎀, 1초∼5분의 조건에서 상기 ArF용 감광막 패턴에 조사하여 레지스트 분자의 결합력을 저하시킨 후, RFP를 170∼210℃, 30초∼3분 실시하여 감광막 패턴을 플로우시켜 임계 크기를 감소시킨 후, 20∼25℃로 30∼2분간에 걸쳐 냉각시킨다.
상기와 같이 형성된 ArF용 감광막 패턴은 도 3에 도시되어있는 바와 같이, 임계 크기가 약 0.031㎛ 감소된 0.205㎛ 의 크기를 가진다. 상기의 ArF용 감광막 패턴은 스미모토사의 PAR710 제품을 350㎚ 두께로 도포후, 230㎚ 임계크기의 콘택홀 패턴을 형성하고, 800V, 10㎀의 에너지로 E-빔을 5초간 조사하고, 180℃에서 30초간 RFP를 실시하여 얻은 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택홀 제조방법은, ArF용 감광막으로 RFP를 진행하여 미세 콘택홀을 형성하는 공정시 ArF용 감광막을 사진 노광 및 현상하여 ArF용 감광막 패턴을 형성하고, 상기 ArF용 감광막 패턴에 E-빔을 조사하여 레지스트의 결합력을 약화시킨 후, RFP를 실시하여 레지스트를 플로우시켜 미세한 콘택홀을 형성하였으므로, 임계크기 이하의 미세 콘택홀을 높은 안정성 및 재현성을 가지고 형성하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (1)

  1. 소정의 기판상에 콘택 마스크로 사용될 ArF용 감광막 패턴을 형성하는 공정과,
    상기 ArF용 감광막 패턴에 E-빔을 조사하여 레지스트의 결합력을 약화시키는 공정과,
    상기 E-빔 조사된 ArF용 감광막을 RFP으로 플로우시켜 미세 콘택 마스크를 형성하는 공정을 구비하는 반도체소자의 콘택홀 제조방법.
KR1020000073433A 2000-12-05 2000-12-05 반도체소자의 콘택홀 제조방법 KR20020043958A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073433A KR20020043958A (ko) 2000-12-05 2000-12-05 반도체소자의 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073433A KR20020043958A (ko) 2000-12-05 2000-12-05 반도체소자의 콘택홀 제조방법

Publications (1)

Publication Number Publication Date
KR20020043958A true KR20020043958A (ko) 2002-06-12

Family

ID=27679708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073433A KR20020043958A (ko) 2000-12-05 2000-12-05 반도체소자의 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR20020043958A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498716B1 (ko) * 2002-12-13 2005-07-01 주식회사 하이닉스반도체 미세 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498716B1 (ko) * 2002-12-13 2005-07-01 주식회사 하이닉스반도체 미세 패턴 형성방법

Similar Documents

Publication Publication Date Title
JP2803999B2 (ja) 半導体装置の微細パターン製造法
KR100749077B1 (ko) 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US20050069788A1 (en) Photomask, photomask manufacturing method and semiconductor device manufacturing method using photomask
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR20020043958A (ko) 반도체소자의 콘택홀 제조방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
KR100365559B1 (ko) 반도체소자의 제조방법
KR20060071228A (ko) 반도체 소자의 패턴 및 그 형성방법
KR100811410B1 (ko) 레지스트 플로우 공정 및 코팅막 형성 공정을 포함하는반도체 소자의 제조 방법
KR100669559B1 (ko) 콘택홀용 위상반전마스크
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100317583B1 (ko) 반도체소자의제조방법
KR100516746B1 (ko) 노광마스크의 제조방법
KR100352010B1 (ko) 반도체소자의콘택용노광마스크
KR970006928B1 (ko) 반도체 장치의 제조 방법
KR100372769B1 (ko) 반도체소자의미세패턴제조방법
KR20060045265A (ko) 반도체소자의 미세 패턴 형성방법
KR100228341B1 (ko) 미세 패턴 형성을 위한 마스크 패턴 형성 방법
KR100206599B1 (ko) 반도체 소자의 미세패턴 제조방법
KR0172235B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination