KR20020040982A

KR20020040982A - 전송 시스템의 위상 정렬 장치

Info

Publication number: KR20020040982A
Application number: KR1020000070695A
Authority: KR
Inventors: 김정남
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-11-25
Filing date: 2000-11-25
Publication date: 2002-05-31

Abstract

본 발명은 전송 시스템에서 데이터를 기준 클럭에 정렬하는 장치에 관한 것으로, 전송 시스템에서 전송되는 데이터와 클럭과 프레임 펄스를 입력받아 소정 카운터를 수행하고, 입력된 데이터의 폭을 신장하는 데이터 폭 신장부와, 시스템 클럭과 시스템 프레임 펄스를 입력받아 소정 카운터를 수행하고, 상기 데이터 폭 신장부에서 생성된 폭과 동일한 클럭을 생성하는 클럭 생성부와, 상기 클럭 생성부로부터 출력되는 클럭을 기준으로 상기 데이터 신장부로부터 출력되는 데이터의 위상을 정렬하는 데이터 정렬부로 이루어지는 것을 특징으로 한다. 따라서, 본 발명은 전송 시스템에서 사용되는 시스템 클럭에 동기를 맞추어 서로 다른 위상을 가지고 입력되는 신호에 의해 발생되는 위험을 방지할 수 없다.

Description

전송 시스템의 위상 정렬 장치{APPARATUS FOR ALIGNING PHASE OF TRANSMISSION SYSTEM}

본 발명은 전송 시스템에서 위상을 정렬하는 장치에 관한 것으로, 특히 1,3 클럭 정도의 차이를 두고 입력되는 프레임 펄스를 시스템 클럭의 동기에 맞추어 정렬하는 장치에 관한 것이다.

도 1은 종래 위상 정렬 장치의 구성도로서, 데이터 폭 신장부(110)와 기준 클럭 생성부(120)와 데이터 정렬부(130)로 구성된다.

도 1 및 도 2를 참조하면, 데이터 폭 신장부(110)는 51MHz의 데이터와 클럭과 프레임 펄스(frame pluse)를 입력받아 그 폭을 신장하여 6MHz 데이터로 출력한다. 기준 클럭 생성부(120)는 51MHz의 시스템 클럭과 시스템 프레임 펄스를 입력받아 기준 클럭을 생성한다. 데이터 정렬부(130)는 데이터 폭 신장부(110)로부터 출력되는 데이터(210)와 기준 클럭 생성부(110)로부터 출력되는 기준 클럭(220)을 입력받아 상기 데이터(210)를 기준 클럭(220)으로 정렬한다.

종래 위상 정렬 장치는 도 2에 도시된 것과 같이 기준 클럭을 생성할 때 펄스폭이 20ns인 클럭으로 만들어지는데 상기 클럭의 라이징 에지(rising edge) 부분을 6MHz 데이터의 가운데로 상정한다.

하지만, 종래 위상 정렬 장치는 정확하게 기준 시스템 프레임 펄스로부터 몇 클럭까지 정렬시킬 수 있는지 명확하지 않다. 즉, 종래 위상 정렬 장치는 정렬시키는 기준 클럭(220)이 도 2에 도시된 것과 같이 듀티 사이클이 1이 되지 않으므로써 칩내부에서 계속해서 그 기준 클럭을 사용하기 어려운 문제점이 있다.

따라서, 본 발명의 목적은 전송 시스템에서 전송되는 프레임 펄스를 시스템 클럭에 동기시켜 정렬하는 장치를 제공함에 있다.

이러한 목적을 달성하기 위한 본 발명은 전송 시스템에서 전송되는 데이터와 클럭과 프레임 펄스를 입력받아 소정 카운터를 수행하고, 입력된 데이터의 폭을 신장하는 데이터 폭 신장부와, 시스템 클럭과 시스템 프레임 펄스를 입력받아 소정 카운터를 수행하고, 상기 데이터 폭 신장부에서 생성된 폭과 동일한 클럭을 생성하는 클럭 생성부와, 상기 클럭 생성부로부터 출력되는 클럭을 기준으로 상기 데이터 신장부로부터 출력되는 데이터의 위상을 정렬하는 데이터 정렬부로 이루어지는 것을 특징으로 하는 위상 정렬 장치를 제공한다.

도 1은 종래 위상 정렬 장치의 구성도.

도 2는 종래 위상 정렬 장치에서의 데이터와 기준 클럭의 상태를 나타내는 도면.

도 3은 본 발명이 적용되는 전송 시스템의 구조도.

도 4는 본 발명에 따른 위상 정렬 장치의 구성도.

도 5는 본 발명의 실시예에 따른 데이터와 프레임 펄스와 클럭과 카운터값의 상태를 나타내는 도면.

도 6은 본 발명의 실시예에 따른 폭 신장에 의한 데이터와 클럭의 상태를 나타내는 도면.

도 7은 본 발명의 실시예에 따른 입력 데이터와 클럭과 출력 데이터의 상태를 나타내는 도면.

이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.

도 3은 본 발명이 적용되는 전송 시스템의 구조도로서, 링구조의 전송 시스템을 도시한 것이다.

도 3을 참조하면, 실선의 방향은 west에서 east 방향으로 설정되고, 점선의 방향은 east에서 west 방향으로 설정된다. 여기서, A노드(300)의 입장에서 보게 되면, west나 east에서 입력되는 각각의 신호들은 각각 B노드(310)와 D노드(330)의 시스템 클럭에 동기되어 입력되게 된다.

망전체의 입장에서 보면, A 내지 D노드(300~340)의 클럭은 모두 동기가 맞아야 되지만 실질적으로 약간의 차이가 있을 수 있으며, 이로 인해 입력되는 신호들의 프레임 펄스의 위치가 A노드(300)의 시스템 펄스에 비해 1,2클럭의 차이를 보일 수 있는데 본 발명에서는 이를 A노드(300)의 시스템 클럭에 동기시켜서 각 신호가 향하는 방향으로 스위칭시켜 준다.

도 4는 본 발명의 실시예에 따른 프레임 펄스 정렬 장치의 구성도로서, 데이터 폭 신장부(410)과 클럭 생성부(420)와 데이터 정렬부(430)로 구성된다.

도 4를 참조하면, 데이터 폭 신장부(410)는 B노드(310)로부터 전송되는 51MHz 데이터와 클럭과 프레임 펄스를 입력받아 6MHz로 데이터의 폭을 신장하여 출력하며, 소정 카운팅 동작을 수행한다.

클럭 생성부(420)는 A노드(310)의 51MHz 데이터와 클럭과 프레임 펄스를 입력받아 6MHz의 클럭과 프레임 펄스를 생성하여 출력하며, 소정 카운팅 동작을 수행한다.

데이터 정렬부(430)는 데이터 폭 신장부(410)로부터 출력되는 데이터와 클럭 생성부(420)로부터 출력되는 클럭과 프레임 펄스를 입력받아 데이터를 클럭과 프레임 펄스에 의해 정렬시킨다.

도 5는 본 발명의 실시예에 따른 클럭과 프레임 펄스와 데이터와 카운터값의 상태를 나타낸다.

도 5를 참조하면, 각 참조부호는 다음과 같이 클럭과 프레임 펄스와 데이터와 카운터값의 상태를 나타낸다. (501)은 B노드(310)로부터 전송되어 A노드(300)로 입력되는 클럭의 상태를 나타낸다. (502)는 B노드(310)로부터 전송되어 A노드(300)로 입력되는 프레임 펄스의 상태를 나타낸다. (503)은 B노드(310)로부터 전송되어 A노드(300)로 입력되는 데이터의 상태를 나타낸다. (504)는 B노드(310)의 클럭 상태를 일정 주기로 카운팅한 카운터값을 나타낸다.

(511)는 A노드(300)의 시스템 클럭의 상태를 나타내고, (512)는 A노드(300)의 시스템 펄스를 나타내고, (514)는 A노드(300)의 시스템 클럭을 카운팅한 카운터값을 나타낸다.

(521)는 D노드(330)로부터 전송되어 A노드(300)로 입력되는 클럭의 상태를 나타내고, (522)는 D노드(330)로부터 전송되어 A노드(300)로 입력되는 프레임 펄스의 상태를 나타낸다. (523)은 D노드(330)로부터 전송되는 A노드(300)로 입력되는 데이터의 상태를 나타내고, (524)는 D노드(330)의 클럭 상태를 카운팅한 카운터값을 나타낸다.

도 6는 본 발명의 실시예에 따른 클럭과 데이터의 상태를 나타낸다.

도 6을 참조하면, 각 참조부호는 다음과 같이 클럭과 데이터의 상태를 나타낸다. (610)은 B노드(310)로부터 전송되어 A노드(300)로 입력된 클럭이 25MHz로 폭이 신장된 상태를 나타낸다. (620)은 D노드(330)로부터 전송되어 A노드(300)로 입력된 클럭이 25MHz로 폭이 신장된 상태를 나타낸다. (630)은 A노드(300)의 클럭이 25MHz로 폭이 신장된 상태를 나타낸다. (640)은 B노드(310)로부터 전송되어 A노드(300)로 입력된 클럭이 6MHz로 폭이 신장된 상태를 나타내고, (650)은 B노드(310)로부터 전송되어 A노드(300)로 입력된 데이터가 6MHz로 폭이 신장된 상태를 나타낸다. (660)은 D노드(330)로부터 전송되어 A노드(300)로 입력된 클럭이6MHz로 폭이 신장된 상태를 나타내고, (670)은 D노드(300)로부터 전송되어 A노드(300)로 입력된 데이터가 6MHz로 폭이 신장된 상태를 나타낸다. (680)은 A노드(300)의 시스템 클럭이 6MHz로 폭이 신장된 상태를 나타낸다.

도 7은 본 발명의 실시예에 따른 입출력 데이터와 클럭간의 상관 관계를 나타낸다.

도 7을 참조하면, (710)은 데이터 정렬부(430)로 입력되는 입력 데이터의 상태를 나타내고, (720)은 데이터 정렬부(430)로 입력되는 시스템 클럭의 상태를 나타내고, (730)은 데이터 정렬부(430)로부터 출력되는 출력 데이터의 상태를 나타낸다.

도 3 내지 도 7을 참조하여 본 발명에 따른 프레임 펄스를 정렬시키는 장치의 동작을 설명한다. 먼저, B노드(310)로부터 클럭과 프레임 펄스와 데이터가 A노드(300)에서 전송되는 경우를 설명한다. 데이터 폭 신장부(410)는 B노드(310)로부터 전송되는 51MHz의 클럭(501)와 프레임 펄스(502)와 데이터(503)를 입력받는다. 그리고, 데이터 폭 신장부(410)는 입력된 51MHz의 클럭(501)과 프레임 펄스(502)와 데이터(503)를 6MHz로 그 폭을 신장하여 출력하며, (504)와 같은 카운팅 동작을 수행한다. 클럭 생성부(420)는 A노드(300)의 51MHz 시스템 클럭(511)과 시스템 프레임 펄스(512)를 입력받아 6MHz로 그 폭을 신장하여 출력하며, (514)와 같은 카운팅 동작을 수행한다. 데이터 정렬부(430)는 데이터 폭 신장부(410)로부터 출력되는 6MHz 데이터와 클럭 생성부(420)로부터 출력되는 6MHz 클럭과 프레임 펄스를 입력받아 입력된 데이터를 생성된 클럭과 프레임 펄스에 의해 정렬시킨다. 즉, 데이터정렬부(430)는 입력 데이터(710)를 클럭(720)에 의해 정렬하여 출력 데이터(730)를 출력한다. 여기서, A노드(300)의 프레임 펄스(512)가 B노드(310)의 프레임 펄스(502)보다 3클럭 앞섰지만 클럭에 의해 데이터가 재정렬되어 출력된다.

다음으로 D노드(330)로부터 클럭과 프레임 펄스와 데이터가 A노드(300)에서 전송되는 경우를 설명한다. 데이터 폭 신장부(410)는 D노드(330)로부터 전송되는 51MHz의 클럭(521)와 프레임 펄스(522)와 데이터(523)를 입력받는다. 그리고, 데이터 폭 신장부(410)는 입력된 51MHz의 클럭(521)과 프레임 펄스(522)와 데이터(523)를 6MHz로 그 폭을 신장하여 출력하며, (524)와 같은 카운팅 동작을 수행한다. 클럭 생성부(420)는 A노드(300)의 51MHz 시스템 클럭(511)과 시스템 프레임 펄스(512)를 입력받아 6MHz로 그 폭을 신장하여 출력하며, (514)와 같은 카운팅 동작을 수행한다. 데이터 정렬부(430)는 데이터 폭 신장부(410)로부터 출력되는 6MHz 데이터와 클럭 생성부(420)로부터 출력되는 6MHz 클럭과 프레임 펄스를 입력받아 입력된 데이터를 생성된 클럭과 프레임 펄스에 의해 정렬시킨다. 즉, 데이터 정렬부(430)는 입력 데이터(710)를 클럭(720)에 의해 정렬하여 출력 데이터(730)를 출력한다. 여기서, A노드(300)의 프레임 펄스(512)가 D노드(330)의 프레임 펄스(522)보다 3클럭 뒤지지만 기준 클럭에 의해 데이터가 재정렬되어 출력된다.

이와 같이 본 발명의 실시예에서는 기준 프레임 펄스를 축으로 하여 B노드(310)의 프레임 펄스 및 데이터가 각각 3클럭 앞서고, D노드(330)의 프레임 펄스 및 데이터가 3클럭 뒤지지만 카운터값으로서 프레임 펄스가 인가될 때 카운터값이 각각 001과 101임을 알 수 있다. 그러므로, 본 발명의 실시예에서는 이러한카운터를 기준으로 51MHz 데이터를 6MHz 데이터로 변환시키게 되며, B노드(310)의 데이터와 D노드(330)의 데이터를 모두 정렬시킬 수 있다.

상술한 바와 같이 본 발명은 전송 시스템에서 서로 다른 위상을 가지고 입력되는 신호에 의해 발생될 수 있는 위험을 막을 수 있으며, 현 노드에서의 안정적인 동작을 보장할 수 있다.

Claims

전송 시스템의 데이터 정렬 장치에 있어서,

전송되는 데이터와 클럭과 프레임 펄스를 입력받아 소정 카운터를 수행하고, 입력된 데이터의 폭을 신장하는 데이터 폭 신장부와,

시스템 클럭과 시스템 프레임 펄스를 입력받아 소정 카운터를 수행하고, 상기 데이터 폭 신장부에서 생성된 폭과 동일한 클럭을 생성하는 클럭 생성부와,

상기 클럭 생성부로부터 출력되는 클럭을 기준으로 상기 데이터 신장부로부터 출력되는 데이터의 위상을 정렬하는 데이터 정렬부로 이루어지는 것을 특징으로 하는 전송 시스템의 위상 정렬 장치.
제1항에 있어서, 상기 데이터 정렬부는,

상기 데이터 폭 신장부로 입력되는 프레임 펄스 및 데이터가 상기 클럭 생성부로 입력되는 프레임 펄스 및 데이터보다 3클럭 앞서거나 뒤서더라도 카운터값으로 상기 프레임 펄스가 떳을 때 상기 카운터를 기준으로 데이터를 정렬시키는 것을 특징으로 하는 전송 시스템의 위상 정렬 장치.