KR20020032797A - System on board and manufacturing method thereof - Google Patents
System on board and manufacturing method thereof Download PDFInfo
- Publication number
- KR20020032797A KR20020032797A KR1020000063462A KR20000063462A KR20020032797A KR 20020032797 A KR20020032797 A KR 20020032797A KR 1020000063462 A KR1020000063462 A KR 1020000063462A KR 20000063462 A KR20000063462 A KR 20000063462A KR 20020032797 A KR20020032797 A KR 20020032797A
- Authority
- KR
- South Korea
- Prior art keywords
- board
- mounting surface
- semiconductor chip
- bonding
- bonding pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
본 발명은 시스템 온 보드(SOB ; System On Board)에 관한 것이며, 더욱 구체적으로는 투명한 재질의 보드(Board) 위에 다수의 반도체 칩(Semiconductor chip)을 실장시킨 것을 특징으로 하는 시스템 온 보드의 구조 및 그 제조방법에 관한 것이다.The present invention relates to a system on board (SOB), and more specifically to a structure of a system on board characterized in that a plurality of semiconductor chips (Semiconductor chip) mounted on a board of a transparent material and It relates to a manufacturing method.
전자 산업의 기초인 반도체 패키지는 기본적으로 웨이퍼(Wafer) 상에 집적회로(IC ; Integrated Circuit)를 형성하여 다수의 반도체 칩을 제조하는 전공정 (Fabrication)과, 웨이퍼로부터 각 반도체 칩을 분리하여 개개의 반도체 패키지로 조립하는 후공정(Assembly)을 통하여 제조되며, 이들 다수의 반도체 패키지를 다시 조합시켜 컴퓨터(Computer), 텔레비전(Television), 브씨알(VCR) 등의 전자 제품에 사용하는 것이 일반적이다.The semiconductor package, which is the basis of the electronic industry, basically forms an integrated circuit (IC) on a wafer to fabricate a plurality of semiconductor chips, and separates each semiconductor chip from the wafer. It is manufactured through the assembly process of assembling the semiconductor package of the semiconductor package, and it is common to recombine these semiconductor packages and use them in electronic products such as a computer, a television, and a VCR. .
최근에는 이러한 중간단계를 배제하고 하나의 반도체 칩 위에 여러 가지 기능을 포함하는 집적회로를 형성하여 최종제품을 구현하는 소위 시스템 온 칩(SOC ; System On Chip) 개념이 등장하였고, 이 개념에 따라 대응되는 기술을 개발하기 위하여 관련 업체에서 많은 노력을 기울이고 있다.In recent years, the concept of so-called System On Chip (SOC) has emerged, which implements the final product by forming integrated circuits containing various functions on one semiconductor chip, excluding such intermediate steps. A lot of efforts are being made by related companies to develop the technology.
그러나, 상기한 시스템 온 칩(SOC) 기술은 막대한 양의 자금과 시간 및 연구인력을 투입하여야 하는 등 기술개발의 어려움이 있어 단시일 내에 실용화되기는 어렵다. 또한, 위와 유사한 개념으로 기존의 모듈(Module)과 같은 기술이 실용화되어 있으나 기억 소자(Memory chip)와 같은 동일한 반도체 칩을 보드 위에 실장한 것으로 여러 가지 기능을 모두 포함하는 시스템(System)을 구현하지 못하고 있다.However, the above-described system on chip (SOC) technology is difficult to develop due to the difficulty of technology development such as a huge amount of money, time and research personnel should be put in place. In addition, the same concept as above, but the same technology as the existing module (Module) has been put to practical use, but the same semiconductor chip such as memory chip (Memory chip) mounted on the board does not implement a system (System) including all the various functions I can't.
도 1은 기존의 모듈(100)을 도시한 사시도이며, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 면을 도시한 단면도이다. 도 1 및 도 2를 참고로 하여 기존의 모듈 구조를 설명한다.FIG. 1 is a perspective view illustrating a conventional module 100, and FIG. 2 is a cross-sectional view illustrating a plane taken along a line II-II of FIG. The existing module structure will be described with reference to FIGS. 1 and 2.
기존의 모듈(100)은 일측에 탭(TAB)과 같은 외부접속단자(12)가 형성된 보드(10)와 보드의 실장면(14) 위로 다수의 반도체 칩(20)들이 실장된 구조를 특징으로 하며, 각 반도체 칩(20)은 실장면(14) 위의 전극단자(16) 위로 리드(22)를 통하여 접속된다. 각 전극단자(16)는 보드의 표면에 형성된 금속배선(도시되지 않음)을 통하여 탭(12)에 전기적으로 연결되어 있으며, 전극단자(16)와 리드(22)는 솔더(Solder)와 같은 접속물질(32)을 통하여 전기적으로 연결된다.The existing module 100 has a structure in which a plurality of semiconductor chips 20 are mounted on a board 10 and a mounting surface 14 of a board on which one external connection terminal 12 such as a tab (TAB) is formed at one side. Each semiconductor chip 20 is connected to the electrode terminal 16 on the mounting surface 14 through the lead 22. Each electrode terminal 16 is electrically connected to the tab 12 through a metal wiring (not shown) formed on the surface of the board, and the electrode terminal 16 and the lead 22 are connected such as solder. It is electrically connected through the material 32.
이와 같은 구조의 모듈에서는 각 반도체 칩이 리드와 같은 수단을 통하여 보드 위에 실장되기 때문에 각 반도체 칩이 보드 내에서 차지하는 실장면적이 일정한 영역 이상으로 한정되며, 또한 각 전극단자와 리드를 연결하기 위하여 일괄적으로 보드에 열을 가하는 방식을 적용하기 때문에 개개의 실장불량에 적극적으로 대처하기 어려운 점이 있다.In the module of such a structure, since each semiconductor chip is mounted on a board through a means such as a lead, the mounting area occupied by each semiconductor chip in the board is limited to a certain area or more, and is collectively connected to connect each electrode terminal and lead. It is difficult to proactively cope with individual mounting defects because of the way that the board is heated.
좀 더 상세히 설명하면, 보드의 실장면 위로 형성된 각 전극단자들이 차지하는 면적을 확보하기 위하여 각 반도체 칩에 대응되는 실장면적이 늘어나게 되고, 각 리드와 전극단자가 일괄적으로 가열되어 접속되기 때문에 임의의 반도체 칩에 대하여 부분적으로 접속불량이 발생하는 경우에도 모든 반도체 칩을 보드에서 제거한 후 다시 보드에 실장하여야 하는 불편을 갖는다.In more detail, in order to secure the area occupied by each electrode terminal formed on the mounting surface of the board, the mounting area corresponding to each semiconductor chip is increased, and each lead and the electrode terminal are heated and connected in an arbitrary manner. Even when a connection failure occurs in part with respect to the semiconductor chip, it is inconvenient to remove all the semiconductor chips from the board and then mount them on the board again.
본 발명의 목적은 반도체 칩이 실장되는 실장면적을 최소화할 수 있는 구조의 시스템 온 보드(SOB)를 제공한다.An object of the present invention is to provide a system on board (SOB) of the structure that can minimize the mounting area in which the semiconductor chip is mounted.
본 발명의 다른 목적은 개개의 반도체 칩이 보드 위에 실장된 상태를 확인할 수 있는 구조의 시스템 온 보드를 제공한다.Another object of the present invention is to provide a system on board having a structure capable of confirming a state in which individual semiconductor chips are mounted on a board.
도 1은 기존의 모듈을 도시한 사시도,1 is a perspective view of a conventional module,
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절단한 모습을 도시한 단면도,2 is a cross-sectional view showing a state taken along the line II-II of FIG.
도 3은 본 발명의 일 실시예에 따른 시스템 온 보드를 도시한 사시도,3 is a perspective view illustrating a system on board according to an embodiment of the present invention;
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 절단한 모습을 도시한 단면도,4 is a cross-sectional view illustrating a state of cutting along a line IV-IV of FIG. 3;
도 5는 다수의 반도체 칩에 대응되는 금속배선이 형성된 일 예를 도시한 구성도,5 is a configuration diagram illustrating an example in which metal wires corresponding to a plurality of semiconductor chips are formed;
도 6a 내지 도 6e는 도 3의 시스템 온 보드의 제조공정을 각각 도시한 공정도,6A through 6E are process diagrams illustrating manufacturing processes of the system on board of FIG. 3, respectively.
도 7은 본 발명의 다른 실시예에 따른 시스템 온 보드를 도시한 측면도이다.7 is a side view illustrating a system on board according to another embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10, 110, 210 : 보드12, 112 : 외부접속단자10, 110, 210: Board 12, 112: External connection terminal
14, 114 : 실장면16 : 전극단자14, 114 mounting surface 16: electrode terminal
20, 120, 220 : 반도체 칩22 : 리드20, 120, 220: semiconductor chip 22: lead
32, 132 : 접속물질100 : 모듈(Module)32, 132: connection material 100: module
116 : 금속배선118 : 중공부116 metal wiring 118 hollow portion
122 : 본딩패드124 : 활성면122: bonding pads 124: active surface
130 : 접착제140 : 집광수단130: adhesive 140: light collecting means
142 : 레이저 빔(Laser beam)142: laser beam
200, 300 : 시스템 온 보드(SOB)200, 300: System On Board (SOB)
이러한 목적들을 달성하기 위하여 본 발명은 본딩패드들이 구비된 활성면을 갖는 반도체 칩들과; 반도체 칩들이 대응되는 실장영역들이 형성된 실장면과, 실장면 위에 형성되며 적어도 하나의 본딩패드에 접속되는 금속배선들, 및 실장면의 일측을 따라 배열된 외부접속단자를 포함하고 투명한 재질로 형성된 보드와; 반도체 칩의 활성면과 실장영역 사이에 개재되어 반도체 칩을 실장면에 부착시키는 접합제; 및 본딩패드와 금속배선 사이에 개재되어 본딩패드와 금속배선을 전기적으로 연결하는 접속물질;을 포함하고, 접속물질은 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 통하여 용융되어 본딩패드와 금속배선을 연결하는 것을 특징으로 하는 시스템 온 보드를 제공한다.In order to achieve these objects, the present invention provides a semiconductor chip comprising an active surface provided with bonding pads; Board formed of a transparent material, including a mounting surface on which the semiconductor chips are formed, metal wirings formed on the mounting surface and connected to at least one bonding pad, and external connection terminals arranged along one side of the mounting surface. Wow; A bonding agent interposed between the active surface of the semiconductor chip and the mounting region to attach the semiconductor chip to the mounting surface; And a connection material interposed between the bonding pad and the metal wire to electrically connect the bonding pad and the metal wire, wherein the connection material is melted through a laser beam that is locally irradiated through the transparent material board and bonded to the bonding pad. It provides a system on board, characterized in that for connecting the metal wiring.
또한, 위와 같은 목적들을 달성하기 위하여 본 발명은 상기와 같은 구조의 시스템 온 보드를 제조하는 방법으로 (a) 투명한 재질의 보드를 제공하는 단계와; (b) 다수의 반도체 칩을 제공하는 단계와; (c) 본딩패드를 제외한 각 반도체 칩의 활성면 위로 접착제를 형성하는 단계와; (d) 본딩패드 위로 접속물질을 형성하는 단계와; (e) 접합제를 보드에 접합하여 반도체 칩을 보드에 결합하는 단계; 및 (e) 투명한 재질의 보드를 관통하여 국부적으로 조사되는 레이저 빔을 이용하여 본딩패드와 보드의 금속배선을 전기적으로 연결시키는 단계;를 포함하는 시스템 온 보드 제조방법을 제공한다.In addition, to achieve the above objects, the present invention provides a method of manufacturing a system on board of the structure (a) providing a board of a transparent material; (b) providing a plurality of semiconductor chips; (c) forming an adhesive on the active surface of each semiconductor chip except the bonding pads; (d) forming a connection material over the bonding pads; (e) bonding the bonding agent to the board to bond the semiconductor chip to the board; And (e) electrically connecting the bonding pad and the metal wiring of the board using a laser beam that is locally irradiated through the transparent material board.
이하 첨부도면을 참고로 하여 본 발명의 바람직한 실시예들을 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 시스템 온 보드(200)를 도시한 사시도이며, 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 절단한 모습을 도시한 단면도이고, 도 5는 다수의 반도체 칩에 대응되는 금속배선이 형성된 일 예를 도시한 구성도이다. 도 3 내지 도 5를 참고로 하여 본 발명의 일 실시예에 따른 시스템 온 보드의 구조를 설명하면 다음과 같다.3 is a perspective view illustrating a system on board 200 according to an exemplary embodiment of the present invention, FIG. 4 is a cross-sectional view illustrating a cut along line IV-IV of FIG. 3, and FIG. 5 is a plurality of semiconductors. It is a configuration diagram showing an example in which metal wiring corresponding to the chip is formed. The structure of the system on board according to an embodiment of the present invention will be described with reference to FIGS. 3 to 5 as follows.
본 발명의 일 실시예에 따른 시스템 온 보드(200)는 일측에 탭(TAB)과 같은 외부접속단자(112)가 형성된 보드(110)와 보드의 실장면(114) 위로 다수의 반도체 칩(120)들이 실장된 구조를 특징으로 하며, 각 반도체 칩(120)은 보드(110)의 실장면(114) 위에 형성된 금속배선(116)에 본딩패드(122)가 접속물질(132)을 통하여 전기적으로 연결되고, 또한 각 반도체 칩은 실장면 위에 접착제(130)가 개재되어 접착되어 있다.The system on board 200 according to an embodiment of the present invention includes a plurality of semiconductor chips 120 on a board 110 having an external connection terminal 112 such as a tab (TAB) formed on one side and a mounting surface 114 of the board. ), Each semiconductor chip 120 has a bonding pad 122 electrically connected to the metal wire 116 formed on the mounting surface 114 of the board 110 through the connection material 132. Each semiconductor chip is bonded to the semiconductor chip through an adhesive 130 interposed therebetween.
본 발명에 적용되는 보드(110)는 유리(Glass)와 같은 투명한 재질로 형성되는 것이 바람직하며, 이에 따라 투명한 재질의 보드(110)를 관통하여 레이저 빔이 국부적으로 조사됨으로써 각 본딩패드(122)와 금속배선(116) 사이의 접속물질(132)이 용융되어 서로 전기적으로 연결될 수 있다. 이때, 금속배선이 용융되는 온도는 접속물질이 용융되는 온도보다 높게 구성되어야 하고, 레이저 빔의 조사를 통해 가해지는 열의 온도는 금속배선의 용융온도보다 낮고 접속물질의 용융온도보다 높게 구성되어야 한다.Board 110 to be applied to the present invention is preferably formed of a transparent material such as glass (Glass), accordingly the laser beam is irradiated locally through the board 110 of the transparent material, each bonding pad 122 And the connection material 132 between the metal wires 116 may be melted and electrically connected to each other. At this time, the temperature at which the metal wiring is melted should be configured to be higher than the temperature at which the connecting material is melted, and the temperature of heat applied through the irradiation of the laser beam should be lower than the melting temperature of the metal wiring and higher than the melting temperature of the connecting material.
또한, 보드에 실장되는 반도체 칩들은 적어도 하나의 중앙처리장치(CPU ; Central Unit Process)와 다수의 기억소자를 포함하고, 이를 통하여 단일 보드 위에서 다양한 기능 - 연산, 기억, 제어 등 - 을 모두 포함하는 완전한 시스템을 구현할 수 있다.In addition, the semiconductor chips mounted on the board include at least one central unit process (CPU) and a plurality of memory devices, and thus include all the various functions on the single board, such as arithmetic, memory, and control. A complete system can be implemented.
본 발명의 특징 중 한 가지는 반도체 칩(120)의 실장면적이 최소화된다는 것이며, 이는 도 5에 도시된 바와 같은 금속배선(116)의 형상을 이용하여 구현될 수 있다. 즉, 보드의 실장면 위에 형성되는 금속배선(116)이 극히 미세한 간격으로 평행하게 형성되고, 이에 대응되는 다수 반도체 칩(120)의 활성면(124) 위에 형성된 본딩패드들(12)이 각 금속배선(116)을 기준으로 서로 엇갈리게 형성되는 등 각 금속배선(116)이 적어도 하나의 본딩패드(122)에 연결될 수 있도록 형성됨으로써 일정한 크기의 실장면을 갖는 보드에 대하여 보다 많은 수의 반도체 칩을 실장할 수 있게 된다.One of the features of the present invention is that the mounting area of the semiconductor chip 120 is minimized, which can be implemented using the shape of the metallization 116 as shown in FIG. That is, the metal wires 116 formed on the mounting surface of the board are formed in parallel at extremely fine intervals, and the bonding pads 12 formed on the active surfaces 124 of the plurality of semiconductor chips 120 corresponding thereto are each metal. Each metal wiring 116 is formed to be connected to each other based on the wiring 116 so as to be connected to the at least one bonding pad 122, so that a larger number of semiconductor chips are provided for a board having a mounting surface of a predetermined size. It can be mounted.
또한, 보드 위로 다수의 반도체 칩이 실장될 때 각 반도체 칩이 범프를 이용하여 실장되는 경우 각 범프를 보드의 외부접속단자에 연결하기 위해서는 적어도 3중 이상으로 구성된 금속배선층(Metal layer)을 포함하는 다중 보드(Multi layer board)가 사용되어야 하지만, 이와 달리 본 발명에 따른 금속배선을 포함하는 보드 - 좀 더 구체적으로는, 투명한 재질의 보드를 통하여 조사되는 레이저 빔에 의해 개별적으로 용융되는 접속물질을 이용한 경우 - 에 있어서는 최대 2중으로 구성된 금속배선층을 포함하는 보드를 사용하는 것으로 충분하며, 바람직하게는 보드의 실장면 위로 형성된 단층의 금속배선만으로 구성될 수 있다.In addition, when a plurality of semiconductor chips are mounted on a board, when each semiconductor chip is mounted using bumps, a metal layer including at least three or more metal layers may be included to connect each bump to an external connection terminal of the board. A multi-layer board should be used, but alternatively a board comprising a metal wiring according to the present invention-more specifically, a connection material which is individually melted by a laser beam irradiated through a board made of a transparent material. In the case of use, it is sufficient to use a board including a metal wiring layer composed of a maximum of double, preferably, it may consist of only a single layer of metal wiring formed on the mounting surface of the board.
이때, 다수의 반도체 칩에 대하여 동일한 기능을 담당하는 본딩패드들은 동일한 금속배선에 연결될 수 있으며, 이와 달리 각 본딩패드는 단 하나의 금속배선에만 연결되어야 한다.In this case, bonding pads having the same function with respect to a plurality of semiconductor chips may be connected to the same metal wiring, whereas each bonding pad should be connected to only one metal wiring.
도 6a 내지 도 6e는 도 3의 시스템 온 보드(200)를 제조하는 방법을 각 공정별로 도시한 공정도이며, 도 6a 내지 도 6e를 참고로 하여 이를 상세히 설명하면 다음과 같다.6A through 6E are process diagrams illustrating a method of manufacturing the system on board 200 of FIG. 3 for each process, which will be described in detail with reference to FIGS. 6A through 6E.
본 발명에 따른 시스템 온 보드의 제조방법은 먼저 투명한 재질의 보드(110)의 실장면(114) 위로 금속배선(116)들을 형성하는 단계(도 6a)와, 금속배선(116)이 형성된 실장면의 일정 영역을 제거하여 중공부(118)를 형성하는 단계(도 6b)를 포함하고, 이처럼 금속배선들과 각 금속배선이 반도체 칩의 본딩패드에 대응되는 영역을 기준으로 중공부(118)들이 형성된 보드를 제공한다. 이때 금속배선(116)들은 도 5에 도시된 바와 같이 실장되는 반도체 칩의 본딩패드(122)들에 대응되도록 형성된다.The method for manufacturing a system on board according to the present invention includes first forming the metal wires 116 on the mounting surface 114 of the board 110 of transparent material (FIG. 6A), and the mounting surface on which the metal wirings 116 are formed. And removing the predetermined region of the hollow portion 118 to form a hollow portion 118. As described above, the hollow portions 118 may be formed based on the regions in which the metal wires and the metal wires correspond to the bonding pads of the semiconductor chip. Provide the formed board. In this case, the metal wires 116 are formed to correspond to the bonding pads 122 of the semiconductor chip to be mounted as shown in FIG. 5.
다음으로 반도체 칩(120)을 제공하는 단계를 수행한다. 반도체 칩(120)은 본딩패드(122)들이 형성된 활성면(124)을 갖고 있으며, 본딩패드를 제외한 활성면 위로 접착제(130)가 형성된다(도 6c). 접착제(130) 사이로 접속물질(132)이 개재된 후, 활성면(124)이 실장면(114)에 대응되도록 보드(110)에 결합되어 접착제(130)를 매개로 하여 다수의 반도체 칩(120)이 보드에 실장된다(도 6d).Next, a step of providing the semiconductor chip 120 is performed. The semiconductor chip 120 has an active surface 124 having bonding pads 122 formed thereon, and an adhesive 130 is formed on the active surface except for the bonding pads (FIG. 6C). After the connection material 132 is interposed between the adhesive 130, the active surface 124 is coupled to the board 110 so as to correspond to the mounting surface 114, and thus the plurality of semiconductor chips 120 are connected through the adhesive 130. ) Is mounted on the board (FIG. 6D).
마지막으로 투명한 재질의 보드(110)를 관통하는 레이저 빔(142)을 국부적으로 조사하여 각 본딩패드(122)와 금속배선(116) 사이의 접속물질(132)을 용융시킴으로써 본딩패드와 금속배선을 전기적으로 연결한다(도 6e). 레이저 빔(142)은 렌즈(Lens)와 같은 집광수단(140)을 통하여 임의의 지점으로 조사될 수 있으며, 이에 따라 단일 보드(110) 위에 다수의 반도체 칩(120)들을 개별적으로 실장시킬 수 있는 이점을 갖는다.Finally, by irradiating the laser beam 142 penetrating through the transparent board 110 locally, the bonding pad 132 between each bonding pad 122 and the metal wiring 116 is melted to bond the bonding pad and the metal wiring. Electrically connected (FIG. 6E). The laser beam 142 may be irradiated to an arbitrary point through the light collecting means 140 such as the lens, thereby allowing the plurality of semiconductor chips 120 to be individually mounted on the single board 110. Has an advantage.
이때, 보드(110)의 실장면 위에 형성된 중공부(118)는 접속물질(132)을 통해 연결되는 본딩패드(122)와 금속배선(116) 사이에 발생되는 응력(Stress)을 흡수하는 역할을 할 수 있다. 좀 더 상세히 설명하면, 본딩패드와 금속배선을 연결하는 접속물질이 레이저 빔(Laser beam)에 의해 용융됨에 따라 본딩패드와 접속물질간 또는 접속물질과 금속배선간의 열팽창계수(CTE ; Coefficient Thermal Expansion)의 차이로 인하여 응력이 발생할 수 있고, 이러한 응력은 보드의 실장면에 형성된 중공부(118)를 통하여 완충될 수 있다.In this case, the hollow part 118 formed on the mounting surface of the board 110 absorbs stress generated between the bonding pad 122 and the metal wire 116 connected through the connection material 132. can do. In more detail, as the connecting material connecting the bonding pad and the metal wiring is melted by a laser beam, a coefficient of thermal expansion (CTE) between the bonding pad and the connecting material or between the connecting material and the metal wiring is obtained. Due to the difference of the stress may occur, this stress can be buffered through the hollow portion 118 formed on the mounting surface of the board.
도 7은 본 발명의 다른 실시예에 따른 시스템 온 보드(300)를 도시한 측면도이며, 도 7을 참고하여 이를 설명하면 다음과 같다.7 is a side view illustrating a system on board 300 according to another exemplary embodiment of the present invention, which will be described with reference to FIG. 7 as follows.
도 7에 도시된 시스템 온 보드(300)는 투명한 재질의 보드(210)와 다수의 반도체 칩(220)들로 구성된 보드가 제조된 후, 각 보드의 실장면을 반대 방향으로 대향시킨 후 결합한 것을 특징으로 하는 시스템 온 보드의 예를 나타낸다.The system on board 300 illustrated in FIG. 7 is a board 210 made of a transparent material and a plurality of semiconductor chips 220 are manufactured, and then the mounting surfaces of the boards are opposed to each other in the opposite direction and then combined. An example of a system on board is shown.
이상에서 설명한 바와 같이, 본 발명에 따른 시스템 온 보드는 투명한 재질의 보드 위에 다수의 반도체 칩을 실장함으로써 다양한 기능을 포함하는 완전한 시스템을 단일 보드 위에 구현하고 있으며, 이를 위하여 각 반도체 칩을 개별적으로 보드 위에 실장할 수 있는 제조방법을 개시하고, 이러한 구조 및 제조방법을 통하여 단일 보드 위에 시스템을 구현할 수 있는 장점을 갖는다.As described above, the system-on-board according to the present invention implements a complete system including various functions on a single board by mounting a plurality of semiconductor chips on a board made of a transparent material. Disclosed is a manufacturing method that can be mounted on the above, and has the advantage of implementing the system on a single board through this structure and manufacturing method.
본 발명에 따른 시스템 온 보드는 다수의 반도체 칩을 개별적으로 보드 위에 실장함으로써 개개의 접속불량에 따른 손실을 최소화할 수 있으며, 투명한 재질의 보드를 이용함으로써 개개의 반도체 칩이 실장되는 과정에서 불량이 발생하는 것을 조기에 발견하여 이를 개선할 수 있고, 나아가 단일 보드 위에 적어도 하나의 중앙처리장치와 다수의 기억소자를 포함하는 다수의 반도체 칩을 실장함으로써 단일 보드 위에 완전한 시스템을 구현할 수 있다.The system-on-board according to the present invention can minimize the loss due to individual connection defects by mounting a plurality of semiconductor chips on the board individually, and defects in the process of mounting the individual semiconductor chips by using a board made of a transparent material Early detection and improvement of what is happening can be achieved, and furthermore, a complete system can be implemented on a single board by mounting multiple semiconductor chips containing at least one central processing unit and a plurality of memory devices on a single board.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20000063462A KR100628519B1 (en) | 2000-10-27 | 2000-10-27 | System on board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20000063462A KR100628519B1 (en) | 2000-10-27 | 2000-10-27 | System on board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020032797A true KR20020032797A (en) | 2002-05-04 |
KR100628519B1 KR100628519B1 (en) | 2006-09-26 |
Family
ID=19695768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20000063462A KR100628519B1 (en) | 2000-10-27 | 2000-10-27 | System on board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100628519B1 (en) |
-
2000
- 2000-10-27 KR KR20000063462A patent/KR100628519B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100628519B1 (en) | 2006-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3499202B2 (en) | Method for manufacturing semiconductor device | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US6628527B2 (en) | Mounting structure for electronic parts and manufacturing method thereof | |
US5418687A (en) | Wafer scale multi-chip module | |
KR20020060558A (en) | Semiconductor device | |
JPH08213519A (en) | Electronic element package | |
JP2002222889A (en) | Semiconductor device and method of manufacturing the same | |
JPS61111561A (en) | Semiconductor device | |
JP2001127243A (en) | Laminated semiconductor device | |
US6677219B2 (en) | Method of forming a ball grid array package | |
JP3948393B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH04273451A (en) | Semiconductor device | |
US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
JP2871636B2 (en) | LSI module and manufacturing method thereof | |
JPH01235264A (en) | Semiconductor integrated circuit device | |
KR100628519B1 (en) | System on board and manufacturing method thereof | |
JPS6220707B2 (en) | ||
JP2837521B2 (en) | Semiconductor integrated circuit device and wiring change method thereof | |
JP2708696B2 (en) | Semiconductor element mounting connector | |
JP2001176940A (en) | Method for manufacturing semiconductor module | |
JP2907195B2 (en) | Method for manufacturing semiconductor device | |
JP3195548B2 (en) | Semiconductor device, semiconductor module, and method of manufacturing semiconductor module | |
JPH01155637A (en) | Multichip module | |
JPS60138948A (en) | Package for semiconductor device | |
JPH0645763A (en) | Printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |