KR20020028707A - method for forming lead frame for fabrication of semiconductorpackage - Google Patents
method for forming lead frame for fabrication of semiconductorpackage Download PDFInfo
- Publication number
- KR20020028707A KR20020028707A KR1020000059834A KR20000059834A KR20020028707A KR 20020028707 A KR20020028707 A KR 20020028707A KR 1020000059834 A KR1020000059834 A KR 1020000059834A KR 20000059834 A KR20000059834 A KR 20000059834A KR 20020028707 A KR20020028707 A KR 20020028707A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- lead frame
- wire bonding
- bonding region
- wire
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000003486 chemical etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체패키지 제조 공정용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 본딩영역 형성 방법을 개선하여 리드 피치를 더욱 미세(fine)화하는 한편 본딩영역의 폭이 충분히 확보되도록 하여 보다 안정적인 와이어 본딩이 이루어질 수 있도록 한 것이다.The present invention relates to a lead frame for a semiconductor package manufacturing process, and more particularly, to improve the method of forming the bonding region of the lead frame to further refine the lead pitch and to ensure the width of the bonding region is more stable. Wire bonding can be made.
일반적으로, 리드프레임(1)은 도 1에 나타낸 바와 같이, 반도체칩이 안착되는 다이패드(2)와, 상기 다이패드(2)주위에 배치되는 인너리드(4)들과, 상기 인너리드들의 반대편으로 연장 형성되며 상기 인너리드에 각각 일대일 대응하도록 형성된 아웃터리드(3)와, 상기 각 인너리드(4)와 아웃터리드(3) 사이에 위치하는 댐바(7)와, 상기한 각 구성요소를 전체적으로 지지하는 가이드레일부(6)를 포함하여 구성된다.In general, as shown in FIG. 1, the lead frame 1 includes a die pad 2 on which a semiconductor chip is seated, inner leads 4 disposed around the die pad 2, and a plurality of inner leads. An outer lead 3 extending to the opposite side and formed to correspond to the inner lead one to one, a dam bar 7 positioned between the inner lead 4 and the outer lead 3, and each of the above components. It is comprised including the guide rail part 6 which supports the whole.
한편, 이와 같이 구성되는 리드프레임(1)의 리드 피치는 반도체소자의 고집적화 및 패키지의 다핀화에 따라 점점 미세화되어 가고 있으며, 기존의 리드프레임(1)은 주로 리드의 톱부분과 바텀부분의 에칭 정도를 달리하여 본딩영역의 톱부분과 바텀부분의 면적을 제어하고 있다.On the other hand, the lead pitch of the lead frame 1 configured as described above is becoming finer with increasing integration of semiconductor devices and multi-pinning of packages, and the existing lead frame 1 is mainly etched on top and bottom portions of leads. By varying degrees, the area of the top and bottom portions of the bonding area is controlled.
즉, 기존의 리드프레임(1)은 도 4에 나타낸 바와 같이, 리드프레임(1) 원재료 상하부면에 포토레지스트(5)를 코팅한 다음, 소정 패턴의 포토마스크를 이용하여 노광하고 세정하여 리드프레임상에 코팅된 포토레지스트가 소정의 패턴을 형성하도록 한 상태에서 에칭용액에 담구어 케미컬 에칭을 행하게 된다.That is, as shown in FIG. 4, the conventional lead frame 1 is coated with photoresist 5 on the upper and lower surfaces of the raw material of the lead frame 1, and then exposed and cleaned using a photomask having a predetermined pattern. Chemical etching is performed by immersing the etching solution in a state in which the photoresist coated on the substrate forms a predetermined pattern.
그러나, 이와 같은 케미컬 에칭에 의해서는 미세 피치 리드프레임(1)을 형성시, 본딩영역의 탑 부분에 있어서의 폭 및 바텀 부분에 있어서의 폭이 충분히 넓게 확보되지 못하게 되는 단점이 있었다.However, such a chemical etching has a disadvantage in that when the fine pitch lead frame 1 is formed, the width in the top portion of the bonding region and the width in the bottom portion cannot be sufficiently widened.
즉, 상기와 같은 케미컬 에칭시, 이상적으로는 에칭이 수직방향인 리드프레임의 두께 방향으로만 이루어져야 하지만, 수평방향으로도 에칭이 이루어지고 오버에칭이 이루어지므로 인해, 미세 피치 리드프레임을 제조할 경우, 본딩영역의 탑 부분의 폭 및 바텀 부분의 폭의 안정적인 확보가 곤란하였다.That is, in the case of the above chemical etching, ideally, the etching should be made only in the thickness direction of the lead frame in the vertical direction, but because the etching is performed in the horizontal direction and overetching is made, when manufacturing a fine pitch lead frame It was difficult to secure stable widths of the top portion of the bonding area and the width of the bottom portion.
특히, 종래에는 에칭 완료시, 바텀부분의 폭이 톱부분에 비해 좁게 형성되어, 도 3 및 도 4에서 알 수 있듯이 리드 단면이 불안정한 형태를 띠게 된다.In particular, when the etching is completed, the width of the bottom portion is narrower than that of the top portion, and thus the cross section of the lead may be unstable as shown in FIGS. 3 and 4.
이와 같이, 종래에는 미세 피치 리드프레임의 제조시, 에칭에 의해서만 리드프레임의 형태가 이루어지므로, 본딩영역에 있어서의 톱부분과 바텀부분의 폭이 충분히 확보되지 못함과 더불어 리드 단면이 안정적이지 못한 형태를 띠게 되며, 이로 인해, 다음과 같은 공정상의 문제점이 수반되었다.As described above, since the lead frame is formed only by etching during the manufacture of the fine pitch lead frame, the width of the top portion and the bottom portion in the bonding region is not sufficiently secured and the lead cross section is not stable. This results in the following process problems.
먼저, 와이어 본딩 공정중 스티치 본딩시 리드의 좌우 유동이 발생하기 쉬운 문제점이 있었다.First, there is a problem that the left and right flow of the lead easily occurs during stitch bonding during the wire bonding process.
또한, 본딩영역에 있어서의 톱부분과 바텀부분의 폭이 충분히 확보되지 못함과 더불어, 리드 단면이 안정적이지 못한 형태를 띠므로 인해, 스티치 본딩이 불안정한 상태로 진행되어 그 다음 진행되는 볼 본딩에도 악영향을 미치게 되는 문제점이 있었다.In addition, the width of the top and bottom portions in the bonding area is not sufficiently secured, and the cross section of the lead has an unstable shape, so that the stitch bonding proceeds in an unstable state and adversely affects subsequent ball bonding. There was a problem going crazy.
즉, 스티치 본딩후 캐필러리를 관통하는 와이어가 끊어지게 되는데, 스티치 본딩이 불안정한 상태로 진행됨에 따라 와이어의 끊어지는 형태가 잘못될 경우 와이어 선단에 형성되는 볼 모양이 잘못되어 볼 본딩에도 악영향을 미치게 된다.That is, after the stitch bonding, the wire penetrating through the capillary is broken. If the broken shape of the wire is incorrect as the stitch bonding proceeds in an unstable state, the shape of the ball formed at the end of the wire is incorrect, which adversely affects the ball bonding. do.
한편, 종래에는 리드프레임을 에칭에 의해 형성할 경우, 상기한 문제점들이 해소되지 못하므로 인해 리드의 미세 피치화에 한계가 있었다.On the other hand, when the lead frame is formed by etching in the related art, the above problems cannot be solved, and thus there is a limit in the fine pitch of the lead.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 리드프레임의 리드 피치를 더욱 더 미세화하면서도 본딩영역의 바텀부분 및 톱부분에 있어서의 폭이 충분히 확보되도록 하여, 안정된 와이어 본딩이 이루어질 수 있도록 한 반도체패키지 제조 공정용 리드프레임의 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the lead pitch of the lead frame is further miniaturized, and the width of the bottom portion and the top portion of the bonding region is sufficiently secured, so that a stable wire bonding can be achieved. It is an object of the present invention to provide a method of forming a lead frame for a package manufacturing process.
도 1은 기존 리드프레임의 일예를 나타낸 평면도1 is a plan view showing an example of a conventional lead frame
도 2는 도 1의 A부 확대 사시도2 is an enlarged perspective view of part A of FIG.
도 3은 도 2의 Ⅰ-Ⅰ선을 나타낸 종단면도3 is a longitudinal sectional view showing the line I-I of FIG.
도 4는 종래 리드프레임의 와이어 본딩영역 제조 과정을 도식화한 단면도4 is a cross-sectional view illustrating a wire bonding area manufacturing process of a conventional lead frame.
도 5a는 본 발명에 따른 리드프레임의 인너리드를 나타낸 요부 사시도Figure 5a is a perspective view of the main part showing the inner lead of the lead frame according to the present invention
도 5b는 도 5a의 와이어 본딩 영역을 레이저로 절단하는 과정을 나타낸 사시도5B is a perspective view illustrating a process of laser cutting the wire bonding region of FIG. 5A.
도 6은 도 5의 Ⅱ-Ⅱ선을 나타낸 종단면도FIG. 6 is a longitudinal sectional view showing the II-II line of FIG. 5; FIG.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:리드프레임 2:다이패드1: lead frame 2: die pad
3:아웃터리드 4:인너리드3: Outstanding 4: Inner Lead
4a:본딩영역 5:포토레지스트4a: bonding region 5: photoresist
6:가이드레일부 7:댐바6: Guide rail part 7: Dam bar
상기한 목적을 달성하기 위해, 본 발명은 와이어 본딩이 행해지는 와이어 본딩 영역과, 와이어 본딩이 행해지지 않는 비본딩 영역으로 이루어진 인너리드를 구비한 리드프레임의 제조방법에 있어서; 상기 인너리드의 와이어 본딩영역을 제외한 나머지 영역에 있어서의 인너리드 사이의 간격을 에칭에 의해 정의하는 단계와, 상기 인너리드의 와이어 본딩영역에 있어서의 인너리드 사이의 간격을 레이저빔으로 컷팅하여 정의하는 단계를 포함하여서 됨을 특징으로 하는 반도체패키지 제조 공정용 리드프레임 형성방법이 제공된다.In order to achieve the above object, the present invention provides a method of manufacturing a lead frame having an inner lead consisting of a wire bonding region in which wire bonding is performed and a non-bonding region in which wire bonding is not performed; Defining an interval between the inner leads in the remaining regions other than the wire bonding region of the inner lead by etching, and cutting the interval between the inner leads in the wire bonding region of the inner lead with a laser beam. Provided is a method for forming a lead frame for a semiconductor package manufacturing process, comprising the steps of:
이하, 본 발명의 일실시예를 첨부도면 도 5 및 도 6을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6.
도 5a는 본 발명에 따른 리드프레임의 인너리드를 나타낸 요부 사시도이고, 도 5b는 도 5a의 와이어 본딩 영역을 레이저로 절단하는 과정을 나타낸 사시도이며, 도 6은 도 5의 Ⅱ-Ⅱ선을 나타낸 종단면도로서, 본 발명은 와이어 본딩이 행해지는 와이어 본딩 영역과, 와이어 본딩이 행해지지 않는 비본딩 영역으로 이루어진 인너리드(4)를 구비한 리드프레임(1)의 제조방법에 있어서, 상기 리드프레임(1)의 인너리드(4) 선단부에 위치하는 와이어 본딩영역을 제외한 나머지 영역에 있어서는 에칭에 의해 인너리드 사이에 일정한 간격(D2)이 정의되도록 하고, 상기 인너리드(4)의 와이어 본딩영역에 있어서는 레이저로 컷팅하여 인너리드 사이에 일정한 간격(D1)이 정의 되도록 한다.5A is a perspective view illustrating main parts of an inner lead of a lead frame according to the present invention, FIG. 5B is a perspective view illustrating a process of cutting a wire bonding region of FIG. 5A with a laser, and FIG. 6 is a line II-II of FIG. 5. As a longitudinal sectional view, the present invention relates to a method of manufacturing a lead frame (1) having an inner lead (4) consisting of a wire bonding region in which wire bonding is performed and a non-bonding region in which wire bonding is not performed. In the remaining regions other than the wire bonding region located at the tip of the inner lead 4 of (1), a constant distance D2 is defined between the inner leads by etching, and the wire bonding region of the inner lead 4 is formed. In the case of laser cutting, a constant distance D1 is defined between inner leads.
이와 같이 구성된 본 발명에 따른 리드프레임 제조 과정 및 작용은 다음과 같다.Lead frame manufacturing process and action according to the present invention configured as described above are as follows.
먼저, 리드프레임(1)의 제조시, 인너리드(4) 선단부에 위치하는 와이어 본딩영역을 제외한 인너리드의 나머지 영역은 기존의 에칭 방법에 의해 그 형상이 정의된다.First, in the manufacture of the lead frame 1, the shape of the remaining region of the inner lead except the wire bonding region located at the tip of the inner lead 4 is defined by a conventional etching method.
즉, 인너리드(4)에 있어서 와이어 본딩영역을 제외한 부분은 기존의 에칭 방법에 인너리드와 인너리드 사이가 일정한 간격(D2)을 갖도록 형성된다.That is, the portion of the inner lead 4 except for the wire bonding region is formed such that the inner lead and the inner lead have a predetermined distance D2 in the conventional etching method.
이때, 인너리드(4)의 와이어 본딩영역은 이웃하는 인너리드의 와이어 본딩영역과 일체를 이루며 상호 연결된 상태를 유지한다.At this time, the wire bonding area of the inner lead 4 is integral with the wire bonding area of the neighboring inner lead and maintains the interconnected state.
한편, 에칭이 완료된 후에는 도 5b에 나타낸 바와 같이, 컷팅라인을 따라 레이저빔을 조사하여 와이어 본딩 영역의 소정부분을 제거하므로써 서로 이웃하는 인너리드가 일정간격(D1)을 이루면서 서로 분리되도록 한다.On the other hand, after the etching is completed, as shown in Figure 5b, by irradiating a laser beam along the cutting line to remove a predetermined portion of the wire bonding region, the adjacent inner leads are separated from each other at a predetermined interval (D1).
즉, 인너리드(4)의 와이어 본딩영역에 있어서는 서로 이웃하는 인너리드(4)와 인너리드 사이의 소정 부분이 도 5b에 나타낸 바와 같이 컷팅라인을 따라 이동하면서 조사되는 레이저빔에 의해 절단되어 제거되므로써 인너리드 사이가 분리됨과 더불어 소정의 간격(D1)을 유지하게 된다.That is, in the wire bonding area of the inner lead 4, a predetermined portion between the inner lead 4 and the inner lead adjacent to each other is cut and removed by the laser beam irradiated while moving along the cutting line as shown in FIG. 5B. As a result, the inner leads are separated and the predetermined interval D1 is maintained.
다시 말해, 레이저를 이용하여 인너리드의 선단부를 컷팅하면 와이어 본딩부만이 잔류하게 되고 리드와 리드 사이의 영역은 제거된다.In other words, when cutting the front end portion of the inner lead using a laser, only the wire bonding portion remains and the region between the lead and the lead is removed.
이 때, 와이어 본딩영역에 있어서의 인너리드 사이의 간격(D1)은 와이어 본딩영역을 제외한 부분에 있어서의 인너리드 사이의 간격(D2)에 비해 좁게 형성된다.At this time, the spacing D1 between the inner leads in the wire bonding region is formed narrower than the spacing D2 between the inner leads in the portion excluding the wire bonding region.
이와 같이 하면, 인너리드(4)의 와이어 본딩영역의 톱 부분과 바텀 부분의 폭이, 도 6에 나타낸 바와 같이 균일한 상태를 이루게 되며, 톱과 바텀 부분에서 스티치 본딩을 위한 충분한 폭이 확보된다.In this way, the width of the top portion and the bottom portion of the wire bonding region of the inner lead 4 is in a uniform state as shown in FIG. 6, and a sufficient width for the stitch bonding at the top and the bottom portion is ensured. .
또한, 에칭에 의한 방법이 아니기 때문에 오버에칭에 의해 발생하는 문제점이 전혀 없게 되며, 개별적으로 충분한 리드 폭이 확보됨과 더불어 상기 본딩영역의 톱부분으로부터 바텀부분에 이르기까지의 폭이 동일하게 유지되므로 인해 보다 안정적인 리드 클램핑이 이루어져 스티치 본딩의 신뢰성을 향상시킬 수 있게 된다.In addition, since it is not a method by etching, there is no problem caused by overetching at all, and sufficient lead width is secured individually and the width from the top portion to the bottom portion of the bonding region is kept the same. More stable lead clamping can be achieved to improve the reliability of stitch bonding.
뿐만 아니라, 레이저를 이용하여 인너리드(4)의 와이어 본딩영역을 컷팅하므로 인해 와이어 본딩영역에 있어서의 리드와 리드 사이의 간격(D1)를 충분히 미세화 할 수 있게 된다.In addition, since the wire bonding area of the inner lead 4 is cut using a laser, the gap D1 between the lead and the lead in the wire bonding area can be sufficiently miniaturized.
이상에서와 같이, 본 발명은 리드프레임의 와이어 본딩영역을 레이저로 컷팅하여 형성하도록 한 것이다.As described above, the present invention is to form the wire bonding region of the lead frame by cutting with a laser.
이에 따라, 본 발명은 리드프레임에 있어서 리드 피치를 종래에 비해 더 미세화(PC＞PI)하면서도 본딩영역의 바텀부분 및 톱부분에 있어서의 폭을 충분히 확보할 수 있게 되는 효과와 더불어 본딩영역의 바텀부분에서 톱부분까지의 폭이 동일하여 안정된 와이어 본딩이 이루어질 수 있게 되는 효과를 가져오게 된다.Accordingly, the present invention provides a bonding area with a smaller lead pitch in the lead frame (P C > P I ) than in the related art, while sufficiently securing the width in the bottom and top portions of the bonding area. Since the width from the bottom portion to the top portion of the same has the effect that a stable wire bonding can be made.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000059834A KR100546696B1 (en) | 2000-10-11 | 2000-10-11 | method for forming lead frame for fabrication of semiconductorpackage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000059834A KR100546696B1 (en) | 2000-10-11 | 2000-10-11 | method for forming lead frame for fabrication of semiconductorpackage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020028707A true KR20020028707A (en) | 2002-04-17 |
| KR100546696B1 KR100546696B1 (en) | 2006-01-26 |
Family
ID=19693002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000059834A KR100546696B1 (en) | 2000-10-11 | 2000-10-11 | method for forming lead frame for fabrication of semiconductorpackage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546696B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111357098A (en) * | 2017-10-05 | 2020-06-30 | 德州仪器公司 | Pre-molded lead frame in semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102384A (en) * | 1991-10-09 | 1993-04-23 | Toshiba Corp | Method of manufacturing resin sealing type semiconductor device |
| JPH0645497A (en) * | 1992-07-22 | 1994-02-18 | Nec Corp | Semiconductor device and manufacture thereof |
| JPH08162584A (en) * | 1994-12-06 | 1996-06-21 | Hitachi Constr Mach Co Ltd | Lead frame processing method |
| KR100250134B1 (en) * | 1997-02-26 | 2000-04-01 | 유무성 | Method for manufacturing lead frame and lead frame thane thereby |
-
2000
- 2000-10-11 KR KR1020000059834A patent/KR100546696B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111357098A (en) * | 2017-10-05 | 2020-06-30 | 德州仪器公司 | Pre-molded lead frame in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100546696B1 (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100661084B1 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| KR20040020827A (en) | Semiconductor chip and fabrication method thereof | |
| JP6772087B2 (en) | Lead frame and its manufacturing method | |
| KR100202286B1 (en) | Leadframe and method of manufacturing the same | |
| US5466966A (en) | Lead frame with leads projecting alternately from opposite sides of a lead frame block | |
| KR100546696B1 (en) | method for forming lead frame for fabrication of semiconductorpackage | |
| KR100257912B1 (en) | Resin-sealed type semiconductor device | |
| JP4503632B2 (en) | Manufacturing method of semiconductor device | |
| JPH06179088A (en) | Method for working metal sheet and manufacture of lead frame | |
| JPH0722555A (en) | Lead frame structure for semiconductor device and method of cutting | |
| JP2012227254A (en) | Lead frame substrate for led element, and manufacturing method thereof | |
| JPH10270618A (en) | Lead frame, manufacture thereof and semiconductor device | |
| KR100384706B1 (en) | Metrod for manufacturing readframe | |
| JPS6248053A (en) | Manufacture of lead frame for semiconductor device | |
| JPH0529520A (en) | Lead frame and manufacture thereof | |
| JP2843645B2 (en) | Metal plate processing method | |
| KR100745511B1 (en) | Lead frame and method of manufacturing the same | |
| JP2704128B2 (en) | Lead frame for semiconductor device and method of manufacturing the same | |
| KR100351921B1 (en) | lead frame for fabricating semiconductor package | |
| JP2000286366A (en) | Semiconductor device and manufacture thereof | |
| KR100983303B1 (en) | Lead Frame and Manufacturing Method Thereof | |
| JPH0141034B2 (en) | ||
| JPH06196604A (en) | Manufacture of lead frame | |
| KR100269235B1 (en) | Method of lead frame | |
| JPH08112686A (en) | Laser beam processing method, production of lead frame and lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190109 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200120 Year of fee payment: 15 |