JP2000286366A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000286366A
JP2000286366A JP8946499A JP8946499A JP2000286366A JP 2000286366 A JP2000286366 A JP 2000286366A JP 8946499 A JP8946499 A JP 8946499A JP 8946499 A JP8946499 A JP 8946499A JP 2000286366 A JP2000286366 A JP 2000286366A
Authority
JP
Japan
Prior art keywords
substrate
package
slit
semiconductor device
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8946499A
Other languages
Japanese (ja)
Inventor
Sunao Kato
加藤  直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8946499A priority Critical patent/JP2000286366A/en
Publication of JP2000286366A publication Critical patent/JP2000286366A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device where the side face of a board included in an IC package is restrained from exposing on the side face of a discrete IC package and glass fiber jutting out of the side of a board is restrained from protruding from the outline of the IC package. SOLUTION: Slits are provided beforehand around a region of a board before dividing into discrete pieces penetrating through the board and corresponding to the outline of an IC package 5 so as to cover the side of a board 20 comprises in the IC package 5 with molding resin 4. When resin sealing is carried out, molding resin 4 is filled into the slits, by which the cut surface or side face of the board is covered with the molding resin 4. When the plane outline of the molding resin 4 corresponds to the plane outline of the IC package 5 or the outline of the slits, the board is cut out along the outline of the slits after resin sealing so carried out, by which the board can be divided into discrete IC packages without cutting off the molding resin 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ボールグリッド
アレイタイプなどのガラスエポキシ基板や、ポリイミド
基板等に樹脂封止を行って組み立てる半導体装置に適用
するもので、半導体装置の個別化工程(単体加工工程)
における品質向上と、電気テスト工程および基板実装に
おける位置決め精度の向上が実現できる半導体装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to a semiconductor device assembled by performing resin sealing on a glass epoxy substrate such as a ball grid array type, a polyimide substrate, or the like. Process)
The present invention relates to a semiconductor device capable of realizing an improvement in quality and an improvement in positioning accuracy in an electric test process and board mounting.

【0002】[0002]

【従来の技術】従来の技術においては、図15に示すよ
うに、ICチップ101をガラスエポキシに代表される
基板102上に載置してワイヤ103によって接続し、
モールド樹脂104で封止したICパッケージ105
を、その後、単体に切り離して半導体装置を製造してお
り、単体に切り離した基板の外周側面は、その切断面が
露出した状態となっていた。また、図において符号10
6は基板102の裏面に配置形成されたボール端子を示
している。
2. Description of the Related Art In the prior art, as shown in FIG. 15, an IC chip 101 is mounted on a substrate 102 represented by glass epoxy and connected by wires 103.
IC package 105 sealed with mold resin 104
Thereafter, the semiconductor device is manufactured by being separated into a single unit, and the cut surface is exposed on the outer peripheral side surface of the substrate which is separated into the single unit. In the figure, reference numeral 10
Reference numeral 6 denotes a ball terminal arranged and formed on the back surface of the substrate 102.

【0003】図15に示した従来技術による半導体装置
の斜視図を図16に示す。この図に示すように、ICパ
ッケージ105を構成する基板102の露出した切断面
から、基板102内に含まれるガラス繊維107がほつ
れて飛び出しているため、製造現場においては全数検
査、手直しなどの作業負荷かかってしまい、製造コスト
の増大、製造工期伸長などの不具合の原因となってしま
う場合があった。
FIG. 16 is a perspective view of the conventional semiconductor device shown in FIG. As shown in this figure, since the glass fibers 107 included in the substrate 102 are frayed from the exposed cut surface of the substrate 102 constituting the IC package 105, the operations such as 100% inspection and reworking are performed at the manufacturing site. In some cases, a load is imposed, which causes problems such as an increase in manufacturing cost and an increase in manufacturing period.

【0004】また、切断金型の部品が磨耗するなどし
て、基板102の切断面の状態が良くない場合は、基板
102の端部が部分的に脱落したり、部分的に切れ残っ
て切断寸法のバラツキが大きくなってしまうなどの不具
合が生じていた。基板102の切断面のバラツキガ大き
くなると、そこを基準にして位置決めを行うテスト工程
や、基板102への部品などの搭載を行う工程におい
て、位置決め精度が低下し、位置ズレ不良が起きる可能
性があった。
If the cut surface of the substrate 102 is not good due to abrasion of parts of the cutting mold, the edge of the substrate 102 may be partially dropped off or partially cut off. Problems such as an increase in dimensional variation have occurred. If the unevenness of the cut surface of the substrate 102 becomes large, the positioning accuracy may decrease in a test process for positioning based on the cut surface or a process for mounting components or the like on the substrate 102, and a positional deviation defect may occur. Was.

【0005】その他、従来の技術を示す特開平8−64
718号公報には、一続きの基板から複数の個片化され
た半導体装置を得る場合において、あらかじめ一続きの
基板の、ICパッケージの外周を構成する四辺の角部を
除く領域に、基板を貫通するスリットを設けておき、そ
の後の個片化工程において、角部のみを打ち抜くことで
一続きの基板から一つの半導体装置を切り出すことを可
能とする技術が示されている。なお、この技術によって
得られる個片化された半導体装置を構成する基板の外周
側面は、露出した状態となっている。従って、基板にガ
ラス繊維を含んでいるものの場合、切断面からガラス繊
維がほつれて飛び出してしまい、不都合が生じるかもし
れないという懸念があった。
[0005] In addition, Japanese Patent Application Laid-Open No. 8-64 shows a conventional technique.
Japanese Patent No. 718 discloses that when a plurality of individualized semiconductor devices are obtained from a series of substrates, the substrate is preliminarily placed in a region of the series of substrates excluding the corners of the four sides constituting the outer periphery of the IC package. A technique is disclosed in which a penetrating slit is provided, and in a subsequent singulation step, one semiconductor device can be cut out from a continuous substrate by punching out only corner portions. Note that the outer peripheral side surface of the substrate constituting the singulated semiconductor device obtained by this technique is exposed. Therefore, when the substrate contains glass fiber, there is a concern that the glass fiber is frayed from the cut surface and pops out, which may cause inconvenience.

【0006】[0006]

【発明が解決しようとする課題】この発明は、上記のよ
うな背景に鑑み、露出した基板の外周側面からのガラス
繊維のほつれ、切断面の変動、悪化を防止することが可
能な半導体装置の構造に関する技術を提供し、さらに、
全数検査、手直しなどの作業を不要とし、基板端面(基
板外周に相当)で位置決めを行う工程での位置精度安定
化による、製造装置の安定稼動を実現し、部品交換頻
度、交換作業の手間を低減することにより、安価で高品
質な半導体装置を得ることが可能な半導体装置の製造方
法に関する技術を提供するものである。
SUMMARY OF THE INVENTION In view of the above background, the present invention is directed to a semiconductor device capable of preventing fraying of glass fibers from an outer peripheral side surface of an exposed substrate, and fluctuation and deterioration of a cut surface. Provide structural technology,
It eliminates the need for 100% inspection, rework, etc., and achieves stable operation of the manufacturing equipment by stabilizing the position accuracy in the process of positioning on the board end surface (corresponding to the outer periphery of the board). It is an object of the present invention to provide a technique relating to a method for manufacturing a semiconductor device capable of obtaining an inexpensive and high-quality semiconductor device by reducing the amount.

【0007】[0007]

【課題を解決するための手段】この発明による半導体装
置は、基板、上記基板上に載置され、ワイヤによって接
続されたICチップ、上記ICチップおよびワイヤを上
記基板に樹脂封止するモールド樹脂からなるICパッケ
ージを備え、上記基板の側面が上記モールド樹脂によっ
て覆われているものである。
A semiconductor device according to the present invention comprises a substrate, an IC chip mounted on the substrate and connected by wires, and a mold resin for resin-sealing the IC chip and the wires to the substrate. And a side surface of the substrate is covered with the mold resin.

【0008】また、この発明による半導体装置は、上記
のような構成において、基板の側面を取り囲み、上記基
板の側面の位置に相当する上記基板の外周の外側に突き
出した状態のモールド樹脂から構成されるつば部を備え
たものである。
Further, the semiconductor device according to the present invention has a structure as described above, wherein the mold resin surrounds the side surface of the substrate and is formed of a mold resin projecting outside the outer periphery of the substrate corresponding to the position of the side surface of the substrate. It has a brim section.

【0009】さらに、この発明による半導体装置は、上
記のような構成において、つば部には、ICパッケージ
を構成する基板から突出した状態の基板吊り部が配置さ
れ、上記基板吊り部は、上記基板と一続きの部材により
構成されるものである。
Further, in the semiconductor device according to the present invention, in the above-described configuration, a substrate suspending portion protruding from a substrate constituting an IC package is disposed on the collar portion, and the substrate suspending portion is provided on the substrate. And a series of members.

【0010】また、この発明による半導体装置は、上記
のような構成において、基板の側面の、モールド樹脂に
よって覆われていない領域は、レーザビームによって加
工されているものである。
Further, in the semiconductor device according to the present invention, in the above-described configuration, a region of the side surface of the substrate which is not covered with the mold resin is processed by a laser beam.

【0011】さらに、この発明による半導体装置は、上
記のような構成において、ICパッケージの側面の外郭
は、基板の側面に対して平行となるように、上記基板の
側面から幅を持って取り囲んだ第一の側面と、上記第一
の面の上端外周から上記ICパッケージの上面外周に向
かって切れあがった第二の側面とによって構成され、上
記ICパッケージの上面および側面は、モールド樹脂の
表面によって構成されているものである。
Further, in the semiconductor device according to the present invention, in the above configuration, the outer side of the side surface of the IC package is surrounded by a width from the side surface of the substrate so as to be parallel to the side surface of the substrate. A first side surface, and a second side surface cut from the outer periphery of the upper end of the first surface toward the outer periphery of the upper surface of the IC package, the upper surface and the side surface of the IC package are formed by the surface of the mold resin. It is configured.

【0012】また、この発明による半導体装置は、上記
のような構成において、モールド樹脂の平面形状外郭
が、ICパッケージの平面形状の外郭に相当するもので
ある。
Further, in the semiconductor device according to the present invention, in the above configuration, the outline of the planar shape of the mold resin corresponds to the outline of the planar shape of the IC package.

【0013】さらに、この発明による半導体装置の製造
方法は、一続きの基板に対し、少なくとも得ようとする
ICパッケージの平面形状外郭に相当する位置から、基
板吊り部として残す部分を除いて、幅を持って上記平面
形状の中心に向かってスリットを形成する工程、上記パ
ッケージとして用いる上記基板の上面にICチップを載
置し、ワイヤによって接続する工程、上記ICチップが
搭載され、上記ICパッケージとなる製造過程にある被
処理基板を樹脂封止し、同時に上記スリットにモールド
樹脂を充填して上記基板の側面を上記モールド樹脂で覆
う工程を含むものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, the width of a continuous substrate is reduced from a position corresponding to at least the outline of a planar shape of an IC package to be obtained, except for a portion left as a substrate suspension. Forming a slit toward the center of the planar shape, placing an IC chip on the upper surface of the substrate used as the package and connecting with a wire, mounting the IC chip, The method includes a step of sealing the substrate to be processed in a manufacturing process with a resin, filling the slit with a mold resin, and covering a side surface of the substrate with the mold resin.

【0014】また、この発明による半導体装置の製造方
法は、上記のような製造方法において、スリットの外郭
によって囲まれる領域がICパッケージの平面形状に相
当する場合、樹脂封止後、スリットの外郭に沿って打ち
抜きを行い、基板吊り部も同時に切断することで上記I
Cパッケージを個片化する工程を含むものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, in the above-described manufacturing method, when the region surrounded by the outer contour of the slit corresponds to the planar shape of the IC package, the resin is sealed with the outer contour of the slit. Punching along the substrate, and cutting the substrate suspension at the same time.
This includes a step of separating the C package.

【0015】さらに、この発明による半導体装置の製造
方法は、上記のような製造方法において、スリットの外
郭によって囲まれる領域がICパッケージの平面形状に
相当する場合、樹脂封止後、レーザビームによる加工で
基板吊り部を切断し、スリットの外郭に沿ってはずして
ICパッケージを個片化する工程を含むものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, in the above-described manufacturing method, when the region surrounded by the outer contour of the slit corresponds to the planar shape of the IC package, the semiconductor device is processed by a laser beam after resin sealing. And cutting the substrate hanging portion along the outer contour of the slit to singulate the IC package.

【0016】また、この発明による半導体装置の製造方
法は、上記のような製造方法において、スリットの外郭
によって囲まれる領域が、ICパッケージの平面形状外
郭を取り囲み、より広く形成される場合、上記ICパッ
ケージを構成する基板の側面がモールド樹脂によって覆
われた状態を保ちつつ、上記ICパッケージの外郭に沿
って、上記スリットに充填され、また上記スリット上に
位置する上記モールド樹脂に対して切断を行うと同時
に、上記スリットとして開口されずに残された基板吊り
部も切断することによって上記ICパッケージの個片化
を行うものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, in the above-described manufacturing method, when the region surrounded by the outer contour of the slit surrounds the planar outer contour of the IC package and is formed wider, While the side surface of the substrate constituting the package is kept covered with the mold resin, cutting is performed on the mold resin filled in the slit and positioned on the slit along the outer periphery of the IC package. At the same time, the IC package is divided into individual pieces by cutting the substrate hanging portions left unopened as the slits.

【0017】さらに、この発明による半導体装置の製造
方法は、基板にICパッケージの平面形状を含んでさら
に広がりを持つスリットを形成する工程、上記基板上に
載置されたICチップがワイヤによって上記基板に接続
された被処理基板に対して、上記スリット内において上
記ICパッケージに相当する形状のモールド金型が突き
合わせて樹脂封止を行い、上記基板の側面をモールド樹
脂で覆う工程、上記モールド金型を上記被処理基板から
はずし、上記基板の側面が上記モールド樹脂によって覆
われた状態を保ちつつ、上記スリットとして開口されず
に残された基板吊り部を上記モールド樹脂の外周に沿っ
て切断することで上記ICパッケージを個片化する工程
を含むものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, there is provided a step of forming a slit having a further expansion including the planar shape of the IC package on the substrate, wherein the IC chip mounted on the substrate is connected to the substrate by wires. A process in which a mold having a shape corresponding to the IC package abuts in the slit with the substrate to be processed connected to the substrate and performs resin sealing, and covers a side surface of the substrate with a mold resin; Is removed from the substrate to be processed, and while the side surface of the substrate is kept covered with the mold resin, the substrate hanging portion left without being opened as the slit is cut along the outer periphery of the mold resin. And a step of dividing the IC package into individual pieces.

【0018】[0018]

【発明の実施の形態】実施の形態1.次に、この発明の
実施の形態1について説明する。図1は、この発明の実
施の形態1の半導体装置の断面図を示している。この図
において、符号1はICチップであり、このICチップ
1はガラスエポキシ基板2a上に載置され、ワイヤ3に
よって両者は接続されている。さらに、モールド樹脂4
によってICチップ1とワイヤ3の表面とガラスエポキ
シ基板2aの上面および側面(切断面)が覆われ、樹脂
封止がなされており、これらによってICパッケージ5
が構成されている。なお、ICパッケージ5の外周には
モールド樹脂4により構成されるつば部4aが形成され
ており、ガラスエポキシ基板2aの裏面にはボール端子
6が配置形成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 Next, Embodiment 1 of the present invention will be described. FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. In this figure, reference numeral 1 denotes an IC chip, and this IC chip 1 is mounted on a glass epoxy substrate 2a, and both are connected by wires 3. Furthermore, the mold resin 4
The surfaces of the IC chip 1 and the wires 3 and the upper and side surfaces (cut surfaces) of the glass epoxy substrate 2a are covered with resin, and are sealed with a resin.
Is configured. A brim portion 4a made of a mold resin 4 is formed on the outer periphery of the IC package 5, and a ball terminal 6 is arranged and formed on the back surface of the glass epoxy substrate 2a.

【0019】図1のような断面構造を持つICパッケー
ジ5の斜視図を図2に示す。この図において、つば部4
aに配置され、符号2bで示された部分は、ガラスエポ
キシ基板2aと連続し、同じ物質によって構成された基
板吊り部であり、ICパッケージ5が個片化される前の
段階で、捨てしろとなるその他の基板領域との接続のた
めに必要な部分である。その他、既に説明に用いた符号
と同一符号は同一、若しくは相当部分を示している。
FIG. 2 is a perspective view of an IC package 5 having a sectional structure as shown in FIG. In this figure, the collar 4
The portion indicated by reference numeral 2b is a substrate hanging portion which is continuous with the glass epoxy substrate 2a and is made of the same material, and should be discarded before the IC package 5 is divided into individual pieces. It is necessary for connection with other substrate regions. In addition, the same reference numerals as those already described indicate the same or corresponding parts.

【0020】図1および図2に示すように、ICパッケ
ージ5が個片化された段階において、ガラスエポキシ基
板2aの切断面がほとんど露出されておらず、モールド
樹脂4によって覆われているため、基板側面からガラス
繊維が飛び出していない。
As shown in FIGS. 1 and 2, when the IC package 5 is singulated, the cut surface of the glass epoxy substrate 2a is hardly exposed and is covered with the mold resin 4. Glass fiber does not protrude from the side of the substrate.

【0021】次に、上記のような半導体装置の製造方法
について説明する。まず、図3を用いて、この半導体装
置の製造に用いるガラスエポキシ基板の平面形状につい
て説明する。ICパッケージ5が個片化される前の段階
においては、一続きのガラスエポキシ基板2は、ICパ
ッケージ5の構成要素として用いる2aで示す領域と、
捨てしろとなる符号2cで示す領域と、両者を接続する
基板吊り部2bとによって構成され、2aで示す領域の
外周は、このガラスエポキシ基板2を貫通するスリット
7が取り囲んだ状態となっている。
Next, a method for manufacturing the above semiconductor device will be described. First, a plan shape of a glass epoxy substrate used for manufacturing the semiconductor device will be described with reference to FIG. At a stage before the IC package 5 is separated into individual pieces, the continuous glass epoxy substrate 2 includes a region 2a used as a component of the IC package 5,
A region indicated by reference numeral 2c to be discarded and a substrate hanging portion 2b connecting the two are formed, and the outer periphery of the region indicated by 2a is surrounded by a slit 7 penetrating the glass epoxy substrate 2. .

【0022】なお、このスリット7の開口幅は、図1の
断面図で言うところのモールド樹脂4のつば部4aの端
部から、ICパッケージ5の構成要素として用いるガラ
スエポキシ基板2aの切断部までの距離に相当する寸法
である。スリット7の開口溝の、捨てしろとなるガラス
エポキシ基板2c側の端面は、半導体装置の製品外形の
外周に相当している。
The width of the opening of the slit 7 ranges from the end of the flange 4a of the mold resin 4 in the sectional view of FIG. 1 to the cut of the glass epoxy substrate 2a used as a component of the IC package 5. Is a dimension corresponding to the distance of The end face of the opening groove of the slit 7 on the side of the glass epoxy substrate 2c to be discarded corresponds to the outer periphery of the product outer shape of the semiconductor device.

【0023】この、一続きのガラスエポキシ基板2の上
面に、ICチップ2を載置し、ワイヤ3を用いてガラス
エポキシ基板2に対して接続を行う(図示せず)。次
に、図4にその平面図を示すように、モールド樹脂4を
用いてICチップ2およびワイヤ3とガラスエポキシ基
板2aの上面と、側面とを樹脂封止する。
The IC chip 2 is mounted on the upper surface of the continuous glass epoxy substrate 2 and connected to the glass epoxy substrate 2 using the wires 3 (not shown). Next, as shown in a plan view of FIG. 4, the IC chip 2 and the wires 3 and the upper surface and side surfaces of the glass epoxy substrate 2a are resin-sealed using a mold resin 4.

【0024】図5に、ICパッケージ5の角部の拡大平
面図を示すように、モールド樹脂4のつば部4aとなる
部分は、スリット7にモールド樹脂4を充填することに
より形成可能である。また、図5に相当するICパッケ
ージ5の角部の拡大断面図を図6に示す。
As shown in FIG. 5 which is an enlarged plan view of a corner portion of the IC package 5, a portion to be the flange portion 4a of the mold resin 4 can be formed by filling the slit 7 with the mold resin 4. FIG. 6 is an enlarged sectional view of a corner portion of the IC package 5 corresponding to FIG.

【0025】次に、図7、図8に示すように、カットパ
ンチによって、一続きのガラスエポキシ基板2からIC
パッケージ5を一個づつ打ち抜いて切り離して個片化を
行う。まず、図7に示すように、基板押さえ8とダイカ
ット9によって個片化するICパッケージ5を固定し、
カットパンチ10の押圧部分が、捨てしろとなるガラス
エポキシ基板2cの一面と対向するようにセットを行
う。
Next, as shown in FIGS. 7 and 8, an IC is cut from the continuous glass epoxy substrate 2 by a cut punch.
The packages 5 are punched out one by one and separated to perform individualization. First, as shown in FIG. 7, an IC package 5 to be separated into individual pieces by a substrate holder 8 and a die cut 9 is fixed.
The setting is performed so that the pressed portion of the cut punch 10 faces one surface of the glass epoxy substrate 2c to be thrown away.

【0026】次に、符号10aで示すカット方向に沿っ
てカットパンチ10を動かし、ICパッケージ5を一続
きのガラスエポキシ基板2から打ち抜き、個片化する。
なお、この打ち抜きによって、モールド樹脂4は切断さ
れることなく、スリット7の開口溝に接していたつば部
4aの製品外形の外周に相当する側面が露出することに
なる。
Next, the cut punch 10 is moved along the cutting direction indicated by the reference numeral 10a, and the IC package 5 is punched out of the continuous glass epoxy substrate 2 and singulated.
Note that, by this punching, the side surface corresponding to the outer periphery of the product outer shape of the flange portion 4a that has been in contact with the opening groove of the slit 7 is exposed without cutting the mold resin 4.

【0027】また、基板吊り部2bはカットパンチ10
によって製品外形の外周に相当する位置で切断される
が、他の基板領域との接続に必要となる基板吊り部2b
の形成面積は小さく、打ち抜きによって切断面が露出し
たとしても、そこからのガラス繊維の飛び出しによる悪
影響は、基板側面全面が露出している場合と比較して極
めて小さく抑えられていることが分かる。
The substrate suspending portion 2b is provided with a cut punch 10
Is cut at a position corresponding to the outer periphery of the outer shape of the product, but is required for connection with another substrate area.
It can be seen that the formation area is small, and even if the cut surface is exposed by punching, the adverse effect due to the projection of the glass fiber from the cut surface is extremely small as compared with the case where the entire side surface of the substrate is exposed.

【0028】その後、ICパッケージ5を構成するガラ
スエポキシ基板2aの裏面にボール端子6を配置形成す
ることで、図1に示すような断面構造の半導体装置を得
ることが可能となる。
Thereafter, by arranging and forming the ball terminals 6 on the back surface of the glass epoxy substrate 2a constituting the IC package 5, a semiconductor device having a sectional structure as shown in FIG. 1 can be obtained.

【0029】このように、ICパッケージ5を構成する
ガラスエポキシ基板2aの側面をモールド樹脂4によっ
て覆った構造とすることで、得られる半導体装置の外周
側面からのガラス繊維の飛び出しを抑制することが可能
であり、製造現場における作業負担を軽減することが可
能となる。
As described above, by forming a structure in which the side surface of the glass epoxy substrate 2a constituting the IC package 5 is covered with the mold resin 4, it is possible to suppress the projection of the glass fiber from the outer peripheral side surface of the obtained semiconductor device. It is possible, and the work load on the manufacturing site can be reduced.

【0030】さらに、スリット7の開口溝によって、製
品の平面形状外郭が決まるため、製品の外形寸法のバラ
ツキを抑制することが可能であり、これにともなって、
製品の外周によって位置決めがなされるボール端子6を
精度良く配置形成することが可能となる。また、個片化
の際に、製品の平面形状外郭に沿ってモールド樹脂やガ
ラスエポキシ基板を切断するという工程が不要であり、
一続きのガラスエポキシ基板2からICパッケージ5を
スリット7の開口溝の外郭に沿って打ち抜くことで、比
較的容易に個片化が可能となる。
Furthermore, since the outer shape of the product is determined by the opening groove of the slit 7, it is possible to suppress variations in the external dimensions of the product.
The ball terminals 6 positioned by the outer periphery of the product can be accurately arranged and formed. In addition, at the time of singulation, there is no need to cut the mold resin or glass epoxy substrate along the outline of the product's plane shape,
By punching out the IC package 5 from the continuous glass epoxy substrate 2 along the outline of the opening groove of the slit 7, it is possible to relatively easily separate the IC package 5 into individual pieces.

【0031】なお、上記の例においては、基板吊り部2
bは、一つのICパッケージ5に対して8箇所、一辺に
2箇所づつ設ける場合を図示したが、平面形状が四角形
であるICパッケージ5の角部に1箇所づつ設けても良
いし、また別の配置、個数としても良い。ICパッケー
ジ5の角部に基板吊り部2bを設ける場合では、カット
パンチ10の形状を調整して、製品の角部を面取りでき
るようにすることも可能である。また、図面を用いて示
した例においても、ICパッケージ5の角部は、スリッ
ト7の外郭の形状が反映するため、スリット7の製品角
部に位置する部分が丸みを帯びるように、あらかじめス
リット7を開口する際に調整しておくことも可能であ
る。また、上記の例においては、ICパッケージ5を構
成する基板としてがr須エポキシ基板2aを用いる例を
示したが、別の材質からなる基板、例えばポリイミド基
板を用いることも可能である。次に説明する実施の形態
2以降の例についても同様のことが言える。
In the above example, the board suspension 2
Although b shows the case where eight IC packages 5 are provided and two ICs are provided on one side, one IC package 5 may be provided at each corner of the IC package 5 having a square planar shape. May be arranged and number. When the substrate hanging portion 2b is provided at the corner of the IC package 5, the shape of the cut punch 10 can be adjusted so that the corner of the product can be chamfered. Also, in the example shown in the drawings, since the corner of the IC package 5 reflects the outer shape of the slit 7, the slit is previously formed so that the product corner of the slit 7 is rounded. It is also possible to adjust when opening 7. Further, in the above-described example, the example in which the epoxy resin substrate 2a is used as the substrate constituting the IC package 5 has been described. However, a substrate made of another material, for example, a polyimide substrate may be used. The same can be said for the second and subsequent examples described below.

【0032】実施の形態2.次に、この発明の実施の形
態2について説明する。実施の形態1においては、製品
の構成要素として用いるガラスエポキシ基板2aと、捨
てしろとなるガラスエポキシ基板2cとの接続部となる
基板吊り部2bは、製品の個片化の際のカットパンチに
よる打ち抜きによって行う例を示した。この実施の形態
2では、基板吊り部2bをレーザビームを用いて切断
し、製品の個片化を行う場合について説明する。
Second Embodiment Next, a second embodiment of the present invention will be described. In the first embodiment, the substrate hanging portion 2b serving as a connection portion between the glass epoxy substrate 2a used as a component of the product and the glass epoxy substrate 2c to be discarded is formed by a cut punch at the time of individualizing the product. The example performed by punching was shown. In the second embodiment, a case will be described in which the substrate hanging portion 2b is cut using a laser beam to singulate products.

【0033】図9は、個片化を行う前のICパッケージ
5が、一続きのガラスエポキシ基板2に作り込まれた状
態を示しており、図面に付した符号10bは、ICパッ
ケージ5の外周を構成するつば部4aに位置する基板吊
り部2bに対して、照射されるレーザビームの照射方向
を示している。このレーザビーム照射方向10bに沿っ
て、ガラスエポキシ基板を切断することが可能な波長の
レーザービームを基板吊り部2に照射し、捨てしろとな
るガラスエポキシ基板2cと切り離す。これによって、
図10に示すように、基板吊り部2bが形成されていた
部分はレーザ切断部2bbとなる。
FIG. 9 shows a state in which the IC package 5 before singulation is formed on a continuous glass epoxy substrate 2, and reference numeral 10 b attached to the drawing denotes the outer periphery of the IC package 5. 2 shows the direction of irradiation of the laser beam to be applied to the substrate suspension 2b located at the flange 4a. Along the laser beam irradiation direction 10b, a laser beam having a wavelength capable of cutting the glass epoxy substrate is applied to the substrate hanging portion 2, and separated from the glass epoxy substrate 2c to be discarded. by this,
As shown in FIG. 10, the portion where the substrate suspension portion 2b is formed becomes the laser cutting portion 2bb.

【0034】上記のように、基板吊り部2bに対してレ
ーザビームを用いた切断処理を行った後、ICパッケー
ジ5はまだスリット7に嵌まり込んだ状態となっている
ため、図示しない吸着ヘッド、あるいは金型などを用い
て外力を加え、ガラスエポキシ基板2から取りはずすこ
とで個片化が可能となる。
As described above, after the cutting process using the laser beam is performed on the substrate hanging portion 2b, the IC package 5 is still fitted in the slit 7, so that the suction head (not shown) Alternatively, by applying an external force using a mold or the like and removing the external force from the glass epoxy substrate 2, individualization can be performed.

【0035】このように、局部的にレーザ加工を行うこ
とにより、しかも樹脂部分を加工しない場合には、加工
時に発生するスス(カーボン)が最小限に抑えられ、絶
縁性劣化や、異物付着などの品質低下を抑制することが
可能であり、かつ、レーザエネルギーも最小で済み、ラ
ンニングコストを抑えられるという効果が得られる。
As described above, when laser processing is performed locally, and when the resin portion is not processed, soot (carbon) generated at the time of processing is minimized. Can be suppressed, the laser energy can be minimized, and the running cost can be reduced.

【0036】実施の形態3.次に、図11に実施の形態
3による半導体装置の断面図を示す。先述の実施の形態
1および実施の形態2においては、ICパッケージ5に
モールド樹脂4から構成されるつば部4aが形成されて
いたが、この実施の形態3のICパッケージ5aにはつ
ば部4aは形成されていない。
Third Embodiment Next, FIG. 11 shows a sectional view of a semiconductor device according to a third embodiment. In the above-described first and second embodiments, the brim portion 4a made of the mold resin 4 is formed in the IC package 5, but the brim portion 4a is formed in the IC package 5a of the third embodiment. Not formed.

【0037】実施の形態1または実施の形態2において
示した製造方法に従って製造を行ってICパッケージ5
を製造し、その後、つば部4aのみを切断し、ガラスエ
ポキシ基板2aの裏面にボール端子6を配置形成するこ
とで図11に示す構造の半導体装置を得る。
The IC package 5 is manufactured according to the manufacturing method described in the first or second embodiment.
Then, only the flange portion 4a is cut, and the ball terminals 6 are arranged and formed on the back surface of the glass epoxy substrate 2a to obtain the semiconductor device having the structure shown in FIG.

【0038】このように、つば部4aが形成されていな
い半導体装置を得ることで、実施の形態1および実施の
形態2において示したガラスエポキシ基板2aの切断面
をモールド樹脂4によって覆うことでガラス繊維の飛び
出しを抑制することが可能である上、さらにつば部4a
を設けた場合よりも、より製品の外形寸法を小型化する
ことが可能となる。
As described above, by obtaining the semiconductor device in which the flange portion 4a is not formed, the cut surface of the glass epoxy substrate 2a shown in the first and second embodiments is covered with the mold resin 4 so that the glass It is possible to suppress the fiber from jumping out, and furthermore, the brim portion 4a
It is possible to further reduce the external dimensions of the product as compared with the case where the device is provided.

【0039】また、つば部4aの切断は個片化の前の工
程で切断しても、個片化後に切断しても良い。さらに、
ボール端子6は、つば部4aの切断の前後のどちらの工
程で配置形成することが可能である。さらに、切断方法
については、ダイシングソーを用いて切断する方法や、
レーザビームの照射による方法などがあり、レーザビー
ムを照射してつば部4aを切断する場合は、処置中にエ
アーを噴き付けたり、水などの液体を加工部に供給した
りすることによって発生するススなどが加工面に付着す
ることを抑制することが可能であり、また、切断処理後
に、加工面に化学研磨処理を行うなどして洗浄を行うこ
とも可能であることは言うまでもない。
Further, the cutting of the brim portion 4a may be performed in a step before the singulation or after the singulation. further,
The ball terminals 6 can be arranged and formed in any of the steps before and after the cutting of the flange portion 4a. Furthermore, regarding the cutting method, a method using a dicing saw,
There is a method of irradiating a laser beam or the like. When the collar portion 4a is cut by irradiating a laser beam, it is generated by spraying air during treatment or supplying a liquid such as water to the processing portion. Needless to say, it is possible to suppress soot and the like from adhering to the processing surface, and it is also possible to clean the processing surface by performing a chemical polishing process after the cutting process.

【0040】実施の形態4.次に、この発明の実施の形
態4について説明する。この実施の形態4によって製造
する半導体装置は、図11に示す実施の形態3によるも
のと同様の断面構造を持っており、その製造工程に特徴
があるものである。実施の形態3においては、一旦形成
したモールド樹脂4からなるつば部4aを切断する方法
について示した。この実施の形態4では、最初からつば
部4aに相当する部分を形成しない製造方法について説
明する。
Embodiment 4 Next, Embodiment 4 of the present invention will be described. The semiconductor device manufactured according to the fourth embodiment has the same cross-sectional structure as that according to the third embodiment shown in FIG. 11, and is characterized by its manufacturing process. In the third embodiment, the method of cutting the brim portion 4a made of the mold resin 4 once formed has been described. In the fourth embodiment, a description will be given of a manufacturing method in which a portion corresponding to the flange portion 4a is not formed from the beginning.

【0041】まず、図3に示したものと同様のガラスエ
ポキシ基板2を用意する。その後、モールド金型を用い
て樹脂封止を行う。この時、用いるモールド金型は、隣
接して配置される半導体装置間に位置する捨てしろとな
るガラスエポキシ基板2cの境界領域のスリット7の開
口溝の外郭上端からICパッケージ5aの上面外周に向
かって斜めに切り上がった面を持ち、このモールド金型
を用いて樹脂封止を行うとつば部4aを持たないICパ
ッケージ5aを得ることが可能となる。樹脂封止後の構
造断面図を図12(a)に示す。
First, a glass epoxy substrate 2 similar to that shown in FIG. 3 is prepared. Thereafter, resin sealing is performed using a mold. At this time, the mold used is from the upper end of the opening groove of the slit 7 in the boundary region of the glass epoxy substrate 2c to be discarded between the semiconductor devices arranged adjacent to the outer periphery of the upper surface of the IC package 5a. When the resin is sealed using this mold, the IC package 5a having no flange 4a can be obtained. FIG. 12A is a cross-sectional view of the structure after resin sealing.

【0042】図12(a)は、モールド金型と、製造過
程にある被処理基板とがズレることなく接触した場合に
得られる断面構造について示した図であるが、ズレが生
じた場合は図12(b)に示すような構造となる。図1
2(b)にはズレ幅xである場合を示す。この場合にお
いても、ズレ幅xがスリット7の開口幅よりも小さく収
まってる場合はガラスエポキシ基板2aの表面および断
面が露出することなく、ガラスエポキシ基板2aの断面
からガラス繊維が飛び出すこともなく、作業負荷が大き
くなることもない。
FIG. 12A is a diagram showing a cross-sectional structure obtained when a mold and a substrate to be processed in a manufacturing process are in contact with each other without displacement. The structure is as shown in FIG. FIG.
2 (b) shows a case where the displacement width is x. Also in this case, when the shift width x is smaller than the opening width of the slit 7, the surface and the cross section of the glass epoxy substrate 2a are not exposed, and the glass fibers do not jump out of the cross section of the glass epoxy substrate 2a. Work load does not increase.

【0043】実施の形態5.次に、この発明の実施の形
態5について説明する。上述の実施の形態1〜4におい
ては、一続きのガラスエポキシ基板2に複数個のICパ
ッケージを連続的に配置する際に、隣り合うICパッケ
ージ間に捨てしろとなる部分のガラスエポキシ基板2c
が設けられた例について示したが、この実施の形態5に
よる半導体装置の製造方法では、捨てしろとなる基板面
積をより小さく抑制し、基板の有効利用を可能とする場
合について説明する。
Fifth Embodiment Next, a fifth embodiment of the present invention will be described. In the first to fourth embodiments, when a plurality of IC packages are continuously arranged on the continuous glass epoxy substrate 2, a portion of the glass epoxy substrate 2c that is to be discarded between adjacent IC packages.
Although the example in which is provided is described, a case will be described in the method of manufacturing a semiconductor device according to the fifth embodiment where the substrate area to be discarded is suppressed to be smaller and the substrate can be effectively used.

【0044】図13(a)は、この実施の形態5による
半導体装置の製造過程の断面構造を示すものであり、個
片化前の段階のものを示している。この図13(a)に
示すように、隣り合う2つの半導体装置を構成するガラ
スエポキシ基板2a間にはスリット幅S1のスリットが
設けられており、そのスリット幅S1の中心(一点鎖線
で示す)をダイシングソー若しくはレーザービームを用
いて切断することにより、個片化されたICパッケージ
5aを得ることが可能となる。この場合は、図13
(a)に示すように、モールド樹脂4のICパッケージ
5aの平面形状外郭に相当する領域に狭い溝を形成でき
るようなモールド金型を用いて製造を行う。スリット幅
S1をより小さく設定することで基板面積をさらに有効
利用することが可能となる。
FIG. 13 (a) shows a cross-sectional structure of a semiconductor device according to the fifth embodiment in a manufacturing process, which shows a stage before the individualization. As shown in FIG. 13A, a slit having a slit width S1 is provided between the glass epoxy substrates 2a constituting two adjacent semiconductor devices, and the center of the slit width S1 (indicated by a chain line). Is cut using a dicing saw or a laser beam, so that individualized IC packages 5a can be obtained. In this case, FIG.
As shown in (a), the manufacturing is performed using a molding die capable of forming a narrow groove in a region corresponding to the outline of the planar shape of the IC package 5a of the molding resin 4. By setting the slit width S1 to be smaller, the substrate area can be more effectively used.

【0045】その他、図13(b)に示すように、異な
るモールド金型を用いてつば部4aを有する構造とする
ことも可能である。この場合においても、一点鎖線で示
す領域で切断するため、基板の捨てしろとなる領域を極
力小さくすることができる。また、切断する部分のモー
ルド樹脂4の厚みが小さいほど個片化の際の切断を容易
に行うことが可能となる。
In addition, as shown in FIG. 13 (b), a structure having a flange portion 4a using a different mold may be used. Also in this case, since the cutting is performed in the area indicated by the dashed line, the area where the substrate is thrown away can be minimized. Further, the smaller the thickness of the mold resin 4 at the portion to be cut, the easier it is to cut when individualizing.

【0046】この場合、樹脂封止は、スリット幅S2で
示す領域において一点鎖線で示した位置を中心として、
ICパッケージ5aのつば部4aの幅の2倍に相当する
底を有する溝を形成できるようなモールド金型を用いて
製造を行う。スリット幅S2の幅をより小さくし、つば
部4aの幅を小さくするように設定することでさらに基
板面積を有効利用することは可能である。
In this case, the resin sealing is performed by centering on the position indicated by the dashed line in the area indicated by the slit width S2.
Manufacturing is performed using a mold that can form a groove having a bottom corresponding to twice the width of the flange portion 4a of the IC package 5a. By setting the width of the slit width S2 to be smaller and the width of the flange portion 4a to be smaller, it is possible to further effectively use the substrate area.

【0047】実施の形態6.次に、この発明の実施の形
態6について説明する。この実施の形態6においては、
図11に示す断面構造を有するICパッケージ5aを、
捨てしろとなるガラスエポキシ基板2cの面積を極力小
さくし、基板面積を有効利用する例について説明する。
この実施の形態6では、ガラスエポキシ基板2に開口し
たスリット7内で、モールド金型同士を突き合わせた状
態で樹脂封止を行うことを特徴としている。
Embodiment 6 Next, Embodiment 6 of the present invention will be described. In the sixth embodiment,
An IC package 5a having a sectional structure shown in FIG.
An example in which the area of the glass epoxy substrate 2c to be discarded is made as small as possible and the substrate area is effectively used will be described.
The sixth embodiment is characterized in that resin sealing is performed in a state where the mold dies abut each other in a slit 7 opened in the glass epoxy substrate 2.

【0048】図14(a)は、樹脂封止を行う前の段階
で、製造過程にある被処理基板12を樹脂封止する際に
用いるモールド金型11bに被処理基板12を載置した
場合の断面図を示している。その後、図14(b)に示
すように、スリット7の開口溝内においてモールド金型
11bの上面にモールド金型11aを突き合わせ、モー
ルド樹脂4を注入して樹脂封止し、個片化されていない
状態のICパッケージ5aを得る。
FIG. 14 (a) shows a case where the substrate 12 is placed on a mold 11b used for resin-sealing the substrate 12 in a manufacturing process before the resin sealing is performed. FIG. Thereafter, as shown in FIG. 14B, the mold die 11a is brought into contact with the upper surface of the mold die 11b in the opening groove of the slit 7, and the mold resin 4 is injected and resin-sealed to be separated. An IC package 5a with no state is obtained.

【0049】図14(c)に、樹脂封止を行った後の平
面図を示す。隣り合うICパッケージ5a間には捨てし
ろとなるガラスエポキシ基板2cが配置されておらず、
スリット7の形成領域においてモールド樹脂4が切り離
された状態であり、後の工程においてモールド樹脂を切
断する必要もなく、基板吊り部2bを切断するだけで個
片化を行うことが可能である。
FIG. 14C shows a plan view after resin sealing is performed. There is no glass epoxy substrate 2c to be thrown away between adjacent IC packages 5a.
This is a state in which the mold resin 4 has been cut off in the area where the slit 7 is formed, and there is no need to cut the mold resin in a later step, and it is possible to singulate just by cutting the substrate hanging part 2b.

【0050】また、図14(d)に示すように、上部と
下部のモールド金型11a、11bとの突き合わせ面積
を極力小さくすることで、スリット7の幅をより小さく
することが可能であり、ガラスエポキシ基板2の面積の
有効利用を行うことが可能となる。なお、図14(c)
では、ICパッケージ5aが一方向に複数個並ぶ状態と
なる例を示したが、図14(d)に示すように、基板の
基準となる位置から左右上下に複数個配置することも可
能であることは言うまでもない。
Further, as shown in FIG. 14D, the width of the slit 7 can be further reduced by minimizing the abutting area between the upper and lower mold dies 11a and 11b. The area of the glass epoxy substrate 2 can be used effectively. FIG. 14 (c)
In the above, an example is shown in which a plurality of IC packages 5a are arranged in one direction. However, as shown in FIG. 14D, a plurality of IC packages 5a can be arranged on the left, right, up and down from a reference position of the substrate. Needless to say.

【0051】ただし、いずれの場合においてもモールド
金型11aは、基板吊り部2bを逃がすような状態とな
るように基板吊り部2bの配置領域には溝部を形成する
ものとする。
However, in any case, the mold 11a has a groove formed in the area where the substrate suspension 2b is disposed so that the substrate suspension 2b is released.

【0052】[0052]

【発明の効果】この発明によれば、半導体装置を構成す
る基板の側面が、モールド樹脂によって覆われた構造と
なっているため、基板の側面からガラス繊維がほつれて
飛び出したとしても、製品の表面からはガラス繊維がは
み出すことはなく、製造現場における作業性に悪影響を
与えることがない。
According to the present invention, since the side surface of the substrate constituting the semiconductor device has a structure covered with the mold resin, even if the glass fiber is frayed from the side surface of the substrate and pops out, the product of the product can be obtained. The glass fibers do not protrude from the surface, and do not adversely affect the workability at the manufacturing site.

【0053】また、この発明によれば、あらかじめ一続
きのガラスエポキシ基板に対して、ICパッケージの平
面形状外郭に相当する位置からICパッケージの中心に
向かって幅を持って開口されたスリットを形成し、樹脂
封止を行う段階でこのスリット内にモールド樹脂を充填
することで、ICパッケージとして用いる領域のガラス
エポキシ基板の側面をモールド樹脂で覆い、その後、I
Cパッケージの平面形状外郭に相当するスリットの外郭
に沿って打ち抜きを行うことで、モールド樹脂を切断す
ることなく、また基板吊り部としてスリットを開口する
ことなく残した部分を切断するだけでICパッケージを
個片化することが可能である。
Further, according to the present invention, a slit is formed on a continuous glass epoxy substrate in advance with a width opening from a position corresponding to the outline of the planar shape of the IC package toward the center of the IC package. Then, by filling the slit with a mold resin at the stage of performing resin sealing, the side surface of the glass epoxy substrate in an area used as an IC package is covered with the mold resin.
By punching along the outer contour of the slit corresponding to the outer contour of the planar shape of the C package, the IC package can be cut only by cutting the mold resin and cutting the remaining portion without opening the slit as a substrate hanging portion. Can be singulated.

【0054】さらに、この発明によれば、ICパッケー
ジの平面形状外郭が、スリットの外郭の形状に一致し、
スリットに充填するモールド樹脂の外郭がICパッケー
ジの平面形状外郭と一致するため、得られるICパッケ
ージの外形のバラツキを抑制できるとともに、ボール端
子の配置形成を高精度に行うことが可能となる。
Further, according to the present invention, the outline of the planar shape of the IC package matches the shape of the outline of the slit,
Since the outline of the mold resin filled in the slit matches the outline of the planar shape of the IC package, it is possible to suppress variations in the external shape of the obtained IC package, and it is possible to arrange and form the ball terminals with high precision.

【0055】また、この発明によれば、ガラスエポキシ
基板に、基板吊り部としてスリットを開口せずに残した
部分の、ICパッケージの平面形状外郭に相当する位置
の切断は、レーザビームによって行うことで、そのレー
ザ加工面からのガラス繊維のほつれによる飛び出しを防
止することが可能である。
Further, according to the present invention, the portion of the glass epoxy substrate which is left without opening a slit as a substrate suspension portion is cut by a laser beam at a position corresponding to the outline of the planar shape of the IC package. Thus, it is possible to prevent the glass fiber from flying out from the laser processing surface due to fraying.

【0056】さらに、スリットに充填されたモールド樹
脂によって構成されるつば部を、ICパッケージを構成
するガラスエポキシ基板の側面がモールド樹脂に覆われ
た状態を保持した上で切断することで、ICパッケージ
の外形寸法の小型化が可能となる。
Further, the brim portion made of the mold resin filled in the slit is cut while keeping the side surface of the glass epoxy substrate constituting the IC package covered with the mold resin, thereby cutting the IC package. It is possible to reduce the external dimensions of the device.

【0057】また、この発明によれば、一続きのガラス
エポキシ基板に形成したスリット内に、ICパッケージ
の平面形状外郭が位置する状態とし、樹脂封止後にIC
パッケージの平面形状外郭に沿ってモールド樹脂を切断
することでICパッケージの個片化が可能となる。スリ
ットの開口幅を小さくすることで、ガラスエポキシ基板
の捨てしろを少なくし、基板面積の有効利用が可能とな
る。
According to the present invention, the outline of the planar shape of the IC package is located in the slit formed in the continuous glass epoxy substrate, and the resin package is sealed.
By cutting the mold resin along the outline of the planar shape of the package, individualization of the IC package becomes possible. By reducing the opening width of the slit, the margin for discarding the glass epoxy substrate is reduced, and the substrate area can be effectively used.

【0058】さらに、この発明によれば、一続きのガラ
スエポキシ基板に形成したスリット内において、樹脂封
止時に用いるモールド金型が突き合わされる状態とし、
樹脂封止後にモールド金型をはずした後、基板吊り部を
切断するだけで、モールド樹脂を切断することなくIC
パッケージを個片化することが可能となる。スリットの
開口幅を小さくすることで、ガラスエポキシ基板の捨て
しろを少なくし、基板面積の有効利用が可能となる。
Further, according to the present invention, a mold formed at the time of resin sealing is brought into abutment in a slit formed in a continuous glass epoxy substrate,
After removing the mold after resin encapsulation, simply cut the substrate hanging part and cut the IC without cutting the mold resin.
It becomes possible to singulate the package. By reducing the opening width of the slit, the margin for discarding the glass epoxy substrate is reduced, and the substrate area can be effectively used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による半導体装置の
断面図である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1による半導体装置の
斜視図である。
FIG. 2 is a perspective view of the semiconductor device according to the first embodiment of the present invention;

【図3】 この発明の実施の形態1の半導体装置の製造
過程を示す平面図である。
FIG. 3 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図4】 この発明の実施の形態1の半導体装置の製造
過程を示す平面図である。
FIG. 4 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図5】 この発明の実施の形態1の半導体装置の製造
過程を示す平面図である。
FIG. 5 is a plan view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図6】 この発明の実施の形態1の半導体装置の製造
過程を示す断面図である。
FIG. 6 is a sectional view illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図7】 この発明の実施の形態1の半導体装置の製造
過程を示す断面図である。
FIG. 7 is a sectional view illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図8】 この発明の実施の形態1の半導体装置の製造
過程を示す断面図である。
FIG. 8 is a sectional view illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図9】 この発明の実施の形態2の半導体装置の製造
過程を示す断面図である。
FIG. 9 is a sectional view illustrating a manufacturing process of the semiconductor device according to the second embodiment of the present invention;

【図10】 この発明の実施の形態2の半導体装置の製
造過程を示す断面図である。
FIG. 10 is a cross-sectional view showing a manufacturing process of the semiconductor device according to the second embodiment of the present invention;

【図11】 この発明の実施の形態3の半導体装置の断
面を示す図である。
FIG. 11 is a diagram illustrating a cross section of a semiconductor device according to a third embodiment of the present invention;

【図12】 この発明の実施の形態4の半導体装置の製
造過程を示す断面図である。
FIG. 12 is a cross-sectional view showing a process of manufacturing the semiconductor device according to Embodiment 4 of the present invention;

【図13】 この発明の実施の形態5の半導体装置の製
造過程を示す断面図である。
FIG. 13 is a sectional view illustrating a manufacturing process of the semiconductor device according to the fifth embodiment of the present invention;

【図14】 この発明の実施の形態6の半導体装置の製
造過程を示す図である。
FIG. 14 is a view illustrating a process of manufacturing the semiconductor device according to the sixth embodiment of the present invention;

【図15】 従来の技術による半導体装置の断面を示す
図である。
FIG. 15 is a diagram showing a cross section of a semiconductor device according to a conventional technique.

【図16】 従来の技術による半導体装置の斜視図であ
る。
FIG. 16 is a perspective view of a semiconductor device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1. ICチップ 2、2a、2c. ガラスエポキシ基
板 2b. 基板吊り部 2bb. レーザ切断部 3. ワ
イヤ 4. モールド樹脂 4a. つば部、4b. パッケージ
端部 5、5a. ICパッケージ 6. ボール端子、 7.
スリット 8. 基板押さえ 9. ダイカット 10. カットパ
ンチ、10a. カット方向 10b. レーザビーム照
射方向、11a、11b. モールド金型 12. 被処
理基板。
1. IC chip 2, 2a, 2c. Glass epoxy board 2b. Board hanging part 2bb. Laser cutting part 3. Wire 4. Mold resin 4a. Collar part, 4b. Package end part 5, 5a. IC package 6. Ball terminal , 7.
Slit 8. Substrate holder 9. Die cut 10. Cut punch, 10a. Cut direction 10b. Laser beam irradiation direction, 11a, 11b. Mold 12. Substrate to be processed.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 基板、上記基板上に載置され、ワイヤに
よって接続されたICチップ、上記ICチップおよびワ
イヤを上記基板に樹脂封止するモールド樹脂からなるI
Cパッケージを備え、上記基板の側面が上記モールド樹
脂によって覆われていることを特徴とする半導体装置。
1. A substrate comprising: a substrate; an IC chip mounted on the substrate and connected by wires; and a mold resin for sealing the IC chip and the wires to the substrate.
A semiconductor device comprising a C package, wherein a side surface of the substrate is covered with the mold resin.
【請求項2】 基板の側面を取り囲み、上記基板の側面
の位置に相当する上記基板の外周の外側に突き出した状
態のモールド樹脂から構成されるつば部を備えたことを
特徴とする請求項1記載の半導体装置。
2. A flange portion surrounding a side surface of the substrate and formed of a mold resin projecting outside the outer periphery of the substrate corresponding to the position of the side surface of the substrate. 13. The semiconductor device according to claim 1.
【請求項3】 つば部には、ICパッケージを構成する
基板から突出した状態の基板吊り部が配置され、上記基
板吊り部は、上記基板と一続きの部材により構成される
ことを特徴とする請求項2記載の半導体装置。
3. A bridging portion is provided with a substrate suspending portion projecting from a substrate constituting the IC package, and the substrate suspending portion is constituted by a continuous member with the substrate. The semiconductor device according to claim 2.
【請求項4】 基板の側面の、モールド樹脂によって覆
われていない領域は、レーザビームによって加工されて
いることを特徴とする請求項1または請求項2記載の半
導体装置。
4. The semiconductor device according to claim 1, wherein a region of the side surface of the substrate which is not covered with the mold resin is processed by a laser beam.
【請求項5】 ICパッケージの側面の外郭は、基板の
側面に対して平行となるように、上記基板の側面から幅
を持って取り囲んだ第一の側面と、上記第一の側面の上
端外周から上記ICパッケージの上面外周に向かって切
れあがった第二の側面とによって構成され、上記ICパ
ッケージの上面および側面は、モールド樹脂の表面によ
って構成されていることを特徴とする請求項1記載の半
導体装置。
5. An outer periphery of a side surface of the IC package, the first side surface having a width from the side surface of the substrate so as to be parallel to the side surface of the substrate, and an outer periphery of an upper end of the first side surface. 2. The IC package according to claim 1, wherein the IC package includes a second side surface that is cut toward an outer periphery of an upper surface of the IC package, and the upper surface and the side surface of the IC package are configured by a surface of a mold resin. Semiconductor device.
【請求項6】 モールド樹脂の平面形状外郭が、ICパ
ッケージの平面形状の外郭に相当することを特徴とする
請求項1、請求項2または請求項5のいずれか一項記載
の半導体装置。
6. The semiconductor device according to claim 1, wherein the outline of the planar shape of the mold resin corresponds to the outline of the planar shape of the IC package.
【請求項7】 一続きの基板に対し、少なくとも得よう
とするICパッケージの平面形状外郭に相当する位置か
ら、基板吊り部として残す部分を除いて、幅を持って上
記平面形状の中心に向かって開口してスリットを形成す
る工程、上記パッケージとして用いる上記基板の上面に
ICチップを載置し、ワイヤによって接続する工程、上
記ICチップが搭載され、上記ICパッケージとなる製
造過程にある被処理基板を樹脂封止し、同時に上記スリ
ットにモールド樹脂を充填して上記基板の側面を上記モ
ールド樹脂で覆う工程を含むことを特徴とする半導体装
置の製造方法。
7. With respect to a series of substrates, a width extends toward a center of the planar shape from a position corresponding to at least an outline of a planar shape of an IC package to be obtained, except for a portion to be left as a substrate suspending portion. Forming an opening to form a slit, placing an IC chip on the upper surface of the substrate used as the package and connecting with a wire, and treating the IC chip in a manufacturing process in which the IC chip is mounted and becomes the IC package. A method of manufacturing a semiconductor device, comprising: sealing a substrate with a resin, filling the slit with a mold resin at the same time, and covering a side surface of the substrate with the mold resin.
【請求項8】 スリットの外郭によって囲まれる領域が
ICパッケージの平面形状に相当する場合、樹脂封止
後、スリットの外郭に沿って打ち抜きを行い、基板吊り
部も同時に切断することで上記ICパッケージを個片化
する工程を含むことを特徴とする請求項7記載の半導体
装置の製造方法。
8. When the area surrounded by the outer contour of the slit corresponds to the planar shape of the IC package, after sealing with a resin, punching is performed along the outer contour of the slit, and the substrate suspending portion is cut at the same time. 8. The method of manufacturing a semiconductor device according to claim 7, further comprising a step of dividing the semiconductor device into individual pieces.
【請求項9】 スリットの外郭によって囲まれる領域が
ICパッケージの平面形状に相当するする場合、樹脂封
止後、レーザビームによる加工で基板吊り部を切断し、
スリットの外郭に沿ってはずしてICパッケージを個片
化する工程を含むことを特徴とする請求項7記載の半導
体装置の製造方法。
9. When the region surrounded by the outer contour of the slit corresponds to the planar shape of the IC package, the substrate suspension is cut by laser beam processing after resin sealing,
8. The method of manufacturing a semiconductor device according to claim 7, further comprising the step of separating the IC package into individual pieces by removing the package along the outer periphery of the slit.
【請求項10】 スリットの外郭によって囲まれる領域
が、ICパッケージの平面形状外郭を取り囲み、より広
く形成される場合、上記ICパッケージを構成する基板
の側面がモールド樹脂によって覆われた状態を保ちつ
つ、上記ICパッケージの外郭に沿って、上記スリット
に充填され、また上記スリット上に位置する上記モール
ド樹脂に対して切断を行うと同時に、上記スリットとし
て開口されずに残された基板吊り部も切断することによ
って上記ICパッケージの個片化を行うことを特徴とす
る請求項7記載の半導体装置の製造方法。
10. A region surrounded by the outline of the slit surrounds the outline of the planar shape of the IC package, and when the region is formed wider, the side surface of the substrate constituting the IC package is kept covered with the mold resin. Along the outer periphery of the IC package, cutting is performed on the mold resin filled in the slit and located on the slit, and at the same time, the substrate suspending portion left without being opened as the slit is also cut. 8. The method for manufacturing a semiconductor device according to claim 7, wherein the IC package is divided into individual pieces.
【請求項11】 基板にICパッケージの平面形状を含
んでさらに広がりを持つスリットを形成する工程、上記
基板上に載置されたICチップがワイヤによって上記基
板に接続された被処理基板に対して、上記スリット内に
おいて上記ICパッケージに相当する形状のモールド金
型が突き合わせて樹脂封止を行い、上記基板の側面をモ
ールド樹脂で覆う工程、上記モールド金型を上記被処理
基板からはずし、上記基板の側面が上記モールド樹脂に
よって覆われた状態を保ちつつ、上記スリットとして開
口されずに残された基板吊り部を上記モールド樹脂の外
周に沿って切断することで上記ICパッケージを個片化
する工程を含むことを特徴とする半導体装置の製造方
法。
11. A step of forming a slit having a further expansion including the planar shape of the IC package on the substrate, wherein the IC chip mounted on the substrate is connected to the substrate to be processed connected to the substrate by wires. A step in which a mold having a shape corresponding to the IC package is abutted in the slit to perform resin sealing, and covering a side surface of the substrate with a mold resin; removing the mold from the substrate to be processed; Cutting the IC package into individual pieces by cutting along the outer periphery of the mold resin the substrate hanging portion left without being opened as the slit while keeping the side surface of the IC package covered with the mold resin. A method for manufacturing a semiconductor device, comprising:
JP8946499A 1999-03-30 1999-03-30 Semiconductor device and manufacture thereof Pending JP2000286366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8946499A JP2000286366A (en) 1999-03-30 1999-03-30 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8946499A JP2000286366A (en) 1999-03-30 1999-03-30 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000286366A true JP2000286366A (en) 2000-10-13

Family

ID=13971441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8946499A Pending JP2000286366A (en) 1999-03-30 1999-03-30 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000286366A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164364A (en) * 2000-11-29 2002-06-07 Apic Yamada Corp Method of manufacturing semiconductor device
KR101753519B1 (en) * 2016-03-09 2017-07-04 앰코 테크놀로지 코리아 주식회사 Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
KR101824727B1 (en) * 2017-06-26 2018-03-15 앰코테크놀로지코리아(주) Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
JP2018520515A (en) * 2015-07-28 2018-07-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Component comprising a metal carrier and method for manufacturing the component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164364A (en) * 2000-11-29 2002-06-07 Apic Yamada Corp Method of manufacturing semiconductor device
JP2018520515A (en) * 2015-07-28 2018-07-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Component comprising a metal carrier and method for manufacturing the component
US10665758B2 (en) 2015-07-28 2020-05-26 Osram Oled Gmbh Component having a metal carrier and method for producing components
KR101753519B1 (en) * 2016-03-09 2017-07-04 앰코 테크놀로지 코리아 주식회사 Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
KR101824727B1 (en) * 2017-06-26 2018-03-15 앰코테크놀로지코리아(주) Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof

Similar Documents

Publication Publication Date Title
US10249595B2 (en) Method of manufacturing a semiconductor device
US20060125064A1 (en) Semiconductor device and a method of manufacturing the same
JP2007329445A (en) Method of manufacturing resin-sealed semiconductor device, and wiring board therefor
JP2001176898A (en) Method for manufacturing semiconductor package
JP2000286366A (en) Semiconductor device and manufacture thereof
JP2000277550A (en) Semiconductor device and its manufacture
JPH08227964A (en) Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device
JP2005191258A (en) Method of manufacturing semiconductor device
JPH0738036A (en) Manufacture of semiconductor device
JPH0514513Y2 (en)
JP2019075430A (en) Manufacturing method of lead frame and lead frame
JP2704128B2 (en) Lead frame for semiconductor device and method of manufacturing the same
KR100214570B1 (en) Method for fabricating semiconductor package
JPH03152965A (en) Manufacture of lead frame and semiconductor device
TW202312403A (en) Semiconductor device manufacturing method and lead frame
KR101198051B1 (en) Thin foil semiconductor package
KR200292793Y1 (en) Structure of fan-in TAB lead for micro-film for a semiconductor package
JPH08124950A (en) Manufacture of semiconductor device
JPH05190719A (en) Manufacture of multipin lead frame
JPS63302545A (en) Resin sealed type semiconductor lead frame
JP2005005643A (en) Semiconductor device and its manufacturing device
JPH07297339A (en) Semiconductor device and manufacture thereof
JP2001332570A (en) Adhesive tape for fixing substrate of semiconductor package base and method for manufacturing the same
JPH04242964A (en) Lead frame and manufacture thereof
JP2001230346A (en) Jig for resin package of semiconductor chip and method of manufacturing semiconductor device