JPH08227964A - Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device - Google Patents

Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device

Info

Publication number
JPH08227964A
JPH08227964A JP7056494A JP5649495A JPH08227964A JP H08227964 A JPH08227964 A JP H08227964A JP 7056494 A JP7056494 A JP 7056494A JP 5649495 A JP5649495 A JP 5649495A JP H08227964 A JPH08227964 A JP H08227964A
Authority
JP
Japan
Prior art keywords
lead
integrated circuit
semiconductor integrated
lead frame
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7056494A
Other languages
Japanese (ja)
Inventor
Fujio Kobayashi
富士雄 小林
Masakazu Tawara
政和 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7056494A priority Critical patent/JPH08227964A/en
Publication of JPH08227964A publication Critical patent/JPH08227964A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B28/00Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements
    • C04B28/001Compositions of mortars, concrete or artificial stone, containing inorganic binders or the reaction product of an inorganic and an organic binder, e.g. polycarboxylate cements containing unburned clay
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Abstract

PURPOSE: To realize high mounting while realizing compactness by enlarging a lead pitch interval at a solder land part by providing a lead pattern which extends radially around a die pad arranged in a central part of a conductive disc member. CONSTITUTION: A circular lead frame wherein a lead is extended radially from a die pad at a central part is completed by punching a lead frame element material 9 formed to prepare one IC package to one lead frame by a press. Then, a semiconductor chip 5 is die-bonded to the lead frame 10. After a gold line 7 is wire-bonded, it is formed by molding by using resin 8. Then, resin burr 11 between leads 6 is removed by a process in a press die, a die bar 12 and an outer circumferential ring 13 are pulled down, lead bending processing is performed for the lead 6 by a punch and a die of a circular die set and a semiconductor integrated circuit is completed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図14及び図15) 発明が解決しようとする課題(図14) 課題を解決するための手段(図1) 作用(図1) 実施例(図1〜図13) (1)外形形状(図1) (2)製造工程(図2) (3)各部の構成及び各製造工程での詳細(図2〜図
8) (4)実施例の効果 (5)他の実施例(図9〜図13) 発明の効果
[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology (FIGS. 14 and 15) Problem to be Solved by the Invention (FIG. 14) Means for Solving the Problem (FIG. 1) Action (FIG. 1) Embodiment (FIGS. 1 to 13) ) (1) External shape (FIG. 1) (2) Manufacturing process (FIG. 2) (3) Configuration of each part and details in each manufacturing process (FIGS. 2 to 8) (4) Effect of the embodiment (5) Others Example (FIGS. 9 to 13) Effect of the invention

【0002】[0002]

【産業上の利用分野】本発明はリードフレーム及び半導
体集積回路装置に関し、特にリードピツチの狭い半導体
部品及びこれに用いるものに適用して好適なものであ
る。また本発明は半導体集積回路装置製造方法及び半導
体集積回路装置製造装置に関し、特にリードピツチの狭
い半導体部品を製造する場合に適用して好適なものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a semiconductor integrated circuit device, and is particularly suitable for application to a semiconductor component having a narrow lead pitch and a component used for the same. Further, the present invention relates to a method for manufacturing a semiconductor integrated circuit device and a device for manufacturing a semiconductor integrated circuit device, and is particularly suitable for application to the case of manufacturing a semiconductor component having a narrow lead pitch.

【0003】[0003]

【従来の技術】従来、半導体部品(以下ICと呼ぶ)の
パツケージ形態には、SIP(SingleIn-line Paskage)
形、DIP(Dual In-line Package)形、QFP(Quad Fl
at Package) 形等がある。このうちQFP形は4方向に
リードが出ているもので、リード間隔の狭いものとして
知られている。しかし、このQFP形ICパツケージの
場合、リードピツチが狭いためにICを回路基板上に取
り付ける際、隣接するリードの半田ランド部分が互いに
短絡し易い。このため半田を接着するには非常に高度な
技術が必要であつた。ところで今後、集積密度をさらに
高くするために、そのQFP形のリードピツチをさらに
狭くしリード本数を増やすことが望まれている。
2. Description of the Related Art Conventionally, a package form of a semiconductor component (hereinafter referred to as an IC) has been a SIP (Single In-line Paskage).
Type, DIP (Dual In-line Package) type, QFP (Quad Fl)
at Package) form etc. Among them, the QFP type has leads in four directions and is known to have a narrow lead interval. However, in the case of this QFP type IC package, since the lead pitch is narrow, when mounting the IC on the circuit board, the solder land portions of the adjacent leads are likely to be short-circuited to each other. For this reason, a very advanced technique is required to bond the solder. By the way, in the future, in order to further increase the integration density, it is desired to further narrow the QFP type lead pitch and increase the number of leads.

【0004】ところで図15(A)、(B)において、
従来用いられているリードフレームを示しておく。この
リードフレームは1枚のリードフレームを切断後、複数
分のパツケージに分離されるパターンが加工されている
ものである。リードフレームの材料にはフープ材が用い
られており、複数パツケージ分を1単位としてパイロツ
ト穴2を基準にプレスにより打ち抜き工程を経て(図1
5(A))、その後、ダイボンデイング工程、ワイヤボ
ンデイング工程そして樹脂封止によるモールド成形を介
してICパツケージを作成している。そしてリード外装
してからリードの一端を各々切り離して1枚からなるリ
ードセル(図15(B))として独立させて完成させる
ようになされている。
By the way, in FIGS. 15 (A) and 15 (B),
The lead frame conventionally used is shown below. This lead frame has a pattern in which a single lead frame is cut and then separated into a plurality of packages. A hoop material is used as the material of the lead frame, and a punching process is performed by pressing with a plurality of packages as one unit based on the pilot hole 2 (see FIG. 1).
5 (A)), and thereafter, an IC package is created through a die bonding process, a wire bonding process, and a molding process by resin sealing. Then, after covering the leads, one end of each of the leads is cut off to be independently completed as a single read cell (FIG. 15B).

【0005】しかし一般にはQFP形ICパツケージの
リードピツチを狭くするにつれて図14に示すように、
その分内部のリード1の形状が複雑になり間隔も狭くな
つてくるので、ワイヤボンデイング時における装置の動
きが複雑になるのは避け得ない問題があつた。
However, generally, as the lead pitch of the QFP type IC package is narrowed, as shown in FIG.
As a result, the shape of the lead 1 inside becomes complicated and the interval becomes narrower, so that there is an unavoidable problem that the movement of the device during wire bonding becomes complicated.

【0006】[0006]

【発明が解決しようとする課題】ところでかかる構成の
QFP形ICパツケージ用のリードフレームにおいて
は、リード1の本数を増やそうとするとリード間隔がま
すます狭くなるのでリード1自体を細くしなければなら
ず、その分強度を十分にとることができない問題があつ
た。
By the way, in the lead frame for the QFP type IC package having such a structure, if the number of the leads 1 is increased, the lead spacing becomes narrower. Therefore, the leads 1 themselves must be thinned. However, there was a problem that the strength could not be taken sufficiently.

【0007】またリードフレームをエツチング法あるい
はプレス法のどちらで製造しても、リード1の巾に対し
て板厚が厚すぎると加工不良が起きたり、リード1の曲
がりが生じる等の問題があつた。これを防ぐために、逆
に板厚を薄くすることも考えられるが、このようにする
とICのリード強度が不足し、製造装置によるリードフ
レームの製造が困難になる問題があつた。
Whether the lead frame is manufactured by the etching method or the pressing method, if the plate thickness is too thick with respect to the width of the lead 1, there are problems such as defective processing and bending of the lead 1. It was In order to prevent this, conversely, it is conceivable to reduce the plate thickness, but this leads to a problem that the lead strength of the IC becomes insufficient and the manufacturing of the lead frame by the manufacturing apparatus becomes difficult.

【0008】またプレス法において、タイバカツト、樹
脂バリ除去、リードカツト、リードベント等のプレス金
型を使う工程ではダイセツトのパンチとダイが細く破損
しやすく金型等を変更しなければならない。また、リー
ドフレームの形状を変えた場合も金型等を変更しなけれ
ばならず作業性が悪いという問題がある。
Further, in the pressing method, in the process of using a press die such as a tie cutter cut, a resin burr removal, a lead cut, a lead vent, etc., the punch and die of the die set are thin and easily damaged, and the die or the like must be changed. Further, even if the shape of the lead frame is changed, the mold and the like must be changed, which causes a problem of poor workability.

【0009】また、ワイヤボンデイング工程では、各金
線の長さや接続する位置も様々なのでボンデイング速度
を上げるのが難しいという問題があつた。またモールド
成形する場合、樹脂が漏れないように上下の金型を強く
締めつけるのでリード1の形状に圧痕ができ、他のリー
ドフレームとのモールド金型の共用はできなかつた。
In the wire bonding process, it is difficult to increase the bonding speed because the length of each gold wire and the connecting position are various. Further, in the case of molding, since the upper and lower molds are strongly tightened so that the resin does not leak, an indentation is formed in the shape of the lead 1 and the mold cannot be shared with other lead frames.

【0010】さらにモールド成形前後におけるワークの
搬送は、リードフレームを搬送するため様々な大きさの
リードフレームを収めることができるマガジンと、その
マガジンからリードフレームを出し入れするためのプツ
シヤ等が必要である。このため搬送のための装置の種類
が多くなり、装置の稼働率が上がらない原因になつてい
た。
Further, the conveyance of the work before and after the molding requires a magazine capable of accommodating lead frames of various sizes for conveying the lead frame, a pusher for inserting the lead frame in and out of the magazine, and the like. . For this reason, the number of types of devices for transportation has increased, which has been a cause of the operating rate of the devices not increasing.

【0011】本発明は以上の点を考慮してなされたもの
で、さらにリードピツチを狭くした小型、高集積密度化
したリードフレーム及び半導体集積回路装置、製造工程
の簡素化を実現できる半導体集積回路装置製造方法及び
簡易な構成の半導体集積回路装置製造装置を提案しよう
とするものである。
The present invention has been made in view of the above points, and further has a small lead pitch, a small size and high integration density lead frame and a semiconductor integrated circuit device, and a semiconductor integrated circuit device capable of simplifying the manufacturing process. It is intended to propose a manufacturing method and a semiconductor integrated circuit device manufacturing apparatus having a simple structure.

【0012】[0012]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、導電性円板部材の中央部にダイパ
ツドを配し、そのダイパツドを中心にして放射状に伸び
るようにリードパターンを設けるようにする
In order to solve such a problem, in the present invention, a die pad is arranged at the center of the conductive disk member, and a lead pattern is provided so as to extend radially around the die pad. To

【0013】また本発明においては、導電性円板部材の
中央部にダイパツドを配し、そのダイパツドを中心にし
て放射状に伸びるリードパターンとからなるリードフレ
ームに半導体チツプを搭載して樹脂封止してから、その
樹脂でモールド成形されたパツケージを高速回転させる
ことにより、リードフレームの各リード間に残存する樹
脂バリを除去するようにする。
Further, in the present invention, a die pad is arranged at the center of the conductive disk member, and a semiconductor chip is mounted on a lead frame composed of a lead pattern extending radially around the die pad and resin-sealed. Then, the package molded with the resin is rotated at high speed to remove the resin burr remaining between the leads of the lead frame.

【0014】また本発明においては、導電性円板部材の
中央部にダイパツドを配し、そのダイパツドを中心にし
て放射状に伸びるリードパターンとからなるリードフレ
ームに半導体チツプを搭載して樹脂封止する際、又はそ
の後プレスする際にリード本数の多少にかかわらず同一
の金型を共用するようにする。
Further, in the present invention, a die pad is arranged in the central portion of the conductive disk member, and a semiconductor chip is mounted on a lead frame composed of a lead pattern radially extending around the die pad and resin-sealed. At the time of pressing, or after that, the same mold is used regardless of the number of leads.

【0015】[0015]

【作用】リードフレーム外形を円形状にすると共にリー
ドを中央部のダイパツドから放射状に拡げるようにした
ことにより、リードを並列に配置する場合に比して半田
ランド部分のリードピツチ間隔を広くでき小型化を実現
しながら信頼性の高い実装を実現できる。
[Function] The outer shape of the lead frame is made circular and the leads are spread radially from the die pad in the central portion, so that the lead pitch interval of the solder land portion can be made wider and miniaturized as compared with the case where the leads are arranged in parallel. It is possible to realize highly reliable implementation while realizing.

【0016】また樹脂でモールド成形されたパツケージ
を高速回転させることにより、リードフレームの各リー
ド間に残存する樹脂バリを遠心力によつて除去すること
ができる。
By rotating the package molded with resin at a high speed, resin burrs remaining between the leads of the lead frame can be removed by centrifugal force.

【0017】またリードフレームに半導体チツプを搭載
して樹脂封止する際、又はその後プレスする際にリード
本数が多いものに対応した金型を用いることにより、リ
ード本数の多少にかかわらず同一の金型を共用すること
ができる。
Further, when a semiconductor chip is mounted on the lead frame for resin encapsulation, or when pressing is performed thereafter, a die corresponding to one having a large number of leads is used, so that the same metal is used regardless of the number of leads. Types can be shared.

【0018】[0018]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0019】(1)外形形状 図1(A)において、3は半導体集積回路装置を示して
いる。この半導体集積回路装置3は、円板形状のリード
フレームの中央部分に搭載された半導体チツプ5をモー
ルド成形したものである。ここでは、リードフレームに
予め基準穴4を設けることにより、モールド成形前の工
程やモールド成形後のマーキング及び実装時の回転方向
の位置検出ができるようになされている。
(1) External Shape In FIG. 1A, reference numeral 3 indicates a semiconductor integrated circuit device. This semiconductor integrated circuit device 3 is obtained by molding a semiconductor chip 5 mounted on the center of a disk-shaped lead frame. Here, by providing the reference hole 4 in the lead frame in advance, it is possible to perform marking before the molding process, marking after the molding process, and position detection in the rotation direction at the time of mounting.

【0020】次に半導体集積回路装置3の内部構成を示
す。図1(B)において、リードフレームの中央部分に
は半導体チツプ5が固定され、半導体チツプ5の電極と
パツケージ内部のリード6とが金線7で結ばれている。
そして中心の半導体チツプ5が樹脂8でモールド成形さ
れ、リード6を曲げることにより構成されている。
Next, the internal structure of the semiconductor integrated circuit device 3 is shown. In FIG. 1B, a semiconductor chip 5 is fixed to the central portion of the lead frame, and an electrode of the semiconductor chip 5 and a lead 6 inside the package are connected by a gold wire 7.
The semiconductor chip 5 at the center is molded with resin 8 and the leads 6 are bent.

【0021】(2)製造工程 次にこの半導体集積回路装置3の製造工程を図2に示
す。先ずリードフレーム1枚に対して1個のICパツケ
ージを製造するようになされたリードフレーム素材9
(図2(A))からプレスによつて打ち抜き(図2
(B))、中央部のダイパツドからリードを放射状に伸
ばした円形のリードフレームを完成させる(図2
(C))。次に完成したリードフレーム10に半導体チ
ツプ5をダイボンデイングする(図2(D))。そして
金線7をワイヤボンデイング(図2(E))してから、
樹脂8を用いてモールド成形(図2(F))する。その
後プレス金型での工程(図2(G))によつて、リード
6間の樹脂バリ11を除去し、タイバ12、外周リング
13を抜き落としして、円形ダイセツトのパンチとダイ
によりリード6をリード曲げ加工して半導体集積回路装
置3(図2(H))を完成させる。
(2) Manufacturing Process Next, the manufacturing process of the semiconductor integrated circuit device 3 is shown in FIG. First, a lead frame material 9 is manufactured so that one IC package is manufactured for each lead frame.
Punching with a press from (Fig. 2 (A)) (Fig. 2)
(B)), a circular lead frame in which leads are radially extended from the die pad in the central portion is completed (FIG. 2).
(C)). Next, the semiconductor chip 5 is die bonded to the completed lead frame 10 (FIG. 2D). And after wire-bonding the gold wire 7 (Fig. 2 (E)),
Molding is performed using the resin 8 (FIG. 2 (F)). Then, the resin burr 11 between the leads 6 is removed, the tie bar 12 and the outer peripheral ring 13 are removed by a step using a press die (FIG. 2 (G)), and the leads 6 are formed by punching and die of a circular die set. Is subjected to lead bending processing to complete the semiconductor integrated circuit device 3 (FIG. 2 (H)).

【0022】(3)各部の構成及び各製造工程での詳細 図2(B)に示すように、リードフレーム10は外形を
円形にしたことで他の形状のものと比して位置決めが容
易になり、各工程における位置決め方法を統一できる。
これにより位置決め工程等での装置を簡易な構成にする
ことができ、設備の小型化及び製造工程の簡素化を図る
ことができる。
(3) Configuration of each part and details of each manufacturing process As shown in FIG. 2 (B), the lead frame 10 has a circular outer shape, which makes positioning easier than other lead frames. Therefore, the positioning method in each process can be unified.
As a result, the device in the positioning process and the like can have a simple structure, and the equipment can be downsized and the manufacturing process can be simplified.

【0023】また図3に示すように、リードフレーム1
0(図2(B))及び半導体集積回路装置3(図2
(H))の外形が円形であることから半導体チツプ5に
対する衝撃の影響さえ無ければ、モールド成形後は板状
の下部をU字型にした搬送レールを所定の角度α〔°〕
傾けて用いれば、リードフレーム10及び半導体集積回
路装置3をレールに沿つて回転させながら搬送すること
ができる。
Further, as shown in FIG. 3, the lead frame 1
0 (FIG. 2B) and the semiconductor integrated circuit device 3 (FIG. 2B).
Since the outer shape of (H) is circular, as long as there is no impact on the semiconductor chip 5, the plate-shaped lower part of the U-shaped carrier rail is formed at a predetermined angle α [°] after molding.
When used in a tilted manner, the lead frame 10 and the semiconductor integrated circuit device 3 can be transported while being rotated along the rail.

【0024】また図4(A)に示すように、従来はリー
ド6の曲げられた部分の形状が平面であつたのに対し
て、図4(B)に示すようにリード6の曲げられた部分
を孤状にしたことにより、リード6自体の上方向からの
力に対する強度を上げられ、このときの曲げ用の金型も
簡易な円形状で回転方向に対するリード6の位置決めも
特に必要ない。
Further, as shown in FIG. 4 (A), conventionally, the shape of the bent portion of the lead 6 was flat, whereas the shape of the lead 6 was bent as shown in FIG. 4 (B). By making the portion arcuate, the strength of the lead 6 itself against the upward force can be increased, and the bending die at this time is also of a simple circular shape, and it is not particularly necessary to position the lead 6 in the rotational direction.

【0025】続いて図5(A)に示すように、リードフ
レーム10(図2(B))のリード6の足が放射状に伸
びるに伴いリード6の足の間隔が拡がつていくので、リ
ード6の足の先端部分の間隔が狭く実装するのが難しい
場合は、リード6の足をさらに伸ばせばリード6の足の
長手方向に伸びた先端部分の間隔がさらに広くなり実装
し易くなる。逆に実装することが難しくない場合は図5
(B)に示すように、リード6の足を短くしてやること
により半導体チツプ5やワイヤボンデイングに影響を与
えることなく小型化することができる。
Subsequently, as shown in FIG. 5 (A), as the legs of the leads 6 of the lead frame 10 (FIG. 2 (B)) extend radially, the distance between the legs of the leads 6 increases, so If it is difficult to mount the legs of the leg 6 with a narrow gap, it is easier to mount the legs of the lead 6 by further extending the gap between the tips of the legs of the lead 6 extending in the longitudinal direction. On the contrary, if it is not difficult to implement,
As shown in (B), by shortening the legs of the leads 6, the size can be reduced without affecting the semiconductor chip 5 and the wire bonding.

【0026】次に図6に示すように、リード6間の樹脂
バリ11は、リードフレーム10をモータ14によつて
高速回転させると、リード6が放射状に外方向に向けて
拡がつた形状になつているので遠心力によつて簡単に樹
脂バリ11を除去できる。これによりプレス金型で樹脂
バリ11を除去する工程を無くすことができ、製造工程
の簡素化を図ることができる。
Next, as shown in FIG. 6, when the lead frame 10 is rotated at a high speed by the motor 14, the resin burr 11 between the leads 6 has a shape in which the leads 6 are radially expanded outward. Because of this, the resin burr 11 can be easily removed by centrifugal force. As a result, the step of removing the resin burr 11 with the press die can be eliminated, and the manufacturing process can be simplified.

【0027】また図7に示すように、リードフレーム1
0の外形を円形にし、リード6が放射状に配置されてい
ることにより、ワイヤボンデイング(図2(E))する
際の金線7の長さや角度を等しくすることができ、隣な
り合う金線7の短絡やワイヤボンデイング時のボンデイ
ングヘツドの干渉等の問題も解決できる。そしてワイヤ
ボンデイング時の操作も、半導体チツプ5が固定された
リードフレーム10を回転させることで、ワイヤボンダ
のボンデイング機構部の単純な往復動作だけで速くワイ
ヤボンデイングすることができるので簡易な構成で高い
信頼性を得ることができる。
Further, as shown in FIG. 7, the lead frame 1
Since the outer shape of 0 is circular and the leads 6 are radially arranged, the length and angle of the gold wire 7 at the time of wire bonding (FIG. 2 (E)) can be made equal, and the gold wires adjacent to each other can be made. Problems such as short circuit of 7 and interference of bonding head during wire bonding can be solved. Also, in the operation at the time of wire bonding, by rotating the lead frame 10 to which the semiconductor chip 5 is fixed, the wire bonding can be performed quickly by a simple reciprocating motion of the bonding mechanism of the wire bonder. You can get sex.

【0028】また図8(A)に示すように、リードフレ
ーム10のリード6の本数が多いものに対応した金型を
用いれば、図8(B)に示すようなリード6の本数が少
ないものに対応できる。すなわちタイバ12(図2
(G))が円状につながつていることにより、同形状の
パツケージ及びリードパターンであればリード6の本数
が異なつてもモールド成形の金型を共用できると共に圧
痕の影響も無くすことができる。
Further, as shown in FIG. 8A, if a mold corresponding to a lead frame 10 having a large number of leads 6 is used, a lead frame having a small number of leads 6 as shown in FIG. 8B is used. Can handle. That is, the tie bar 12 (see FIG.
Since (G) is connected in a circular shape, if the package and the lead pattern have the same shape, even if the number of the leads 6 is different, the mold for molding can be shared and the influence of the indentation can be eliminated.

【0029】従つてプレス金型での工程(図2(G))
及びモールド成形での工程(図2(F))において用い
られる金型は、リードフレーム10のリード6の本数の
多少にかかわらず共用することができる。さらにタイバ
12と外周リング13(図2(G))を同一にすれば、
外周リング13を押切部15でプレスにより押し切りす
ることでタイバ12を必要としないモールド成形ができ
ると共にレーザによるタイバカツトにも対応できる。
Accordingly, the process using the press die (FIG. 2 (G))
The mold used in the step of molding (FIG. 2 (F)) can be shared regardless of the number of the leads 6 of the lead frame 10. Furthermore, if the tie bar 12 and the outer peripheral ring 13 (FIG. 2 (G)) are made the same,
By pressing the outer peripheral ring 13 at the pressing section 15 by pressing, it is possible to perform molding without the tie bar 12 and also to cope with tie cutting by a laser.

【0030】続いてモールド成形の前後における搬送
は、リードフレーム10(図2(B))及び半導体集積
回路装置3(図2(H))の形状を円形にしたことで円
筒状のマガジン等により搬送でき取扱上便利になる。
Successively, before and after the molding, the lead frame 10 (FIG. 2 (B)) and the semiconductor integrated circuit device 3 (FIG. 2 (H)) are formed into a circular shape so that they can be conveyed by a cylindrical magazine or the like. Can be transported and convenient for handling.

【0031】(4)実施例の効果 以上の構成によれば、リードフレーム10が中心に固定
された半導体チツプ5からリード6を放射状に伸ばした
円形状にしたことにより、集積密度の高くリードピツチ
の狭い半導体集積回路装置が得られると共に製造工程の
簡素化を図ることができる。そしてこれにより多品種少
量生産に対応した全自動装置に適用し易くなり、生産品
の機種が変更することによる段取り時間の短縮にもつな
がる。
(4) Effects of the Embodiments According to the above-described structure, the lead frame 10 is formed into a circular shape by radially extending the leads 6 from the semiconductor chip 5 fixed at the center, so that the lead pitch of high integration density can be obtained. A narrow semiconductor integrated circuit device can be obtained and the manufacturing process can be simplified. As a result, it becomes easy to apply to a full-automatic device that supports high-mix low-volume production, and the setup time can be shortened by changing the model of the product.

【0032】(5)他の実施例 なお上述の実施例においては、リードフレーム10の外
形を円形にしてリード6の足を同じ長さで均等にしたも
のについて述べたが、本発明はこれに限らず、例えば図
9に示すようにDIP型のようなリード6の先端位置が
一直線上に並ぶ両端部ほど長く形成するようにしても良
い。さらに図10(A)、(B)に示すように、半田ラ
ンド部分の面積を大きくするため、リードの足の長さを
長いリード16、短いリード17の2種類にして交互に
配置するようにしても良い。
(5) Other Embodiments In the above embodiments, the lead frame 10 has a circular outer shape and the legs of the leads 6 have the same length, but the present invention is not limited to this. Not limited to this, as shown in FIG. 9, for example, a DIP type lead 6 may be formed so that the end positions of the leads 6 are aligned in a straight line so as to be longer. Further, as shown in FIGS. 10 (A) and 10 (B), in order to increase the area of the solder land portion, the length of the lead leg is set to two types, that is, the long lead 16 and the short lead 17, and they are arranged alternately. May be.

【0033】また上述の実施例においては、リードフレ
ーム10の中心に半導体チツプ5を配するものについて
述べたが、本発明はこれに限らず、図11に示すよう
に、中心部に貫通孔18を設け、そこから電源VCCやグ
ランドGNDに供給して用いても良い。
Although the semiconductor chip 5 is arranged at the center of the lead frame 10 in the above embodiment, the present invention is not limited to this, and as shown in FIG. 11, the through hole 18 is formed at the center. May be provided and supplied from there to the power supply V CC or the ground GND.

【0034】また上述の実施例においては、リードフレ
ーム10の中央部に半導体チツプ5を1つ配するものに
ついて述べたが、本発明はこれに限らず、図12に示す
ように、ダイパツド19上の円周に沿つて複数の半導体
チツプ5を設けても良い。
In the above embodiment, one semiconductor chip 5 is arranged in the central portion of the lead frame 10, but the present invention is not limited to this, and as shown in FIG. A plurality of semiconductor chips 5 may be provided along the circumference of.

【0035】さらに上述の実施例においては、リードフ
レーム10の中央部に半導体チツプ5を配するものにつ
いて述べたが、本発明はこれに限らず、図13に示すよ
うに、ICのパツケージ中央部に貫通孔を設けてその貫
通孔にねじ20等を使つてICを固定したり、またはそ
の貫通孔を用いて放熱作用をもたらすようにしても良
い。
Further, although the semiconductor chip 5 is arranged in the central portion of the lead frame 10 in the above embodiment, the present invention is not limited to this, and as shown in FIG. 13, the central portion of the package of the IC is shown. It is also possible to provide a through hole and fix the IC by using a screw 20 or the like in the through hole, or use the through hole to provide a heat radiation effect.

【0036】[0036]

【発明の効果】上述のように本発明によれば、リードフ
レーム外形を円形状にすると共にリードを中央部のダイ
パツドから放射状に拡げるようにしたことにより、リー
ドピツチを狭くでき小型化、高集積密度化できるリード
フレーム及び半導体集積回路装置を実現できる。また製
造工程の簡素化を実現できる半導体集積回路装置製造方
法及び簡易な構成の半導体集積回路装置製造装置を実現
し得る。
As described above, according to the present invention, the outer shape of the lead frame is circular and the leads are radially spread from the die pad in the central portion, so that the lead pitch can be narrowed, downsizing and high integration density can be achieved. It is possible to realize a lead frame and a semiconductor integrated circuit device that can be realized. Further, it is possible to realize a semiconductor integrated circuit device manufacturing method capable of realizing simplification of the manufacturing process and a semiconductor integrated circuit device manufacturing device having a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例による半導体集積回路装置の構
成を示す略線図である。
FIG. 1 is a schematic diagram showing a configuration of a semiconductor integrated circuit device according to an embodiment of the present invention.

【図2】半導体集積回路装置の製造工程を示す略線図で
ある。
FIG. 2 is a schematic diagram showing a manufacturing process of a semiconductor integrated circuit device.

【図3】リードフレーム及び半導体集積回路装置の搬送
方法を示す略線図である。
FIG. 3 is a schematic diagram showing a method of transporting a lead frame and a semiconductor integrated circuit device.

【図4】リードの曲げられた部分の形状を示す略線図で
ある。
FIG. 4 is a schematic diagram showing a shape of a bent portion of a lead.

【図5】2種類のリードの足の形態を示す略線図であ
る。
FIG. 5 is a schematic diagram showing the foot configurations of two types of leads.

【図6】樹脂バリの除去方法を示す略線図である。FIG. 6 is a schematic diagram showing a method for removing resin burr.

【図7】リードと半導体チツプの位置関係を示す略線図
である。
FIG. 7 is a schematic diagram showing a positional relationship between a lead and a semiconductor chip.

【図8】モールド型押切部を示す略線図である。FIG. 8 is a schematic diagram showing a mold pressing unit.

【図9】リードの足をDIP型に設けた場合の状態を示
す略線図である。
FIG. 9 is a schematic diagram showing a state in which lead legs are provided in a DIP type.

【図10】2種類の長さのリードを持つ場合の状態を示
す略線図である。
FIG. 10 is a schematic diagram showing a state in which there are leads of two types of lengths.

【図11】中央部に穴を設けたICパツケージを示す略
線図である。
FIG. 11 is a schematic diagram showing an IC package having a hole in the center.

【図12】複数の半導体チツプを設けたICパツケージ
を示す略線図である。
FIG. 12 is a schematic diagram showing an IC package provided with a plurality of semiconductor chips.

【図13】中央部の穴にねじ等を用いたICパツケージ
を示す略線図である。
FIG. 13 is a schematic diagram showing an IC package using a screw or the like in the hole in the central portion.

【図14】従来のQFP型のリードピツチを狭くしたI
Cを示す略線図である。
FIG. 14 shows a conventional QFP type lead pitch with a narrowed I.
It is an approximate line figure showing C.

【図15】従来のプレス法で製造するリードフレームを
示す略線図である。
FIG. 15 is a schematic diagram showing a lead frame manufactured by a conventional pressing method.

【符号の説明】[Explanation of symbols]

1、6……リード、2……パイロツト穴、3……半導体
集積回路装置、4……基準穴、5……半導体チツプ、7
……金線、8……樹脂、9……リードフレーム素材、1
0……リードフレーム、11……樹脂バリ、12……タ
イバ、13……外周リング、14……モータ、15……
押切部、16……長いリード、17……短いリード、1
8……貫通孔、19……ダイパツド、20……ねじ。
1, 6 ... Lead, 2 ... Pilot hole, 3 ... Semiconductor integrated circuit device, 4 ... Reference hole, 5 ... Semiconductor chip, 7
...... Gold wire, 8 ...... Resin, 9 ...... Lead frame material, 1
0 ... Lead frame, 11 ... Resin burr, 12 ... Tie bar, 13 ... Outer ring, 14 ... Motor, 15 ...
Oshikiri, 16 ... long lead, 17 ... short lead, 1
8 ... Through hole, 19 ... Die pad, 20 ... Screw.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】導電性円板部材の中央部に配置されたダイ
パツドと、 当該ダイパツドを中心にして放射状に伸びるリードパタ
ーンとを具えることを特徴とするリードフレーム。
1. A lead frame comprising a die pad arranged at the center of a conductive disc member and a lead pattern extending radially around the die pad.
【請求項2】上記リードパターンは、交互に配置された
足の長いリードと足の短いリードとでなることを特徴と
する請求項1に記載のリードフレーム。
2. The lead frame according to claim 1, wherein the lead pattern includes long leads and short legs that are alternately arranged.
【請求項3】上記リードパターンのリードは、リード先
端位置が一直線状に並ぶようにリード両端部ほど長く形
成されていることを特徴とする請求項1に記載のリード
フレーム。
3. The lead frame according to claim 1, wherein the leads of the lead pattern are formed to be longer toward both ends of the lead so that the lead tip positions are aligned in a straight line.
【請求項4】上記ダイパツドの中央部には貫通孔が形成
されてなることを特徴とする請求項1に記載のリードフ
レーム。
4. The lead frame according to claim 1, wherein a through hole is formed in a central portion of the die pad.
【請求項5】導電性円板部材の中央部に配置されたダイ
パツドと、 当該ダイパツドを中心にして放射状に伸びるリードパタ
ーンと、 上記ダイパツド上にボンデイングされた半導体チツプ
と、 上記リードパターンをモールド成形するパツケージとを
具えることを特徴とする半導体集積回路装置。
5. A die pad arranged in the center of a conductive disc member, a lead pattern extending radially around the die pad, a semiconductor chip bonded on the die pad, and the lead pattern molded. A semiconductor integrated circuit device, comprising:
【請求項6】上記リードパターンは、交互に配置された
足の長いリードと足の短いリードとでなることを特徴と
する請求項5に記載の半導体集積回路装置。
6. The semiconductor integrated circuit device according to claim 5, wherein the lead pattern is composed of long-leg leads and short-leg leads arranged alternately.
【請求項7】上記リードパターンのリードは、リード先
端位置が一直線状に並ぶようにリード両端部ほど長く形
成されていることを特徴とする請求項5に記載の半導体
集積回路装置。
7. The semiconductor integrated circuit device according to claim 5, wherein the leads of the lead pattern are formed so as to be longer toward both ends of the leads so that the lead tip positions are aligned in a straight line.
【請求項8】上記パツケージの中央部には上記ダイパツ
ドを貫通して、当該パツケージの上面から下面に達する
貫通孔が形成されてなることを特徴とする請求項5に記
載の半導体集積回路装置。
8. A semiconductor integrated circuit device according to claim 5, wherein a through hole is formed in a central portion of the package, the through hole penetrating the die pad and extending from the upper surface to the lower surface of the package.
【請求項9】上記リードパターンのうち上記パツケージ
から外部に突き出ているリードは、断面孤状に絞り加工
されてなることを特徴とする請求項5に記載の半導体集
積回路装置。
9. The semiconductor integrated circuit device according to claim 5, wherein the lead protruding from the package to the outside of the lead pattern is formed by drawing in an arcuate cross section.
【請求項10】上記ダイパツド上に、複数の半導体チツ
プが搭載されている。ことを特徴とする請求項5に記載
の半導体集積回路装置。
10. A plurality of semiconductor chips are mounted on the die pad. The semiconductor integrated circuit device according to claim 5, wherein:
【請求項11】導電性円板部材の中央部に配置されたダ
イパツドと当該ダイパツドを中心にして放射状に伸びる
リードパターンとからなるリードフレームに半導体チツ
プを搭載して樹脂封止した後、当該樹脂でなるパツケー
ジを高速回転させることにより上記リードフレームの各
リード間に残存する樹脂バリを除去する工程を具えるこ
とを特徴とする半導体集積回路装置製造方法。
11. A semiconductor chip is mounted on a lead frame composed of a die pad arranged in the central portion of a conductive disc member and a lead pattern extending radially around the die pad, and the resin is sealed with the resin. A method of manufacturing a semiconductor integrated circuit device, comprising the step of removing a resin burr remaining between the leads of the lead frame by rotating the package consisting of 4 at a high speed.
【請求項12】導電性円板部材の中央部に配置されたダ
イパツドと当該ダイパツドを中心にして放射状に伸びる
リードパターンからなるリードフレームに半導体チツプ
を搭載して樹脂封止する際又はその後プレスする際、リ
ード本数の多少にかかわらず同一の金型を共用すること
を特徴とする半導体集積回路装置製造装置。
12. A semiconductor chip is mounted on a lead frame composed of a die pad arranged in the central portion of a conductive disc member and a lead pattern extending radially around the die pad, and the semiconductor chip is resin-sealed or thereafter pressed. In this case, the semiconductor integrated circuit device manufacturing apparatus is characterized in that the same mold is shared regardless of the number of leads.
JP7056494A 1995-02-21 1995-02-21 Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device Pending JPH08227964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7056494A JPH08227964A (en) 1995-02-21 1995-02-21 Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7056494A JPH08227964A (en) 1995-02-21 1995-02-21 Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device

Publications (1)

Publication Number Publication Date
JPH08227964A true JPH08227964A (en) 1996-09-03

Family

ID=13028658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7056494A Pending JPH08227964A (en) 1995-02-21 1995-02-21 Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device

Country Status (1)

Country Link
JP (1) JPH08227964A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159766A (en) * 1997-08-20 2000-12-12 Mitsubishi Denki Kabushiki Kaisha Designing method of leadframe tip arrangement
JP2004314616A (en) * 2003-04-16 2004-11-11 Goodyear Tire & Rubber Co:The Method for producing driving belt with a plurality of optimized cogs
WO2006107582A1 (en) * 2005-04-01 2006-10-12 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
US20120074544A1 (en) * 2010-09-28 2012-03-29 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2015092635A (en) * 2015-02-05 2015-05-14 大日本印刷株式会社 Semiconductor device and method for manufacturing the same
CN104681508A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Circular flat no-lead encapsulation structure
CN104681507A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Round QFN (Quad Flat No Lead) package structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159766A (en) * 1997-08-20 2000-12-12 Mitsubishi Denki Kabushiki Kaisha Designing method of leadframe tip arrangement
JP2004314616A (en) * 2003-04-16 2004-11-11 Goodyear Tire & Rubber Co:The Method for producing driving belt with a plurality of optimized cogs
JP4584612B2 (en) * 2003-04-16 2010-11-24 ヴェーヤンス テクノロジーズ、 インコーポレイテッド Method for producing multiple optimized cogged drive belts
WO2006107582A1 (en) * 2005-04-01 2006-10-12 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
US20120074544A1 (en) * 2010-09-28 2012-03-29 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
CN102420198A (en) * 2010-09-28 2012-04-18 大日本印刷株式会社 Semiconductor device and manufacturing method therefor
CN105206586A (en) * 2010-09-28 2015-12-30 大日本印刷株式会社 Semiconductor Device And Manufacturing Method Therefor
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
CN104681508A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Circular flat no-lead encapsulation structure
CN104681507A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Round QFN (Quad Flat No Lead) package structure
JP2015092635A (en) * 2015-02-05 2015-05-14 大日本印刷株式会社 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7019388B2 (en) Semiconductor device
US6872599B1 (en) Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US7056771B2 (en) Method of forming an array of semiconductor packages
US9425165B2 (en) Method of manufacturing semiconductor device
US5696033A (en) Method for packaging a semiconductor die
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US20090026594A1 (en) Thin Plastic Leadless Package with Exposed Metal Die Paddle
JPH10284525A (en) Method for producing semiconductor device
US20080003718A1 (en) Singulation Process for Block-Molded Packages
JP2002083918A (en) Lead frame and semiconductor device
JP2005142554A (en) Lead frame and method for manufacturing semiconductor package using it
JPH08227964A (en) Lead frame, semiconductor integrated circuit device, semiconductor integrated circuit device manufacture and semiconductor integrated circuit device manufacture device
JP2008113021A (en) Manufacturing method of semiconductor device
JP2006344827A (en) Method for manufacturing semiconductor device
JP2011142337A (en) Method of manufacturing semiconductor device
JP3831504B2 (en) Lead frame
JP2002305266A (en) Manufacturing method of semiconductor device
JP2006049694A (en) Dual gauge lead frame
JP4477976B2 (en) Manufacturing method of semiconductor device
JP2000150761A (en) Resin sealed semiconductor device and its manufacture
JP2000012598A (en) Capillary, wire bonding method and apparatus using the same, and manufacture thereof
CN114975334A (en) Quad flat no-lead (QFN) manufacturing process
JP2008218703A (en) Semiconductor device and its production process