KR20020028330A - 포스트 프로그램 회로 - Google Patents

포스트 프로그램 회로 Download PDF

Info

Publication number
KR20020028330A
KR20020028330A KR1020000059264A KR20000059264A KR20020028330A KR 20020028330 A KR20020028330 A KR 20020028330A KR 1020000059264 A KR1020000059264 A KR 1020000059264A KR 20000059264 A KR20000059264 A KR 20000059264A KR 20020028330 A KR20020028330 A KR 20020028330A
Authority
KR
South Korea
Prior art keywords
post program
node
switching element
control block
potential
Prior art date
Application number
KR1020000059264A
Other languages
English (en)
Inventor
박인선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000059264A priority Critical patent/KR20020028330A/ko
Publication of KR20020028330A publication Critical patent/KR20020028330A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 포스트 프로그램 회로는 제 1 및 제 2 제어 신호를 출력하는 메인 컨트롤 블록, 제 1 제어 신호에 따라 비트 라인을 통해 메인 셀 블록에 공급되는 포스트 프로그램을 위한 전압을 스위칭하기 위한 스위칭 소자, 비트 라인의 전압을 센싱하여 스위칭 소자를 제어하기 위한 제 3 제어 신호를 상기 메인 컨트롤 블록에 공급하기 위한 센싱 수단을 포함하여 이루어져 포스트 프로그램과 포스트 프로그램 검증을 동시에 할 수 있는 것을 특징으로 한다.

Description

포스트 프로그램 회로{Post program circuit}
본 발명은 포스트 프로그램 회로에 관한 것으로, 특히 주변 온도 및 비트 라인에 인가되는 전압에 따른 셀의 포스트 프로그램 검증 오차를 극복하고, 포스트 프로그램 및 포스트 프로그램 검증 시간을 단축시킬 수 있는 포스트 프로그램 회로에 관한 것이다.
종래의 포스트 프로그램 방법(Post program method)은 포스트 프로그램 검증(Post program verify)과 포스트 프로그램(Post program)이 각각 분리되어서 진행된다. 포스트 프로그램 검증을 실시할 때에는, 워드 라인에 0V, 비트 라인에 1V를 인가하여 누설 전류 레벨(Leakage current level)이 기준치 이상인가를 검증한다. 누설 전류 레벨이 기준치 이상인 경우 해당 비트 라인에 약 5V, 워드 라인에 0V를 인가하여 포스트 프로그램을 진행한다.
이하에서는 도 1을 참조하여 종래의 포스트 프로그램 동작을 설명하기로 한다.
도 1에 도시한 바와 같이, 종래의 포스트 프로그램 회로는 비트 라인이 제 1 노드(N01)에 접속된 다수의 셀(Tm1 내지 Tmn)로 이루어진 메인 셀 블록(10), 메인 셀 블록(10)에 인가되는 전압을 선택해 주는 메인 컨트롤 블록(20), 센스 앰프(SA01)에서 출력되는 전압 예를 들어 1V의 전압을 메인 컨트롤 블록(20)의 제 1 출력 신호에 따라 메인 셀 블록(10)으로 전달하는 제 1 스위칭 소자(T1), 메인 컨트롤 블록(20)의 제 2 출력 신호에 따라 VPPD 단자의 전압 예를 들어 5V 전압을 메인 셀 블록(10)으로 전달하는 제 2 스위칭 소자(T2), 비트 라인이 제 2 노드(N02)에 접속된 레퍼런스 셀(Tr)로 이루어진 레퍼런스 셀 블록(30), 레퍼런스 셀 전류를 스위칭 하는 제 3 스위칭 소자(T3), 제 3 스위치 소자(T3)를 제어하는레퍼런스 컨르롤 블록(40) 및 제 1 노드(N01)와 제 2 노드(N02)의 전위를 센싱하여 포스트 프로그램 여부를 검증하는 센스 앰프(SA01)로 이루어진다.
먼저, 메인 셀 블록(10)을 이루고 있는 다수의 셀(Tm1 내지 Tmn)을 소거한 후 과도 소거되어 문턱 전압이 0V 이하로 낮아진 셀들의 문턱 전압을 상승시키기 위하여 포스트 프로그램을 실시한다.
포스트 프로그램을 실시하기 위하여 제 1 스위칭 소자(T1)는 메인 컨트롤 블록(20)의 제 1 출력 신호에 의해 오프상태가 되고, 제 2 스위칭 소자(T2)는 제 2 출력 신호에 의해 온상태가 된다. 제 2 스위칭 소자(T2)가 온상태가 되면서 VPPD 단자의 5V 전압은 제 2 스위칭 소자(T2)를 경유하여 메인 셀 블록(10)을 이루고 있는 다수의 셀(Tm1 내지 Tmn)의 공통 비트 라인인 제 1 노드로 전달된다. 이때, 셀(Tm1 내지 Tmn)들의 공통 워드 라인 단자에는 0V가 인가된다. 워드 라인과 비트 라인에 0V 및 5V의 전위가 인가된 셀(Tm1 내지 Tmn)들의 문턱 전압은 0V로 올라간다.
포스트 프로그램이 완료된 후에는 포스트 프로그램 검증을 실시한다. 센스 앰프(SA01)는 제 1 노드(N01) 및 제 2 노드(N02)의 전위를 센싱하여 제 1 노드(N01)의 전위가 제 2 노드(N02)의 전위보다 높을 경우 포스트 프로그램 검증 패스(Post program verify pass)가 되고, 그렇지 않을 경우에는 다시 포스트 프로그램을 실시한다. 과도 소거 된 셀(Tm1 내지 Tmn)의 문턱 전압이 0V로 높아지게 되면, 워드 라인에 0V가 인가된 상태에서는 셀(Tm1 내지 Tmn)을 통해 흐르는 전류는 거의 0이 된다. 결국, 제 1 노드(N01)의 누설 전류 패스는 차단됨에 따라 제 1 노드(N01)의 전위가 제 2 노드(N02)의 전위보다 높아져 포스트 프로그램 패스가 된다. 그러나, 포스트 프로그램이 실시된 후에도 과도 소거된 셀(Tm1 내지 Tmn)의 문턱 전압이 높아지지 않으면, 셀(Tm1 내지 Tmn)을 통해 누설 전류가 발생함에 따라 제 1 노드(N01)의 전위가 제 2 노드(N02)의 전위보다 낮아져서 포스트 프로그램 검증 실패가 된다. 이러한 경우, 센스 앰프(SA01)는 포스트 프로그램 검증 실패 신호를 내보내어 다시 포스트 프로그램 동작을 실시하게 된다.
포스트 프로그램 검증을 실시하기 위해서는 메인 컨트롤 블록(20)의 제 1 출력 신호에 의해 제 1 스위칭 소자(T1)는 온상태가 되고, 제 2 출력 신호에 의해 제 2 스위칭 소자(T2)는 오프상태가 된다. 제 1 스위칭 소자(T1)가 온상태가 되면, 센스 앰프(SA01)는 제 1 스위칭 소자를 경유하여 제 1 노드(N01)에 1V를 인가하고, 레퍼런스 셀(Tr)이 접속된 제 2 노드(N02)의 전위와 비교하여 제 1 노드(N01)의 누설 전류 발생 여부를 센싱한다. 셀(Tm1 내지 Tmn)을 통해 흐르는 누설 전류가 없으면 제 1 노드(N01)의 전위는 제 2 노드(N02)의 전위보다 높게 되어 포스트 프로그램 검증이 패스되고 동작이 종료된다. 셀 (Tm1 내지 Tmn)을 통해 흐르는 누설 전류가 있으면 제 1 노드(N01)의 전위는 제 2 노드(N02)의 전위보다 낮게 되어 센스 앰프(SA01)는 포스트 프로그램 검증 실패 신호를 내보내어 다시 포스트 프로그램 동작을 실시하게 된다.
상기와 같은 종래의 방식은 비트 라인 바이어스가 1V인 상태에서 포스트 프로그램 검증이 진행되므로 셀의 문턱 전압(Vth)이 낮은 레벨에서 이루어진다. 이는낮은 온도(Cold temp)에서 소거 동작을 진행한 후 주변 환경이 다시 높은 온도(Hot temp)로 바뀌게 되면 많은 누설 전류가 발생하게 되어 프로그램이 되지 않는 문제가 발생한다. 또한, 포스트 프로그램과 포스트 프로그램 검증을 따로 진행하므로 시간이 많이 걸리는 문제점을 가지고 있다.
따라서, 본 발명은 포스트 프로그램 검증을 실시할 때 포스트 프로그램시 인가한 워드 라인 바이어스 및 비트 라인 바이어스와 동일한 바이어스로 포스트 프로그램과 동시에 진행하므로써, 커플링 효과를 이용해 과도 소거된 셀의 문턱 전압을 더 올려 충분한 마진을 확보함과 동시에 시간을 단축할 수 있는 포스트 프로그램 회로를 제공하는데 그 목적이 있다.
도 1은 종래의 포스트 프로그램 회로의 동작을 설명하기 위하여 도시한 회로도.
도 2는 본 발명에 따른 포스트 프로그램 회로의 동작을 설명하기 위하여 도시한 회로도.
<도면의 주요 부분에 대한 부호 설명>
10, 60 : 메인 셀 블록20, 70 : 메인 컨트롤 블록
30, 80 : 레퍼런스 셀 블록40, 90 : 레퍼런스 컨트롤 블록
본 발명에 따른 포스트 프로그램 회로는 제 1 및 제 2 제어 신호를 출력하는 메인 컨트롤 블록, 제 1 제어 신호에 따라 비트 라인을 통해 메인 셀 블록에 공급되는 포스트 프로그램을 위한 전압을 스위칭하기 위한 스위칭 소자, 비트 라인의 전압을 센싱하여 상기 스위칭 소자를 제어하기 위한 제 3 제어 신호를 상기 메인 컨트롤 블록에 공급하기 위한 센싱 수단을 포함하여 이루어져 포스트 프로그램과 포스트 프로그램 검증을 동시에 할 수 있다.
스위칭 소자는 트랜지스터로 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2는 본 발명에 따른 포스트 프로그램 회로의 동작을 설명하기 위하여 도시한 회로도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 포스트 프로그램 회로는 비트 라인이 제 1 노드(N11)에 접속된 다수의 셀(Tn1 내지 Tnn)로 이루어진 메인 셀 블록(60), 셀(Tn1 내지 Tnn) 비트 라인으로의 전압 인가를 제어하는 메인 컨트롤 블록(70), 메인 컨트롤 블록(70)의 제 1 출력 신호에 따라 제 1 노드(N11)의 전위를 스위칭하는 제 1 스위칭 소자(T11), 메인 컨트롤 블록(70)의 제 2 출력 신호에 따라 VPPD 단자의 5V 전압을 메인 셀 블록(60)으로 전달하는 제 2 스위칭 소자(T12), 비트 라인이 제 2 노드(N12)에 접속된 레퍼런스 셀(Tr2)로 이루어진 레퍼런스 셀 블록(80), 레퍼런스 셀 전류를 스위칭 하는 제 3 스위칭 소자(T13), 제 3 스위치 소자(T13)를 제어하는 레퍼런스 컨트롤 블록(90) 및 제 1 노드와 제 2 노드의 전위를 센싱하는 센스 앰프(SA11) 및 제 1 노드(N11) 및 Vref단자의 전위를 센싱하여 메인 컨트롤 블록(70)을 제어하는 제 2 센스 앰프(SA12)로 이루어진다. 센스 앰프(SA12)는 제 1 노드(N11) 및 Vref 단자의 전위를 센싱하여 포스트 프로그램 여부를 검증한다.
먼저, 메인 셀 블록(60)을 이루고 있는 다수의 셀(Tn1 내지 Tnn)을 소거한 후 과도 소거되어 문턱 전압이 0V 이하로 낮아진 셀들의 문턱 전압을 상승시키기위하여 포스트 프로그램을 실시한다.
포스트 프로그램을 실시하기 위하여 제 1 스위칭 소자(T11)는 메인 컨트롤 블록(60)의 제 1 출력 신호에 의해 오프상태가 되고, 제 2 스위칭 소자(T12)는 제 2 출력 신호에 의해 온상태가 된다. 제 2 스위칭 소자(T12)가 온상태로 되면서 VPPD 단자의 5V 전압은 트랜지스터 조사인 제 2 스위칭 소자(T12)를 경유하여 메인 셀 블록(60)을 이루고 있는 다수의 셀(Tn1 내지 Tnn)의 공통 비트 라인인 제 1 노드(N11)로 전달된다. 이때, 셀(Tn1 내지 Tnn)들의 공통 워드 라인 단자에는 0V가 인가된다. 워드 라인과 비트 라인에 0V 및 5V의 전위가 인가된 셀(Tn1 내지 Tnn)들의 문턱 전압은 0V 이상으로 올라간다. 셀(Tm1 내지 Tmn)의 문턱 전압이 상승함에 따라, 셀(Tm1 내지 Tmn)을 경유하는 누설 전류 패스가 차단되기 시작하고, 제 1 노드(N11)의 전위는 상승한다. 이때, 제 2 센스 앰프(SA12)는 제 1 노드(N11)의 전위와 Vref 단자의 전위를 계속적으로 센싱하며, 제 1 노드(N11)의 전위가 Vref 단자의 전위보다 높아지는 시점, 즉 셀(Tm1 내지 Tmn)의 문턱전압이 포스트 프로그램 검증 레벨을 패스할 수 있는 전위가 되면 제 2 센스 앰프(SA12)는 메인 컨트롤 블록(70)으로 출력 신호를 내보내어 제 1 및 제 2 스위칭 소자(T11 및 T12)를 오프시킨다. 상기의 동작은 포스트 프로그램에 관한 것이나, 제 2 센스 앰프(SA12)에 의해 포스트 프로그램 검증이 동시에 이루어지고 있다.
상기한 회로의 동작에서 제 2 센스 앰프(SA12)가 센싱하는 제 1 노드(N11)의 전위는 셀(Tn1 내지 Tnn)의 문턱 전압에 따른 누설 전류의 양에 영향을 받는다. 셀(Tn1 내지 Tnn)의 문턱 전압은 포스트 프로그램 동작에서 비트 라인(제 1 노드;N11)에 인가된 VPPD 단자의 5V 전압에 의해 종래보다 높은 0V이상으로 상승한다. 문턱 전압이 0V 이상으로 상승하게 되는 이유는 다음과 같다. 종래의 포스트 프로그램 검증을 실시할 경우에는 비트라인에 1V의 전위가 인가된다. 그러나, 본 발명에 따른 포스트 프로그램 검증은 포스트 프로그램 동작과 동시에 진행 때문에, 포스트 프로그램 검증시 비트 라인에 5V의 전위가 인가되는 효과가 나타나게 된다. 이렇게 종래에 인가된 전위(1V)보다 높은 5V의 전위가 비트 라인에 인가되면 커플링 효과에 의해 문턱 전압을 0V 이상으로 상승하게 된다. 문턱 전압이 0V 이상으로 상승하게 되면 주변 온도에 따라 누설 전류 특성이 변화하는 것을 방지할 수 있는 충분한 마진을 확보할 수 있어 소자의 동작 오류를 방지할 수 있다. 또한, 제 2 센스 앰프(SA12)를 이용하므로써 포스트 프로그램을 실시하면서 동시에 포스트 프로그램 여부를 검증할 수 있어 소자의 동작 시간을 단축시킬 수 있다.
상술한 바와 같이, 본 발명은 과도 소거된 셀의 문턱 전압을 충분히 상승시켜 온도에 따른 오류 방지 마진을 확보하고, 포스트 프로그램 및 포스트 프로그램 검증을 동시에 실시하므로써 소자의 동작 속도 및 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 제 1 및 제 2 제어 신호를 출력하는 메인 컨트롤 블록;
    상기 제 1 제어 신호에 따라 비트 라인을 통해 메인 셀 블록에 공급되는 포스트 프로그램을 위한 전압을 스위칭하기 위한 스위칭 소자;
    상기 비트 라인의 전압을 센싱하여 상기 스위칭 소자를 제어하기 위한 제 3 제어 신호를 상기 메인 컨트롤 블록에 공급하기 위한 센싱 수단을 포함하여 이루어져 포스트 프로그램과 포스트 프로그램 검증을 동시에 할 수 있는 포스트 프로그램 회로.
  2. 제 1 항에 있어서,
    상기 스위칭 소자는 트랜지스터로 이루어진 것을 특징으로 하는 포스트 프로그램 회로.
KR1020000059264A 2000-10-09 2000-10-09 포스트 프로그램 회로 KR20020028330A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000059264A KR20020028330A (ko) 2000-10-09 2000-10-09 포스트 프로그램 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000059264A KR20020028330A (ko) 2000-10-09 2000-10-09 포스트 프로그램 회로

Publications (1)

Publication Number Publication Date
KR20020028330A true KR20020028330A (ko) 2002-04-17

Family

ID=19692543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059264A KR20020028330A (ko) 2000-10-09 2000-10-09 포스트 프로그램 회로

Country Status (1)

Country Link
KR (1) KR20020028330A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615428A (zh) * 2002-09-24 2009-12-30 桑迪士克股份有限公司 非易失性存储装置中的检测方法及读取系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615428A (zh) * 2002-09-24 2009-12-30 桑迪士克股份有限公司 非易失性存储装置中的检测方法及读取系统
CN101615428B (zh) * 2002-09-24 2014-04-23 桑迪士克科技公司 非易失性存储器及控制非易失性存储器中的复数个检测电路的方法

Similar Documents

Publication Publication Date Title
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US6219277B1 (en) Device and method for the reading of EEPROM cells
US4758748A (en) Sense amplifier for programmable read only memory
US5396115A (en) Current-sensing power-on reset circuit for integrated circuits
JP3709606B2 (ja) 不揮発性半導体記憶装置及びベリファイ方法
EP0992998B1 (en) Nonvolatile memory device and inspection method thereof
US6404680B1 (en) Circuit to check overerasing of repair fuse cells
JP2003110029A (ja) 半導体装置、そのトリミング方法およびデータ記憶回路
US5027320A (en) EPROM circuit having enhanced programmability and improved speed and reliability
KR920010826B1 (ko) 반도체집적회로
KR100296329B1 (ko) 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
US5321660A (en) Structure and method for compensating for programming threshold shift due to neighbor effect in an array
JPH0855486A (ja) 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路
JPH10326495A (ja) 不揮発性半導体記憶装置
KR20020028330A (ko) 포스트 프로그램 회로
KR100217917B1 (ko) 플래쉬 메모리셀의 문턱전압 조정회로
KR0139889B1 (ko) 플래쉬 메모리 장치
JP4443759B2 (ja) 電圧・電流特性調整方法
KR0179857B1 (ko) 멀티저장형 메모리
KR0140161B1 (ko) 메모리 셀의 검출 및 확인 겸용회로
KR100459206B1 (ko) 퓨즈셀읽기회로
KR100233282B1 (ko) 플래쉬 메모리의 섹터 비보호 검사/감지 회로
KR20010055299A (ko) 과소거 방지 회로
KR100323379B1 (ko) 워드라인 전압 레귤레이션 회로
KR100293638B1 (ko) 섹터 프로텍션 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination