KR20020028021A - Stack package - Google Patents
Stack package Download PDFInfo
- Publication number
- KR20020028021A KR20020028021A KR1020000058893A KR20000058893A KR20020028021A KR 20020028021 A KR20020028021 A KR 20020028021A KR 1020000058893 A KR1020000058893 A KR 1020000058893A KR 20000058893 A KR20000058893 A KR 20000058893A KR 20020028021 A KR20020028021 A KR 20020028021A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- pins
- flexible board
- bottom package
- encapsulant
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 적층 패키지에 관한 것으로서, 보다 상세하게는, 제조 공정을 단순화시킬 수 있고, 아울러, 제조 비용을 절감시킬 수 있는 적층 패키지에 관한 것이다.The present invention relates to a laminated package, and more particularly, to a laminated package that can simplify the manufacturing process and reduce the manufacturing cost.
전기·전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 그 기본으로 하는 바, 이러한 패키지로는 소망하는 용량을 얻는데 한계가 있고, 그래서, 대용량 시스템에 적용할 경우에는 용량 부족이라는 문제점이 존재한다.As the performance of electric and electronic products is improved, many techniques for mounting a larger number of packages on a limited size substrate have been proposed and studied. By the way, the package is based on the one semiconductor chip is mounted, there is a limit in obtaining the desired capacity in such a package, so there is a problem that the capacity is insufficient when applied to a large capacity system.
따라서, 용량 부족이라는 문제를 보완하기 위해 적층 패키지(Stack Package)가 제안되었으며, 이러한 적층 패키지는 하나의 패키지에 두 개 이상의 반도체 칩을 탑재시키는 방식, 또는, 두 개 이상의 패키지들을 적층시키는 방식을 통해 제조되고 있다.Therefore, a stack package has been proposed to compensate for the lack of capacity, and the stack package includes a method of mounting two or more semiconductor chips in one package, or stacking two or more packages. Is being manufactured.
도 1은 패키지들간의 적층을 통해 제조된 종래의 적층 패키지를 도시한 단면도이다. 도시된 바와 같이, 개별 공정을 통해 제작된 제1패키지(10 : 이하, 바텀 패키지라 칭함)와 제2패키지(20 : 이하, 탑 패키지라 칭함)가 적층되어 있고, 각 패키지(10, 20)의 외부로 인출된 아웃 리드들(4, 14 : 이하, 핀이라 칭함)은 동축 선상에 배치되어 동일 기능을 하는 것들끼리 바텀 패키지(10)의 측부로부터 탑 패키지(20)의 상부면 중심부까지 연장·배치된 각각의 금속 리드(metal lead)에 의해 상호 연결되어 있다.1 is a cross-sectional view showing a conventional laminated package manufactured by lamination between packages. As shown, a first package (hereinafter, referred to as a bottom package) and a second package (hereinafter, referred to as a top package) manufactured by individual processes are stacked, and each package 10 and 20 is stacked. The out leads 4, 14, hereinafter referred to as pins, which are drawn out of each other, are coaxially arranged to extend from the side of the bottom package 10 to the center of the upper surface of the top package 20 with the same functions. Are interconnected by individual metal leads placed;
여기서, 바텀 패키지(10) 및 탑 패키지(20)는, 주지된 바와 같이, 반도체 칩(1, 11)의 본드패드들(2, 12)이 인너 리드(3, 13)와 각각 전기적으로 접속되고, 상기 반도체 칩(1, 11)과 이에 본딩된 인너 리드들(3, 13)을 포함한 일정 공간 영역이 에폭시 몰딩 컴파운드와 같은 봉지제(5, 15)로 봉지되어 있는 구조이다.Here, the bottom package 10 and the top package 20, as is well known, the bond pads 2, 12 of the semiconductor chip 1, 11 are electrically connected to the inner leads 3, 13, respectively. In addition, a predetermined space region including the semiconductor chips 1 and 11 and the inner leads 3 and 13 bonded thereto is encapsulated with an encapsulant 5 and 15 such as an epoxy molding compound.
그러나, 전술한 종래의 적층 패키지는 동축 선상에 배치되어 동일 기능을 하는 핀들끼리 각각의 금속 리드에 의해 상호 연결되는 구조이므로, 이러한 연결 공정이 복잡할 뿐만 아니라, 제조 비용도 많이 소요되는 문제점이 있다.However, since the above-described conventional laminated package has a structure in which pins arranged on a coaxial line and interconnected by respective metal leads are connected to each other by a metal lead, such a connection process is complicated and a manufacturing cost is high. .
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 제조 공정을 단순화시킬 수 있고, 그리고, 제조 비용을 절감할 수 있는 적층 패키지를 제공하는데, 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, to provide a laminated package that can simplify the manufacturing process, and can reduce the manufacturing cost, an object thereof.
도 1은 종래의 적층 패키지를 도시한 단면도.1 is a cross-sectional view showing a conventional laminated package.
도 2는 본 발명의 실시예에 따른 적층 패키지의 분해사시도.2 is an exploded perspective view of a laminated package according to an embodiment of the present invention.
도 3은 본 발명의 적층 패키지를 도시한 사시도.Figure 3 is a perspective view of the laminated package of the present invention.
도 4는 본 발명의 다른 실시예에 따른 적층 패키지를 도시한 사시도.Figure 4 is a perspective view of a laminated package according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31 : 핀 32,33 : 구분 핀31: pin 32,33: classification pin
40a : 바텀 패키지 40b : 탑 패키지40a: bottom package 40b: top package
41 : 도금 홀 50 : 플렉시블 보드41: plating hole 50: flexible board
51 : 알루미늄 도금판 52 : 연결봉51: aluminum plate 52: connecting rod
60 : 프레임 100,100a,100b,100c : 적층 패키지60: frame 100,100a, 100b, 100c: lamination package
상기와 같은 목적을 달성하기 위한 본 발명의 적층 패키지는, 반도체 칩과 그의 본드패드들과 각각 접속된 리드들의 일단 부분을 포함한 공간적 영역이 봉지제에 의해 봉지되고, 봉지제의 외측으로 인출된 리드들의 타단 부분은 아래쪽으로 절곡된 형상을 갖는 바텀 패키지 및 탑 패키지; 상기 바텀 패키지와 탑 패키지 사이에 개재되며, 양측 가장자리 부분 각각에 일렬로 배열되게 도금 홀들이 구비된 플렉시블 보드; 및 상기 바텀 패키지의 하부에 배치되는 도금판과, 상기 도금판의 양측 가장자리 부분 각각에 일렬로 배열되어 상기 플렉시블 보드의 홀에 삽입되면서, 솔더 페이스트에 의해 동축 선상에 배치되어 동일 기능을 행하는 바텀 패키지와 탑 패키지의 라드들간을 상호 접속시키는 연결봉을 구성되는 프레임을 포함하여 이루어진다.In the laminated package of the present invention for achieving the above object, a spatial region including one end portion of a lead connected to each of the semiconductor chip and its bond pads is sealed by an encapsulant and drawn out of the encapsulant. The other end portion of the bottom package and the top package having a shape bent downward; A flexible board interposed between the bottom package and the top package and having plating holes arranged in a line at each of both edge portions thereof; And a bottom plate configured to be co-axially arranged by solder paste while being inserted in a hole of the flexible board, being arranged in a line in each of both side edge portions of the plated plate and the plate disposed under the bottom package. And a frame configured to connect the rods interconnecting the rods of the top package.
본 발명에 따르면, 프레임에 구비된 연결봉을 이용해서 바텀 패키지와 탑 패키지의 핀들간을 연결시키기 때문에 그 공정이 단순하며, 아울러, 비용도 낮다.According to the present invention, since the pins of the bottom package and the top package are connected by using the connecting rod provided in the frame, the process is simple and the cost is low.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 설명하도록 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 적층 패키지를 도시한 분해 사시도로서, 도시된 바와 같이, 본 발명의 적층 패키지는 바텀 패키지(40a) 및 탑 패키지(40b)와, 이들 사이에 배치되는 플렉시블 보드(Flexible Board : 50), 및 패키지(40a, 40b)의 핀들(31)간을 전기적으로 상호 접속시키면서 방열판(heat spreader)으로서 기능하는 프레임(60)으로 구성된다.Figure 2 is an exploded perspective view showing a laminated package according to an embodiment of the present invention, as shown, the laminated package of the present invention is a bottom package 40a and top package 40b, and a flexible board disposed therebetween (Flexible Board: 50) and the frame 60 which functions as a heat spreader while electrically interconnecting the pins 31 of the packages 40a and 40b.
여기서, 바텀 패키지(40a) 및 탑 패키지(40b)는 반도체 칩(도시안됨)과 그의 본드패드들과 각각 접속된 리드들의 일단 부분을 포함한 공간적 영역이 봉지제에 의해 봉지되고, 봉지제의 외측으로 인출된 리드들의 타단 부분, 즉, 핀(31)은 아래쪽으로 절곡된 형상을 갖는다. 여기서, 주지된 바와 같이, 상기 핀들(31)은 그 기능에 따라 RAS핀, CAS핀, WE핀, 어드레스핀, 데이터 인/아웃핀, Vcc핀, Vss핀, /CS핀 및 /NC핀 등으로 명명되며, 특히, 이 핀들(31) 중에서 칩 선택을 위한 구분 핀들(32, 33), 예컨데, 바텀 패키지(40a)의 /CS핀과 탑 패키지(40b)의 /NC핀, 또는, 바텀 패키지(40a)의 /NC핀과 탑 패키지(40b)의 /CS핀은 다른 핀들(31)에 비해 상대적으로 짧은 길이, 예컨데, 1/2만큼 짧은 길이를 갖도록 구비된다.Here, in the bottom package 40a and the top package 40b, a spatial region including one portion of a semiconductor chip (not shown) and leads connected to the bond pads thereof, respectively, is encapsulated by the encapsulant, and outwardly of the encapsulant. The other end portion of the lead leads, that is, the pin 31 has a shape bent downward. Here, as is well known, the pins 31 may be RAS pins, CAS pins, WE pins, address pins, data in / out pins, Vcc pins, Vss pins, / CS pins, / NC pins, etc. according to their functions. Namely, among these pins 31, the pins 32 and 33 for chip selection, for example, the / CS pin of the bottom package 40a and the / NC pin of the top package 40b, or the bottom package ( The / NC pin of 40a and the / CS pin of the top package 40b are provided to have a relatively short length, for example, a length shorter than that of the other pins 31.
플렉시블 보드(50)는 사각판 형상이며, 핀들(31)의 배열 방향에 대응하는 양측 가장자리 부분 각각에 도금 홀들(41)이 일렬로 배열된 구조를 갖는다. 이때, 상기 도금 홀들(41) 중에서, 어느 특정 도금 홀, 즉, 바텀 패키지(40a)의 /CS핀과 탑 패키지(40b)의 /NC핀, 또는, 바텀 패키지(40a)의 /NC핀과 탑 패키지(40b)의 /CS핀에 대응하는 도금 홀들은 도전패턴(42)에 의해 전기적으로 상호 연결된다.The flexible board 50 has a rectangular plate shape and has a structure in which plating holes 41 are arranged in a line at each of both side edge portions corresponding to the arrangement direction of the pins 31. At this time, among the plating holes 41, a specific plating hole, that is, the / CS pin of the bottom package 40a and the / NC pin of the top package 40b, or the / NC pin and the top of the bottom package 40a. Plating holes corresponding to the / CS pins of the package 40b are electrically interconnected by the conductive pattern 42.
여기서, 구분 핀들(32, 33)의 길이를 줄이고, 아울러, 도전패턴(42)으로 도금홀들(42)간을 연결하는 것은, 최종적으로 얻어진 적층 패키지의 동작시, 바텀 패키지(40a)와 탑 패키지(40b)간의 자유로운 선택이 이루어지도록 하기 위함이다.Here, reducing the lengths of the division pins 32 and 33 and connecting the plating holes 42 with the conductive patterns 42, the bottom package 40a and the top during the operation of the finally obtained laminated package. This is to allow free selection between the packages 40b.
계속해서, 플레임(60)은 사각 형상의 도금판(51)과, 상기 도금판(51)의 양측 가장자리 부분 각각에 일렬로 배열되면서 상기 플렉시블 보드(50)의 홀(41)에 삽입되도록 구비된 사각 기둥 형상의 연결봉(52)으로 구성된다. 상기 도금판(51)은, 예컨데, 알루미늄 도금판이며, 상기 연결봉(52)의 일측면에는 동축 선상에 배치되어 동일 기능을 행하는 바텀 패키지(40a)와 탑 패키지(40b)의 핀들(31)간을 전기적으로 상호 접속시키기 위한 솔더 페이스트(도시안됨)가 도포되어 있다.Subsequently, the flame 60 is arranged to be inserted into the hole 41 of the flexible board 50 while being arranged in a line with each of the rectangular plated plate 51 and both edge portions of the plated plate 51. It consists of a connecting rod 52 of a square pillar shape. The plated plate 51 is, for example, an aluminum plated plate, and is disposed on one side of the connecting rod 52 between the pins 31 of the bottom package 40a and the top package 40b which are coaxially arranged to perform the same function. Solder paste (not shown) is applied to electrically interconnect the electrodes.
도 3은 상기한 부재들이 상호 부착 및 삽입되어진 본 발명의 적층 패키지를 도시한 사시도로서, 도시된 바와 같이, 적층 패키지(100)는 바텀 패키지(40a)와 탑 패키지(40b)가 플렉시블 보드(50)의 개재하에 적층되고, 프레임(60)의 연결봉(52)은 상기 플렉시블 보드(50)의 도금 홀에 삽입되어져 상기 탑 패키지(40b)의 측면 상부면까지 배치되고, 동축 선상에 배치되어 동일 기능을 하는 바텀 패키지(40a)와 탑 패키지(40b)의 핀들(31)은 연결봉(52)의 일측면에 도포된 솔더 페이스트(도시안됨)를 리플로우시키는 것에 의해서 상기 연결봉(52)을 통해 전기적으로 상호 접속된다.3 is a perspective view illustrating a laminated package of the present invention in which the above-described members are attached to and inserted into each other. As shown, the laminated package 100 includes a bottom package 40a and a top package 40b of the flexible board 50. ), The connecting rod 52 of the frame 60 is inserted into the plating hole of the flexible board 50 to be disposed up to the upper surface of the side surface of the top package 40b, and is disposed on the coaxial line. The bottom package 40a and the pins 31 of the top package 40b are electrically connected to each other through the connecting rod 52 by reflowing solder paste (not shown) applied to one side of the connecting rod 52. Interconnected.
도 4는 본 발명의 다른 실시예에 따른 적층 패키지를 도시한 사시도로서, 도시된 바와 같이, 이 실시예에서는 이전 실시예에서 제조된 적층 패키지들(100a, 100b, 100c)을 적층시킴으로써, 보다 향상된 메모리 용량을 얻을 수 있다.Figure 4 is a perspective view of a stack package according to another embodiment of the present invention, as shown, in this embodiment is further improved by stacking the stack packages (100a, 100b, 100c) manufactured in the previous embodiment Memory capacity can be obtained.
이상에서와 같이, 본 발명은 연결봉을 갖는 프레임을 이용해서 바텀 패키지와 탑 패키지의 동일 기능을 행하는 핀들간을 연결시키기 때문에, 그 제조 공정을 단순화시킬 수 있고, 이에 따른 제조 비용도 절감할 수 있다.As described above, since the present invention connects the pins that perform the same function of the bottom package and the top package by using a frame having a connecting rod, the manufacturing process can be simplified, and thus the manufacturing cost can be reduced. .
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000058893A KR100713898B1 (en) | 2000-10-06 | 2000-10-06 | Stack package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000058893A KR100713898B1 (en) | 2000-10-06 | 2000-10-06 | Stack package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020028021A true KR20020028021A (en) | 2002-04-15 |
KR100713898B1 KR100713898B1 (en) | 2007-05-07 |
Family
ID=19692258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000058893A KR100713898B1 (en) | 2000-10-06 | 2000-10-06 | Stack package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100713898B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010086476A (en) * | 2001-07-13 | 2001-09-13 | 신이술 | Printed circuit board and package method of stacking semiconductor using therof |
KR100393102B1 (en) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | Stacked semiconductor package |
KR20040007883A (en) * | 2002-07-11 | 2004-01-28 | 주식회사 썬더스 | Lead frame for stacked semiconductor packages, stacked semiconductor packages using it, and fabrication method thereof |
KR100543900B1 (en) * | 2002-04-08 | 2006-01-20 | 주식회사에스.엠.이. | Multi-layer-type semiconductor package and method for manufacturing the same |
KR100848612B1 (en) | 2007-06-04 | 2008-07-28 | 조현귀 | Stak-up reading memory with stak-up read joint metal pcb, stak-up read joint metal pcb for stak-up reading memory and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000019729A (en) * | 1998-09-15 | 2000-04-15 | 강경석 | Semiconductor chip, laminated package of semiconductor chip, and method for laminating semiconductor chip |
-
2000
- 2000-10-06 KR KR1020000058893A patent/KR100713898B1/en not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393102B1 (en) * | 2000-12-29 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | Stacked semiconductor package |
KR20010086476A (en) * | 2001-07-13 | 2001-09-13 | 신이술 | Printed circuit board and package method of stacking semiconductor using therof |
KR100543900B1 (en) * | 2002-04-08 | 2006-01-20 | 주식회사에스.엠.이. | Multi-layer-type semiconductor package and method for manufacturing the same |
KR20040007883A (en) * | 2002-07-11 | 2004-01-28 | 주식회사 썬더스 | Lead frame for stacked semiconductor packages, stacked semiconductor packages using it, and fabrication method thereof |
KR100848612B1 (en) | 2007-06-04 | 2008-07-28 | 조현귀 | Stak-up reading memory with stak-up read joint metal pcb, stak-up read joint metal pcb for stak-up reading memory and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR100713898B1 (en) | 2007-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753415B1 (en) | Stack package | |
US7321164B2 (en) | Stack structure with semiconductor chip embedded in carrier | |
US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
US4763188A (en) | Packaging system for multiple semiconductor devices | |
US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
EP0862217A2 (en) | Semiconductor device and semiconductor multi-chip module | |
KR20040062764A (en) | Chip scale stack package | |
EP0304263A2 (en) | Semiconductor chip assembly | |
US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
KR100369907B1 (en) | Semiconductor Package And Mounting Structure On Substrate Thereof And Stack Structure Thereof | |
CN103229293A (en) | Semiconductor chip package, semiconductor module, and method for manufacturing same | |
KR100713898B1 (en) | Stack package | |
US5706172A (en) | Stacked semiconductor package having supporting bars and a socket therefor | |
KR20020039012A (en) | Stacked semiconductor chip package using identical type chip select terminal | |
KR20010073345A (en) | Stack package | |
US7777324B2 (en) | Interposer and semiconductor package with reduced contact area | |
KR100376884B1 (en) | Stack package | |
KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
KR100650049B1 (en) | Assembly-stacked package using multichip module | |
JP3850712B2 (en) | Multilayer semiconductor device | |
US20020190367A1 (en) | Slice interconnect structure | |
KR20080029273A (en) | Stack package and hi-density multi package using the same | |
KR200292413Y1 (en) | Stacked Semiconductor Packages | |
KR100480908B1 (en) | method for manufacturing stacked chip package | |
KR100818077B1 (en) | Method for manufacturing bga type stack package by using alignment pin |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |