KR100818077B1 - Method for manufacturing bga type stack package by using alignment pin - Google Patents

Method for manufacturing bga type stack package by using alignment pin Download PDF

Info

Publication number
KR100818077B1
KR100818077B1 KR1020010088315A KR20010088315A KR100818077B1 KR 100818077 B1 KR100818077 B1 KR 100818077B1 KR 1020010088315 A KR1020010088315 A KR 1020010088315A KR 20010088315 A KR20010088315 A KR 20010088315A KR 100818077 B1 KR100818077 B1 KR 100818077B1
Authority
KR
South Korea
Prior art keywords
circuit board
package
tape circuit
alignment
tape
Prior art date
Application number
KR1020010088315A
Other languages
Korean (ko)
Other versions
KR20030059453A (en
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088315A priority Critical patent/KR100818077B1/en
Publication of KR20030059453A publication Critical patent/KR20030059453A/en
Application granted granted Critical
Publication of KR100818077B1 publication Critical patent/KR100818077B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 정렬 구멍이 형성된 테이프 회로 기판과 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법을 제공한다. 본 발명에 따르면, 각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하고, 소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비한 후, 테이프 회로 기판의 상하에 각각의 단품 패키지를 부착하여 테이프 회로 기판의 회로 패턴과 단품 패키지의 솔더 볼을 접합시킨다. 이어서, 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하며, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성한다.The present invention provides a method for manufacturing a busy laminate package using a tape circuit board and alignment pins having alignment holes formed therein. According to the present invention, after preparing two single piece packages each consisting of a single piece package body and solder balls formed on one side, a predetermined circuit pattern can be formed and bent, and a tape circuit board having alignment holes formed at both edges thereof is prepared. Each single package is attached to the top and bottom of the tape circuit board to bond the circuit pattern of the tape circuit board and the solder balls of the single package. Subsequently, the alignment pins are inserted into the alignment holes of the tape circuit board, and the tape circuit board is bent and attached to the rear side of the unit package while the solder balls are formed on the tape circuit board attached to the rear side of the unit package.

비지에이 패키지, 적층 패키지, 테이프 회로 기판, 정렬Busy package, laminated package, tape circuit board, alignment

Description

정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 {METHOD FOR MANUFACTURING BGA TYPE STACK PACKAGE BY USING ALIGNMENT PIN}How to Manufacture Vigie Stacking Packages Using Alignment Pins {METHOD FOR MANUFACTURING BGA TYPE STACK PACKAGE BY USING ALIGNMENT PIN}

도 1은 본 발명이 적용되는 비지에이 적층 패키지의 일반적 구조를 나타내는 단면도이다.1 is a cross-sectional view showing a general structure of a busy laminate package to which the present invention is applied.

도 2a 및 도 2b는 도 1에 도시된 비지에이 적층 패키지의 정렬 불량을 나타내는 예시도이다.2A and 2B are exemplary views illustrating misalignment of the BG laminate package illustrated in FIG. 1.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a BG laminate package according to an exemplary embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법에 사용되는 테이프 회로 기판의 일부를 나타내는 평면도 및 단면도이다.4A and 4B are a plan view and a cross-sectional view showing a portion of a tape circuit board used in a method of manufacturing a viz. Lamination package according to an embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.5A and 5B are cross-sectional views illustrating a method of manufacturing a BG laminate package according to another exemplary embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.6 is a cross-sectional view illustrating a manufacturing method of a BG laminate package according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 비지에이 적층 패키지(BGA stack package)10: BGA stack package

11, 12: 비지에이 단품 패키지(BGA individual package) 11, 12: BGA individual package                 

13, 20: 테이프 회로 기판(tape circuit substrate)13, 20: tape circuit substrate

14, 16: 솔더 볼(solder ball)14, 16: solder ball

15: 단품 패키지 몸체(individual package body)15: individual package body

21: 정렬 구멍(alignment hole)21: alignment hole

22: 도금층(plated layer)22: plated layer

30: 정렬판(alignment plate)30: alignment plate

31: 정렬핀(alignment pin)31: alignment pin

본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 비지에이 유형의 패키지를 적층하여 구현한 비지에이 적층 패키지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a manufacturing method of a BIJ laminated package implemented by stacking a BIJ type package.

반도체 산업에서 집적회로 칩에 대한 패키징(packaging) 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전하고 있다. 아울러, 전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 반도체 패키지를 실장하기 위한 노력들이 계속되고 있다. 이러한 노력의 일환으로 제안된 것이 소위 적층 패키지(stack package)이다. 적층 패키지는 하나의 패키지에 두 개 이상의 집적회로 칩을 내장하는 멀티 칩 패키지(multi chip package)와 달리, 하나의 집적회로 칩을 내장하는 싱글 칩 패키지(single chip package)를 두 개 이상 적층하는 방식이다. Packaging technology for integrated circuit chips in the semiconductor industry continues to evolve to meet the demand for miniaturization and mounting reliability. In addition, as the performance of electronic products increases, efforts are being made to mount a larger number of semiconductor packages on a limited size substrate. As part of this effort, what has been proposed is a stack package. Unlike a multi chip package in which two or more integrated circuit chips are embedded in one package, a stacked package is a method of stacking two or more single chip packages containing one integrated circuit chip. to be.                         

한편, 반도체 패키지의 표면실장 면적을 최소화하고 또한 전기접속 길이를 최소화하여 전기적 특성을 향상시킬 목적으로 솔더 볼(solder ball)을 외부 접속 단자로 사용하는 비지에이(BGA; Ball Grid Array) 패키지에 대한 연구가 활발히 이루어져 왔다. 이러한 비지에이 유형의 패키지를 적층 패키지에 적용한 예가 도 1에 도시되어 있다.Meanwhile, a ball grid array (BGA) package in which solder balls are used as external connection terminals for the purpose of minimizing the surface mount area of the semiconductor package and minimizing the electrical connection length to improve electrical characteristics. Research has been actively conducted. An example of applying this type of package to a laminated package is shown in FIG. 1.

도 1을 참조하면, 비지에이 적층 패키지(10)는 두 개의 비지에이 단품 패키지(11, 12)가 테이프 회로 기판(13)을 사이에 두고 적층되는 구성으로 이루어진다. 각 단품 패키지(11, 12)는 에폭시 몰딩 수지로 형성된 단품 패키지 몸체(15)와 한쪽 면에 규칙적으로 형성된 솔더 볼(16)로 이루어지며, 솔더 볼(16)은 테이프 회로 기판(13)에 물리적으로 접합된다. 테이프 회로 기판(13)은 쉽게 구부릴 수 있기 때문에 한쪽 단품 패키지(12)의 뒷면으로 접혀 부착된 후 적층 패키지(10)의 외부 접속 단자인 솔더 볼(14)이 형성된다. 도면에 도시되지는 않았지만, 각 단품 패키지(11, 12)의 내부에 반도체 칩, 리드 프레임 또는 인쇄 회로 기판, 본딩 와이어 같은 구성요소들이 내장되어 있고, 테이프 회로 기판(13)에 회로 패턴이 형성되어 있음은 주지의 사실이다.Referring to FIG. 1, the BIJ laminate package 10 is configured such that two BIJ packages 11 and 12 are stacked with a tape circuit board 13 interposed therebetween. Each one-piece package 11, 12 consists of a one-piece package body 15 formed of epoxy molding resin and solder balls 16 regularly formed on one side, and the solder ball 16 is physically attached to the tape circuit board 13. Is bonded. Since the tape circuit board 13 can be easily bent, it is folded and attached to the back side of the one piece package 12, and then solder balls 14, which are external connection terminals of the laminated package 10, are formed. Although not shown in the drawings, components such as a semiconductor chip, a lead frame or a printed circuit board, and a bonding wire are embedded in each single package 11 and 12, and a circuit pattern is formed on the tape circuit board 13. It is a well known fact.

이러한 비지에이 적층 패키지(10)는 테이프 회로 기판(13)을 구부리고 나서 단품 패키지(11, 12)간의 적층을 구현하는데, 이 때 테이프 회로 기판(13)과 단품 패키지(11, 12) 사이 또는 두 단품 패키지(11, 12) 사이의 정확한 정렬이 쉽지 않다. 테이프 회로 기판(13)이 가지는 탄성이 그 요인 중의 하나이다.The visually laminated package 10 bends the tape circuit board 13 and then implements the stacking between the single package packages 11 and 12, wherein the tape circuit board 13 and the single package packages 11 and 12 are separated from each other. Accurate alignment between the individual packages 11 and 12 is not easy. The elasticity of the tape circuit board 13 is one of the factors.

비지에이 적층 패키지(10)에서 일반적으로 발생하는 정렬 불량의 두가지 예 가 도 2a와 도 2b에 도시되어 있다. 이와 같이 정렬 불량이 발생하면, 이후 진행되는 여러 공정 단계들(예컨대, 테스트, 모듈 실장, 포장 등)에서 문제를 야기하게 된다.Two examples of misalignment that typically occur in a busy laminate package 10 are shown in FIGS. 2A and 2B. This misalignment can cause problems in subsequent processing steps (eg, testing, module mounting, packaging, etc.).

따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 테이프 회로 기판을 사용하여 비지에이 유형의 적층 패키지를 제조할 때 정렬 불량을 방지하고 정확한 수직 정렬을 가능하게 하기 위한 것이다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, and an object of the present invention is to prevent misalignment and to make accurate vertical alignment when manufacturing a BAI type stack package using a tape circuit board. It is to let.

이러한 목적을 달성하기 위하여, 본 발명은 정렬 구멍이 형성된 테이프 회로 기판과 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법을 제공한다.In order to achieve this object, the present invention provides a method of manufacturing a viz laminate package using a tape circuit board and alignment pins with alignment holes formed thereon.

본 발명에 따른 비지에이 적층 패키지의 제조 방법은, 각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하는 단계와, 소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비하는 단계와, 테이프 회로 기판의 상하에 각각의 단품 패키지를 부착하여 테이프 회로 기판의 회로 패턴과 단품 패키지의 솔더 볼을 접합시키는 단계와, 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하는 단계와, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성하는 단계로 이루어진다. According to the present invention, there is provided a method of manufacturing a bi-layer laminate package, comprising: preparing two bi-component packages each consisting of a single package body and solder balls formed on one side thereof, and a predetermined circuit pattern can be formed and bent, Preparing a tape circuit board having alignment holes formed thereon, and attaching respective single package packages above and below the tape circuit board to bond the circuit pattern of the tape circuit board and the solder balls of the single package package, and the alignment holes of the tape circuit board. Bending the tape circuit board while attaching the alignment pins to form an accurate alignment, attaching the tape pins to the back of the single package, and forming solder balls on the tape circuit board attached to the rear of the single package.                     

본 발명에 따른 비지에이 적층 패키지의 제조 방법은, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성하는 단계 후, 정렬 구멍이 형성된 테이프 회로 기판의 양쪽 가장자리를 제거하는 단계를 더 포함할 수 있다. 또한, 본 발명의 비지에이 적층 패키지 제조 방법에 있어서, 테이프 회로 기판의 정렬 구멍 주위에 도금층이 형성될 수 있고, 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하는 단계는 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어질 수 있으며, 테이프 회로 기판의 정렬 구멍은 테이프 회로 기판이 구부러지는 부분에 더 형성될 수 있다.The manufacturing method of the BGA package according to the present invention may further include removing both edges of the tape circuit board on which the alignment holes are formed after forming the solder balls on the tape circuit board attached to the back side of the single package. Can be. In addition, in the method for manufacturing a vivid laminate package of the present invention, a plating layer may be formed around the alignment holes of the tape circuit board, and the bending of the tape circuit board and attaching the tape circuit board to the back side of the unit package may be performed using an adhesive or heat It can be made by a compression method, the alignment hole of the tape circuit board may be further formed in the portion where the tape circuit board is bent.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며, 동일한 구성요소에는 동일한 참조번호가 사용되었음을 밝혀둔다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the accompanying drawings, some components are somewhat exaggerated or schematically illustrated in order to help a clear understanding of the drawings, and the same reference numerals are used for the same components.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a BG laminate package according to an exemplary embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 두 개의 비지에이 단품 패키지(11, 12)를 준비한다. 전술했듯이, 각 단품 패키지(11, 12)는 에폭시 몰딩 수지로 형성된 단품 패키지 몸체(15)와 한쪽 면에 규칙적으로 형성된 솔더 볼(16)로 이루어지며 반도체 칩 등이 내장되어 있다.First, as shown in FIG. 3A, two vivid single packages 11 and 12 are prepared. As described above, each one-piece package 11, 12 consists of a one-piece package body 15 formed of epoxy molding resin and solder balls 16 regularly formed on one side thereof, and a semiconductor chip or the like is embedded therein.

이어서, 소정의 회로 패턴이 형성된 테이프 회로 기판을 준비한 후, 도 3b에 도시된 바와 같이, 테이프 회로 기판(20)에 각 단품 패키지(11, 12)를 부착한다. 이 때, 테이프 회로 기판(20)에 형성된 회로 패턴과 각 단품 패키지(11, 12)에 형성된 솔더 볼(16)이 접합된다. 특히, 테이프 회로 기판(20)은 네 영역으로 구분되는데, 제1 영역(20a)은 각 단품 패키지(11, 12)에 형성된 솔더 볼(16)이 접합되는 부분이며, 제2 영역(20b)은 구부러지는 부분이며, 제3 영역(20c)은 단품 패키지의 뒷면에 부착된 후 적층 패키지의 외부 접속 단자인 솔더 볼이 형성되는 부분이며, 테이프 회로 기판(20)의 양쪽 가장자리에 해당하는 제4 영역(20d)은 정렬 구멍이 형성되는 부분이다.Subsequently, after preparing the tape circuit board on which the predetermined circuit pattern was formed, as shown in FIG. 3B, the individual package packages 11 and 12 are attached to the tape circuit board 20. At this time, the circuit pattern formed on the tape circuit board 20 and the solder balls 16 formed on the individual package packages 11 and 12 are bonded. In particular, the tape circuit board 20 is divided into four regions. The first region 20a is a portion to which the solder balls 16 formed on the individual packages 11 and 12 are bonded, and the second region 20b is The third region 20c is a portion that is bent, and a fourth region corresponding to both edges of the tape circuit board 20 after being attached to the back side of the single package and forming solder balls, which are external connection terminals of the laminated package. 20d is a portion where the alignment holes are formed.

테이프 회로 기판의 제4 영역(20d)이 도 4a의 평면도와 도 4b의 단면도에 각각 도시되어 있다. 도 4b는 도 4a의 IV-IV선을 따라 절단한 단면도의 두가지 예를 나타낸다. 도시된 바와 같이, 테이프 회로 기판의 제4 영역(20d)에는 정렬 구멍(21)이 형성되고 정렬 구멍(21)의 주위에 도금층(22)이 형성된다. 도금층(22)은 정렬 구멍(21)의 내부에도 연장되어 형성될 수 있다. 도금층(22)은 테이프 회로 기판의 탄성으로 인하여 정렬 구멍(21)이 변형되는 것을 방지하여 정확한 정렬이 가능하도록 한다.The fourth region 20d of the tape circuit board is shown in the top view of Fig. 4A and the cross sectional view of Fig. 4B, respectively. 4B shows two examples of cross-sectional views taken along the line IV-IV of FIG. 4A. As shown, an alignment hole 21 is formed in the fourth region 20d of the tape circuit board, and a plating layer 22 is formed around the alignment hole 21. The plating layer 22 may be formed to extend even inside the alignment hole 21. The plating layer 22 prevents the alignment hole 21 from being deformed due to the elasticity of the tape circuit board, thereby enabling accurate alignment.

이어서, 도 3c를 참조하면, 테이프 회로 기판(20)에 부착된 상태의 단품 패키지(11, 12)는 정렬핀(31)이 설치되어 있는 정렬판(30) 위에 놓여진다. 그리고 나서, 테이프 회로 기판(20)을 구부려 위쪽 단품 패키지(11)의 뒷면에 부착한다. 이 때, 테이프 회로 기판(20)과 단품 패키지(11)와의 접합은 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어진다. 특히, 테이프 회로 기판(20)에 형성된 정렬 구멍(21)에는 정렬핀(31)이 끼워져 정확한 정렬을 가능하게 한다. Subsequently, referring to FIG. 3C, the unit packages 11 and 12 attached to the tape circuit board 20 are placed on the alignment plate 30 on which the alignment pins 31 are installed. Then, the tape circuit board 20 is bent and attached to the back side of the upper unit package 11. At this time, the bonding between the tape circuit board 20 and the one-piece package 11 is made by using an adhesive or by a thermocompression method. In particular, the alignment pins 31 are inserted into the alignment holes 21 formed in the tape circuit board 20 to enable accurate alignment.                     

이와 달리, 테이프 회로 기판(20)을 구부려 정렬판(30)과 아래쪽 단품 패키지(12) 사이에 오도록 하고 정렬핀(31)에 정렬 구멍(21)을 끼워 정렬할 수도 있다. 이 때 테이프 회로 기판(20)은 아래쪽 단품 패키지(12)의 뒷면에 접합된다.Alternatively, the tape circuit board 20 may be bent to be positioned between the alignment plate 30 and the lower unit package 12, and the alignment holes 21 may be inserted into the alignment pin 31 to align the alignment circuit. At this time, the tape circuit board 20 is bonded to the back side of the lower unitary package 12.

이어서, 도 3d에 도시된 바와 같이, 적층 패키지(10)의 외부 접속 단자 역할을 하는 솔더 볼(14)을 테이프 회로 기판(20)에 형성한 뒤, 테이프 회로 기판(20)의 제4 영역을 테이프 회로 기판(20)으로부터 절단하여 제거하여 적층 패키지(10)를 완성한다.Subsequently, as shown in FIG. 3D, the solder balls 14 serving as external connection terminals of the laminated package 10 are formed on the tape circuit board 20, and then the fourth region of the tape circuit board 20 is formed. The laminated package 10 is completed by cutting and removing the tape circuit board 20.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다. 도시된 바와 같이, 단품 패키지는 전술한 실시예와 같이 서로 마주 보는 형태가 아니라 같은 방향으로 적층된다. 이러한 구성에서도 전술한 실시예와 마찬가지로 테이프 회로 기판에 형성된 정렬 구멍과 정렬판에 설치된 정렬핀을 이용하여 정확한 정렬이 가능하다. 예시된 바와 달리, 구부러진 테이프 회로 기판이 정렬판과 패키지 사이에 끼이도록 적층 패키지를 뒤집은 형태로 제조하는 것도 가능하다.5A and 5B are cross-sectional views illustrating a method of manufacturing a BG laminate package according to another exemplary embodiment of the present invention. As shown, the individual packages are stacked in the same direction rather than facing each other as in the above-described embodiment. In this configuration, as in the above-described embodiment, accurate alignment is possible using the alignment holes formed in the tape circuit board and the alignment pins provided in the alignment plate. Unlike illustrated, it is also possible to fabricate a stacked package upside down such that a bent tape circuit board is sandwiched between the alignment plate and the package.

도 6은 본 발명의 또 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다. 도시된 바와 같이, 정렬핀은 패키지 양쪽에 형성되어 테이프 회로 기판에 삽입된다. 이 경우, 적층 패키지의 크기가 약간 증가하는 단점이 있으나, 보다 정확한 정렬이 가능하고 특히 단품 패키지 사이에 개재된 테이프 회로 기판의 제1 영역이 보다 편평하게 되도록 할 수 있다. 앞서 설명한 실시예들과 마찬가지로, 테이프 회로 기판의 구부러진 부분이 정렬판과 패키지 사이에 끼이도록 하여 정렬을 이룰 수도 있다. 6 is a cross-sectional view illustrating a manufacturing method of a BG laminate package according to another exemplary embodiment of the present invention. As shown, alignment pins are formed on both sides of the package and inserted into the tape circuit board. In this case, there is a disadvantage in that the size of the laminated package is slightly increased, but more accurate alignment is possible, and in particular, the first region of the tape circuit board interposed between the single package can be made flatter. Similar to the embodiments described above, the bent portion of the tape circuit board may be aligned by sandwiching between the alignment plate and the package.                     

한편, 도면에 도시되지는 않았지만, 테이프 회로 기판과 솔더 볼 사이의 접합 공정은 플럭스(flux) 도포 단계, 솔더 볼 정렬 또는 탑재(mounting) 단계, 리플로우(reflow) 단계로 이루어진다. 또한, 테이프 회로 기판의 표면에는 회로 패턴을 보호하면서 볼 패드(ball pad) 부분만 노출시키도록 보호층이 형성된다.On the other hand, although not shown in the drawings, the bonding process between the tape circuit board and the solder ball is composed of a flux coating step, solder ball alignment or mounting step, a reflow step. In addition, a protective layer is formed on the surface of the tape circuit board to expose only the ball pad portion while protecting the circuit pattern.

이상 설명한 바와 같이, 본 발명은 테이프 회로 기판을 사용하여 비지에이 유형의 적층 패키지를 제조할 때 단품 패키지와 테이프 회로 기판간에 또는 단품 패키지 상호간에 정확한 수직 정렬을 이룰 수 있는 장점이 있다. 따라서, 정확한 규격을 갖는 적층 패키지를 제조할 수 있으며, 후속 테스트 공정, 모듈 실장 공정, 포장 공정 등에서 불량을 방지하고 규격화를 가능하게 하는 이점도 있다.As described above, the present invention has an advantage of making accurate vertical alignment between a single package and a tape circuit board or between single packages when manufacturing a busy package of this type using a tape circuit board. Therefore, it is possible to manufacture a laminated package having an accurate specification, there is also an advantage to prevent the failure and standardization in the subsequent test process, module mounting process, packaging process and the like.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (5)

각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하는 단계;Preparing two single piece packages each consisting of a single piece package body and solder balls formed on one side thereof; 소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비하는 단계;Preparing a tape circuit board in which a predetermined circuit pattern is formed and can be bent and in which alignment holes are formed at both edges; 상기 테이프 회로 기판의 상하에 상기 각각의 단품 패키지를 부착하여 상기 테이프 회로 기판의 회로 패턴과 상기 단품 패키지의 솔더 볼을 접합시키는 단계;Attaching each of the single package to upper and lower portions of the tape circuit board to bond the circuit pattern of the tape circuit board to the solder balls of the single package; 상기 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 상기 테이프 회로 기판을 구부려 상기 단품 패키지의 뒷면에 부착하는 단계;Bending the tape circuit board and attaching it to the rear side of the unit package while inserting an alignment pin into the alignment hole of the tape circuit board to form an accurate alignment; 상기 단품 패키지의 뒷면에 부착된 상기 테이프 회로 기판에 솔더 볼을 형성하는 단계를 포함하는 비지에이 적층 패키지의 제조 방법.Forming a solder ball on the tape circuit board attached to the back side of the unit package. 제 1 항에 있어서, 상기 단품 패키지의 뒷면에 부착된 상기 테이프 회로 기판에 솔더 볼을 형성하는 단계 후, 상기 정렬 구멍이 형성된 상기 테이프 회로 기판의 양쪽 가장자리를 제거하는 단계를 더 포함하는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.The method of claim 1, further comprising, after forming solder balls on the tape circuit board attached to the back side of the unit package, removing both edges of the tape circuit board on which the alignment holes are formed. How to make this laminated package. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판의 정렬 구멍 주위에 도금층이 형성되는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.The method for manufacturing a busy laminate package according to claim 1 or 2, wherein a plating layer is formed around the alignment holes of the tape circuit board. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판을 구부려 상기 단품 패키지의 뒷면에 부착하는 단계는 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어지는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.The method of claim 1 or 2, wherein the bending of the tape circuit board and attaching the tape circuit board to the back side of the unit package is performed by using an adhesive or by a thermocompression method. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판의 정렬 구멍은 상기 테이프 회로 기판이 구부러지는 부분에 더 형성되는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.The method of claim 1 or 2, wherein the alignment hole of the tape circuit board is further formed in a portion where the tape circuit board is bent.
KR1020010088315A 2001-12-29 2001-12-29 Method for manufacturing bga type stack package by using alignment pin KR100818077B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088315A KR100818077B1 (en) 2001-12-29 2001-12-29 Method for manufacturing bga type stack package by using alignment pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088315A KR100818077B1 (en) 2001-12-29 2001-12-29 Method for manufacturing bga type stack package by using alignment pin

Publications (2)

Publication Number Publication Date
KR20030059453A KR20030059453A (en) 2003-07-10
KR100818077B1 true KR100818077B1 (en) 2008-03-31

Family

ID=32215887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088315A KR100818077B1 (en) 2001-12-29 2001-12-29 Method for manufacturing bga type stack package by using alignment pin

Country Status (1)

Country Link
KR (1) KR100818077B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812735B1 (en) * 2006-07-13 2008-03-12 삼성전기주식회사 Print circuit board and print circuit board bonding apparatus and print circuit board bonding method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026753A (en) * 1997-09-26 1999-04-15 구본준 Microvisie Package
KR20010110359A (en) * 2000-06-07 2001-12-13 이데이 노부유끼 Assembly jig and manufacturing method of multilayer semiconductor device
KR20020085102A (en) * 2001-05-04 2002-11-16 앰코 테크놀로지 코리아 주식회사 Chip Stacked Semiconductor Package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026753A (en) * 1997-09-26 1999-04-15 구본준 Microvisie Package
KR20010110359A (en) * 2000-06-07 2001-12-13 이데이 노부유끼 Assembly jig and manufacturing method of multilayer semiconductor device
KR20020085102A (en) * 2001-05-04 2002-11-16 앰코 테크놀로지 코리아 주식회사 Chip Stacked Semiconductor Package

Also Published As

Publication number Publication date
KR20030059453A (en) 2003-07-10

Similar Documents

Publication Publication Date Title
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
KR100621991B1 (en) Chip scale stack package
US7511371B2 (en) Multiple die integrated circuit package
US8283767B1 (en) Dual laminate package structure with embedded elements
US7352058B2 (en) Methods for a multiple die integrated circuit package
TWI431754B (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US20050098879A1 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
JP2002217514A (en) Multichip semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100788341B1 (en) Chip Stacked Semiconductor Package
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR101046251B1 (en) Stacked Semiconductor Packages
KR100818077B1 (en) Method for manufacturing bga type stack package by using alignment pin
JP2722451B2 (en) Semiconductor device
KR100612761B1 (en) Chip scale stack chip package
KR20020028038A (en) Stacking structure of semiconductor package and stacking method the same
KR20000040734A (en) Stacked micro bga package
KR101357142B1 (en) Semiconductor package and method of manufacturing the same
KR200235610Y1 (en) Stacked Semiconductor Package
KR20030047403A (en) Ball grid array type stack package
KR20050011470A (en) stacked package
JPS63147354A (en) Package for semiconductor integrated circuit
WO2007053606A2 (en) Multiple die integrated circuit package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee