KR20020026812A

KR20020026812A - 열잡음 검출 및 보상 시스템과 그 방법

Info

Publication number: KR20020026812A
Application number: KR1020010058490A
Authority: KR
Inventors: 고우다수드히르무니스와미; 레이놀즈스코트케빈
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 2000-10-02
Filing date: 2001-09-21
Publication date: 2002-04-12
Also published as: SG98036A1; KR100443800B1; US6414806B1

Abstract

본 발명은 데이터 신호 내의 잡음(asperity)을 검출하고 보상하는 방법에 관한 것으로서, 데이터 신호 내의 열 잡음을 검출하는 단계와 데이터 신호를 증폭하기 전에 파라미터를 조절하는 단계를 포함한다. MR/GMR 헤드로부터의 신호는 암 일렉트로닉스 모듈(AE)을 거쳐 채널로 들어간다. 이 신호는 가변 이득 증폭기(VGA)(104)에 의해 증폭되고, 열 잡음(TA) 검출 회로(112)는 VGA(104)의 출력으로부터 이 신호를 받아들여 저역 통과 필터(114)와 비선형 정류기(116)을 통해 처리하는데, 이 필터와 정류기는 둘다 신뢰성 있는 TA 검출을 제공하도록 조정할 수 있다. 비선형 정류기(116)의 출력은 임계치 비교기(118)로 전달되는데, 이 비교기는 TA들에 대해 검출 임계치를 설정한다. 임계치 비교기의 출력은 데이터 스트림 내의 열 잡음 출현을 나타내는 디지털 신호이다. TA 이벤트 신호(event signal)는 프로그램가능 디지털 제어부(120)를 트리거하고, 이 프로그램 가능한 디지털 제어는 디지털적으로 가변하는 레지스터(Rin)(202)에 대해 작용하여 VGA(104) 이전에 폴 주파수(a poke frequency)를 제어한다.

Description

열잡음 검출 및 보상 시스템과 그 방법{METHOD FOR THERMAL ASPERITY DETECTION AND COMPENSATION IN DISK DRIVE CHANNELS}

본 발명은 자기 디스크 드라이브에서의 열 잡음(thermal asperities: TA)을 검출하고 보상하는 방법 및 시스템에 관한 것으로, 더 구체적으로는 열 잡음을 실시간으로 검출하고 보상하는 방법 및 시스템에 관한 것이다.

디스크에서 판독된 데이터에는 매체의 결함에 의해 초래되어 판독 채널 일렉트로닉스(read channel electronics)에 열 잡음(TA)을 발생시키는 에러가 발생하기 쉽다. 예를 들면, MR 재료의 고유 저항을 이용하는 자기 저항성(magnetoresistive : MR) 헤드 또는 거대 자기 저항성(giant magnetoresistive : GMR) 헤드를 사용하는 디스크 드라이브에서 DC 바이어스 전류는 센서(헤드의 MR 띠(MR stripe))에 센서 저항의 변화에 따라 변하는 전압을 유도한다. 헤드가 입자 혹은 자기 매체 결함과 부딪히면, 헤드의 온도는 100℃ 이상까지 증가할 수 있고, 이러한 온도 상승이 TA이다. 헤드의 고유 저항의 온도 계수(약 0.02％/℃)로 인해, TA는 심각한 전압 과도 현상, 즉 DC 기준선 변이를 초래할 수 있어, 아날로그 판독 신호를 포화시킨다. 이 경우 헤드 온도가 허용가능한 범위로 복귀할 때까지 디스크로부터의 데이터 판독이 불가능하거나 혹은 약 0.5-5㎲의 큰 비트 에러율(bit error rate : BER)을 갖게 된다. 통상적으로, 판독 불능 데이터를 복구하기 위해서 채널 제어기는 재판독 동작을 개시할 필요가 있다.

TA 검출을 위한 한 가지 방법은 채널 입력 회로의 아날로그-디지털 변환기(ADC) 출력에서의 검출을 포함한다. ADC 출력은 통상 신호 연쇄(signal chain)에서 끝쪽에 가까우므로, 채널의 많은 전자 회로는 TA가 검출되기 전에 포화되기 시작한다. 에러가 통상적으로 에러 정정 코드(ECC)가 복구 가능할 정도의 비교적 적은 양의 데이터가 아닌 경우, 검출이 지연되면 보상은 비효율적이 될 수 있다.

가변 이득 증폭기(VGA) 입력에 이동 가능한 AC 커플링 폴(a moveable AC coupling pole)을 갖는 비프로그램 가능형 시스템(non-programmable systems)에서, 폴의 주파수는 TA가 검출되면 단순히 높아지고 약간의 시간이 흘러가 버리면 감쇠하게 된다. 이것은 증가된 TA 과도 기간을 초래하는데, 그 이유는 폴이 급격하게 뒤로 이동하면, 잔류하는 DC 오프셋이 천천히 감쇠할 수 있기 때문이다. 필터가디지털 영역에서 임계치 검출 이전에 제공되고 검출 신뢰성을 개선하기 위한 비선형 정류가 존재하는 시스템에서, VGA 입력에서의 AC 커플링 폴의 이동은 단지 두 단계, 즉, "고 레벨 스퀄치(high squelch)"와 "저 레벨 스퀄치"로 조정가능하다. 이것은 AC 폴이 TA에 응답하여 이동되는 위치(주파수)에서의 유연성이나 혹은 정규 위치로의 복귀를 허용하지 않는다.

VGA 입력 이전에 암 일렉트로닉스 모듈(arm electronics module) 내에서 동작하는 시스템에 있어서, TA 과도 현상은 저역 통과 필터링과 "데드-존(dead-zone)" 정류 이후에 검출된다. 암 일렉트로닉스 모듈에서 AC 커플링 폴을 이동시키는 아날로그 신호는 연속적으로 발생된다. 이것은 덜 바람직한데, 왜냐하면, 신호 연쇄의 이 시점에서 신호 진폭은 자동 이득 제어(AGC) 루프에 의해 영향을 받지 않기 때문이다. 그러므로, 데이터 신호의 정규 진폭은 큰 폭으로 변할 수 있고, 따라서 TA 검출 임계치를 설정할 때 고려될 필요가 있다. 이것은 신뢰성있는 TA 검출을 더 어렵게 만든다. TA 검출 이전의 필터링은 간단한 일차이지만, 일차 필터는 TA 과도 신호와 정규 신호 사이의 구별을 비효율적으로 하고, 결국 TA 검출의 신뢰도를 떨어뜨린다. 더 나아가, "데드-존" 정류기의 데드 존에 의해 제공되는 것 외의 정식 검출 임계치는 존재하지 않는다. 아날로그 보상 회로는 암 일렉트로닉스 모듈의 패키지 상의 외부 핀으로 조정될 수 있어야 한다.

TA 과도 현상이 채널 연속 시간 필터의 출력에서 검출되는 시스템에서, VGA 입력에서의 AC 커플링 폴 주파수는 TA에 응답하여 높아진다. AC 커플링 폴은 TA 과도 상태 이후에 정규 상태로 점진적으로 복귀하도록 허용된다. TA 검출 이전의필터링은 오로지 채널 연속 시간 필터에 의해서만 되며, TA 검출 회로를 위한 전용 저역 통과 필터는 존재하지 않는다. 이것은 TA 과도 상태와 정규 데이터 신호를 구별하는 것을 비효율적으로 만드는데, 그 이유는 연속 시간 필터의 컷오프 주파수가 전형적으로 채널 데이터 레이트의 0.3 내지 0.6에서 설정되기 때문이다. 따라서, 신뢰성있는 TA 검출이 어려울 수 있다.

그러므로, 자기 디스크 드라이브에서 열 잡음을 실시간으로 검출하고 채널 입력에서 이 잡음을 보상함으로써, TA에 의해 초래되는 에러의 길이를 단축시키는 방법에 대한 필요성이 존재한다.

본 발명의 일 실시예에 따른 방법은 열 잡음을 검출하기 위한 방법을 개시한다. 본 방법은 열잡음을 갖는 데이터 신호를 증폭하고, 이 데이터 신호에서 열잡음을 검출하여, 열잡음을 보상하기 위한 증폭 이전에 가변 저항을 조정한다.

본 방법은 임계치 비교기로 검출 임계치를 설정하고, 이벤트 신호를 폴 주파수를 조정하는 가변 저항으로 전송함으로써 가변 저항을 조정한다. 폴 주파수는 각 단계마다 사전 정의된 주파수 비율로 감쇠한다. 이 단계들은 약 2 내지 약 8 데이터 바이트의 고정된 간격으로 행해진다. 사전 정의된 주파수 비율은 다음의 수학식으로 표시될 수 있다.

여기에서, f_H는 열 잡음이 검출된 이후에 폴이 조정되는 최고 주파수이고, f_N은 조정 이전의 폴 주파수이며, n은 단계수이다.

검출은 저역 통과 필터를 이용해 열 잡음과 데이터 신호를 구별하는 것을 포함한다. 검출은 데이터 신호의 1.2바이트 내에 발생한다. 저역 통과 필터는 약 1/2dB의 통과 대역 리플(passband ripple)과 데이터 레이트의 약 5%인 -3dB 컷오프 주파수를 갖는 3차 체비셰프 필터(Chebyshev filter)를 포함한다.

본 발명의 다른 실시예에 따르면, 본 방법은 연속 시간 필터로 데이터 신호를 필터링하는 단계와, 아날로그-디지털 변환기를 이용하여 데이터 신호를 변환하는 단계와, 데이터 신호의 이득을 일정한 신호 진폭으로 조절하는 이득 제어부로 데이터 신호를 공급하는 단계와, 변환 이후에 데이터 신호를 에러 정정하는 단계를 포함한다.

본 발명의 또 다른 실시예에서는, 데이터 신호 내의 열잡음을 검출하는 시스템이 제공되는데, 이 시스템은 데이터 신호를 증폭하는 가변 이득 증폭기와, 증폭된 신호 내의 열잡음을 검출하고 이벤트 신호를 출력하는 열잡음 검출기와, 이벤트 신호를 수신하고 그에 따라 가변 저항을 조정하는 프로그램 가능 제어 유닛을 포함하며, 이때 가변 저항은 채널에서 가변 이득 증폭기 이전에 위치한다.

본 시스템은 또한 데이터 신호의 왜곡을 막는 연속 시간 필터와, 데이터 신호를 디지털 데이터 신호로 변환하는 아날로그-디지털 변환기와, 가변 이득 증폭기의 이득을 제어하는 자동 이득 제어부를 포함한다.

본 발명에 따른 열잡음 검출기는 열잡음 신호와 데이터 신호를 구별하는 저역 통과 필터와, 데이터 신호의 큰 진폭 부분을 선택적으로 증폭하는 비선형 정류기와, 검출 임계치를 설정하고 이벤트 신호를 출력하는 임계치 비교기를 포함한다.

비선형 정류기는 V1+신호와 V1-신호를 제 1 차동 소스 결합 쌍(first differential source-coupled pair)으로 전송하고 Vcm 신호를 제 2 차동 소스 결합 쌍으로 전송하는 차동 증폭기와, 상기 제 1 및 제 2 차동 소스 결합 쌍의 출력을 받아들이고 임계치 비교기로 신호를 전송하는 제 2 차동 증폭기를 포함한다. 차동 소스 결합 쌍들은 또한 소스 축퇴 저항(source degeneration resistors) 쌍을 포함한다.

본 발명의 실시예에 따른 가변 저항은 적어도 하나의 고정 저항과, 가변 이득 증폭기에 대해 폴 주파수를 조정하는 전계 효과 트랜지스터(FETs) 세트를 포함하는데, 이 때 각각의 FET는 고정 레지스터 쌍과 직렬 연결되어 있고, 전계 효과 트랜지스터 스위치들은 프로그램 가능 제어 유닛으로 제어된다.

본 발명의 또 다른 실시예에서는, 일렉트로닉스 채널의 열잡음을 보상하는 시스템이 개시된다. 본 시스템은 열잡음을 보상하기 위한 폴 주파수를 갖는 가변 저항과, 보상된 신호를 수신하는 가변 이득 증폭기를 포함한다.

폴 주파수는 프로그램 가능 제어 유닛에 의해 설정되는데, 이 프로그램 가능 제어 유닛은 가변 저항 내의 전계 효과 트랜지스터를 제어하고 채널 일렉트로닉스내에서 가변 이득 증폭기 이후에 열잡음의 검출 시 이벤트 신호를 수신한다. 프로그램 가능 제어 유닛은 각 단계마다 폴 주파수 감쇠 비율을 사전 정의된 주파수 비율로 설정한다. 단계들은 약 2 내지 약 8 데이터 바이트의 고정된 간격으로 행해진다.

도 1a은 본 발명의 일 실시예에 따른 체비셰프 필터(a Chebyshev filter)를 도시한 도면,

도 1b는 본 발명의 일 실시예에 따른 채널 입력 회로를 도시한 도면,

도 2는 도 1b의 R_in과 프로그램 가능 디지털 제어부를 도시한 도면,

도 3은 본 발명의 다른 실시예에 따른 VGA의 클리핑 포인트(clipping point)를 도시한 그래프,

도 4는 본 발명의 또 다른 실시예에 따른 비선형 정류기의 출력을 도시한 그래프,

도 5는 도 1b에 도시된 것처럼 VGA 출력, 저역 통과 필터 출력, 비선형 정류기 출력으로 나타나는 신호를 도시하는 일련의 그래프,

도 6은 본 발명의 또 다른 실시예에 따른 비선형 정류기를 도시한 도면,

도 7은 보상이 있을 때와 보상이 없을 때, MR 헤드 출력과 VGA 출력으로 나타나는 것으로, TA로부터 초래되는 이상적인 과도 상태를 나타내는 그래프,

도 8은 보상이 있을 때와 보상이 없을 때, TA 과도 상태를 갖는 시뮬레이트된 디스크 데이터를 도시한 그래프.

도면의 주요 부분에 대한 부호의 설명

104 : 가변 이득 증폭기106 : 아날로그 연속 시간 필터

108 : 아날로그-디지털 변환기110 : 자동 이득 제어 회로

112 : TA 검출 회로114 : LPF

116 : 비선형 정류기118 : 임계치 비교기

120 : 프로그램 가능 디지털 제어부

첨부하는 도면을 참조하여 본 발명의 바람직한 실시예를 이하에서 상세히 설명하도록 한다.

열 잡음(TA)을 실시간으로 검출하고 채널 입력에서 필터링하여 TA를 보상함으로써 TA로부터 초래되는 에러의 길이를 단축시키는 시스템 및 방법이 본 발명의 일 실시예에 따라 제공된다. 만약 에러가 약 4바이트 미만으로 포함될 수 있다면, 채널 제어기에서 이용되는 표준 에러 정정 코드(ECC)는 이 에러를 정정할 수 있으며, 결국 재판독 동작의 필요성이 없어진다.

본 발명의 일 실시예에 따른 회로는 판독 채널 일렉트로닉스 칩("채널")의 일부로서 제공된다. 이 회로는 열 잡음 검출기와, 채널에 대한 입력에서 디지털적으로 가변하는 저항(R_in)과, TA의 검출에 응답하여 R_in의 값(저항)을 조정하는 프로그램 가능 디지털 제어부를 포함한다. 이들 구성요소들은 도 1b에 도시되어 있다. 이 회로의 용도는 TA가 나타나면 이것을 신뢰성있게 검출하고, VGA 입력 폴을 더 높은 주파수로 이동시켜서 결과적인 DC 기준선 변이를 단축시키며, 폴이 자신의 정규 값으로 점진적으로 감쇠하도록 하는 것이다. 도 1b를 참조하면, 폴 주파수는 캐패시턴스(C)와 R_in의 값에 의해 다음의 수학식으로 정의된다.

이제, 본 발명의 일 실시예를 도 1b를 참조하여 설명하겠다. 도 1b는 채널 입력 회로의 간략화된 블럭도이다. MR/GMR 헤드로부터의 신호는 암 일렉트로닉스 모듈(AE)을 통해 좌측의 채널로 들어간다. 이 신호는 가변 이득 증폭기(VGA)(104)에 의해 증폭된 뒤, 아날로그 연속 시간 필터(CTF)(106)를 통과한다. 데이터 전송 및 디스크 드라이브 응용에서, 신호 파형의 왜곡을 막기 위해서 원하는 주파수 범위에 대해 일정한 그룹의 지연 특성을 갖는 연속 시간 능동 필터를 제공하는 것이 바람직하다. CTF(106)의 출력은 아날로그-디지털 변환기(ADC)(108)로 공급된다. ADC의 출력은 채널의 디지털 유한 임펄스 응답 필터(DFIR)를 통과한다. 더 나아가 ADC 출력은 자동 이득 제어 회로(AGC)(110)로 인가되는데, 이것은 일정한 신호 진폭을 유지하도록 VGA(104)의 이득을 조정한다.

TA 검출기(112)는 VGA(104)의 출력으로부터 신호를 받아들여 저역 통과 필터(114)와 비선형 정류기(116)을 통해 처리하는데, 이들은 신뢰성있는 열 잡음 검출을 제공하도록 조정가능하다. 비선형 정류기(116)의 출력은 임계치 비교기(118)로 보내지는데, 이것은 TA에대한 검출 임계치를 설정한다. 임계치 비교기의 출력은 디지털 신호("TA 이벤트 신호")인데, 이 신호는 데이터 스트림 내의열 잡음의 출현을 나타낸다. TA 이벤트 신호는 프로그램 가능 디지털 제어부(120)를 트리거하며, 이것은 도 2에서 더 상세히 다룬다.

도 2는 프로그램 가능 디지털 제어부(120)와 함께, 고정 저항(204)과 전계 효과 트랜지스터(FET) 스위치(205) 세트를 포함하는 디지털적으로 가변하는 저항(R_in)(202)의 구조를 도시하는데, 이 때 각각의 FET는 고정 저항(206, 207)의 쌍과 직렬 연결되어 있다. TA 이벤트 신호는 홀드 타이머(hold timer)(208)를 트리거하고, 이렇게 되면 감쇠 시퀀서(decay sequencer)(210)가 몇 개 혹은 모든 FET 스위치(205)를 턴 온시켜서, VGA 입력 임피던스는 감소되고 VGA 입력의 폴 주파수는 증가한다. 폴은 프로그램 가능 홀드 타이머(208)에 의해 설정된 사전 정의된 시간동안 이 고주파수로 유지된 뒤, 감쇠 타이머(212)에 의해 설정된 사전 정의된 비율로 감쇠된다. 감쇠 시퀀서(210)는 폴 주파수가 정규값으로 점진적으로 감쇠하도록 적절한 방식으로 FET 스위치(205)를 턴 온시키거나 턴 오프시킨다. 본 실시예에서, 폴 주파수는 각 감쇠 단계마다 동일한 사전 정의된 비율로 변한다.

열 잡음이 검출되면, 입력 폴 주파수는 과도 기간을 최소화시키기 위해 더 높은 주파수로 이동된다. (C와 Rin의) 고역 통과 필터링 동작으로 인해, 더 높은 고주파수로의 폴 이동은 과도 상태의 저주파수 성분을 걸러내는데, 이것을 다시 말하면, 과도 상태가 더 빠른 속도로 감쇠될 것이라는 것이다. 특성 감쇠 시간은 τ=(Rin/2)/C 로 주어질 수 있는데, 여기에서 감쇠 시간은 폴 주파수에 반비례한다.

폴 주파수 감쇠는 정규값으로 점진적으로 돌아가는 것이 바람직하다. 만약 폴 주파수가 너무 급격하게 감쇠하면, DC 기준선 변이가 발생하고, 이것은 채널 비트 에러율(BER)을 증가시킬 수 있다. 그러나, 만약 폴 주파수가 너무 느리게 감쇠한다면, 정규값보다 높게 설정된 폴 주파수도 채널 BER을 상승시키기 때문에, 불필요하게 높은 BER이 감쇠 시간동안 지속된다. 결국, 폴 감쇠 속도 설정과 폴 감쇠 방법 사이에는 절충안이 있어야 한다.

본 실시예에서는, 경험적으로 최적 폴 감쇠 방법이 폴 주파수를 많은 단계의 각 단계마다 동일한 사전 정의된 주파수 비율로 감쇠시키는 것으로 결정되었다. 사전 정의된 비율 R을 계산하는 공식은 다음의 수학식으로 쓰여진다.

여기에서, f_H는 TA가 검출된 이후에 폴이 이동되는 최고 주파수이고, f_N은 정규 폴 주파수이며, n은 단계수이다.

본 실시예에서, f_H는 32MHz, f_N은 0.5MHz이고, n은 8단계이며, R은 1.682이다. 결국, 폴 주파수는 32MHz, 19MHz, 11.3MHz, 6.7MHz, 4MHz, 2.4MHz, 1.4MHz, 0.84MHz, 0.5MHz의 순서로 감쇠한다. 단계들은 대략 2 내지 8 데이터 바이트와 동등한 고정된 시간 간격으로 행해진다. 다른 채널 데이터 속도와 자기 헤드 특성에 대해서는 f_H, f_N, R, n의 다른 값들이 적절하게 정해질 것이다.

전술한 시스템의 적절한 동작을 위해서는 도 1b에 도시된 열잡음 검출기의신뢰성있는 TA 검출이 요구된다. TA가 실제 발생되지 않았을 때 TA의 오검출은 채널 BER을 증가시키거나 데이터 손실을 초래할 수 있다. 실제 TA를 검출하는 데 실패하면, 이들을 보상하는 것도 실패할 것이며, 이것은 또한 BER을 증가시키고 강제로 재판독 동작을 실시하게 하거나 데이터 손실을 초래할 수 있다. VGA 출력에서 나타날 수 있는 대로 200Mb/s로 전형적인 데이터 시퀀스에 중첩된 시뮬레이트된 TA가 도 3에 도시되어 있다.

VGA의 클리핑(혹은 포화) 포인트는 도 3에 300mVppd로 도시되어 있고, 이런 환경 하에서 피크 데이터 진폭은 TA의 출현없이도 VGA의 클리핑 포인트에 접근할 수 있다. 단순한 일시적인 임계치 눈가림은 높은 오검출 가능성으로 인해 부적절하다. 도 3에 도시된 신호를 참조하면, 정규 데이터 신호의 진폭에 근접하지 않으면서 TA를 신뢰성있게 검출할 임계치로 설정할만한 레벨이 존재하지 않는다. TA 신호와 전형적인 데이터 시퀀스 신호에 대한 퓨리에 해석에 의하면, 저역 통과 필터링이 TA 신호와 데이터 신호를 구별함으로써 검출 신뢰성을 개선할 수 있음을 나타낸다. 아래의 표 1은 200 Mb/s에서 TA 신호와 전형적인 데이터 시퀀스를 구별하기 위한 최적 필터를 선택하기 위해 수행된 시뮬레이션을 요약한다.

일반적으로, 낮은 컷오프 주파수와 급격한 컷오프 특성을 갖는 필터는 TA와 데이터를 더 잘 구별한다. 그러나, 필터는 최대 허용 가능한 대기 시간(latency)에 의해서도 제약을 받는다. 에러를 정정하기 위해 제어기에 의해 이용되는 ECC를 위해 전체 에러 길이는 4바이트 미만으로 유지되어야 하므로, TA 검출기는 대략 1.2바이트 혹은 그 이하로 동작해야 하며, 이로써 TA 보상 회로에서의 추가 대기시간이 허용된다. 본 실시예는, 약 1/2dB의 통과 대역 리플과 데이터 레이트의 5%에서 설정된 -3dB 컷오프 주파수를 갖는 3차 체비셰프 필터가 제공된다. 당업자라면, 다른 필터도 본 발명의 범주에 속함을 상세한 설명으로부터 알 수 있을 것이다.

본 실시예에서, 체비셰프 필터는 도 1a에 도시된 바와 같이 Gm-C(트랜스콘덕턴스-캐패시턴스) 필터로 구현된다. 이 아키텍처는 특히 CMOS 집적 회로로서 구현하기에 적합하다.

3차 필터는 1차 섹션과 2차 섹션의 캐스케이드로서 구현된다. 도 1a에 도시된 트랜스콘덕턴스(Gm1 내지 Gm6)와 캐패시턴스(C1 내지 C3)는 원하는 체비셰프 특성을 제공하도록 선정되었다. 다른 필터 아키텍처들도 마찬가지로 동작할 수 있음을 유의해야 한다.

TA 검출의 신뢰성은 도 1b에 도시된 것처럼 저역 통과 필터 다음에 비선형 정류기를 이용함으로써 더욱 개선된다. 비선형 정류기의 목적은 TA 과도 상태와 데이터 신호를 더 잘 구별하는 것이다. 체비셰프 필터는 주파수를 토대로 TA와 데이터를 구별한다. 비선형 정류기는 전압 진폭을 토대로 TA와 데이터를 구별한다. TA는 큰 진폭을 갖는 반면, 데이터 신호는 작거나 혹은 적당한 진폭을 갖는다. 비선형 정류기는 작거나 적당한 진폭 신호보다는 큰 진폭 신호를 더 많이 증폭하도록 설계되었다. 결국, TA 이벤트와 연관된 신호는 정규 신호보다 더 크게 증폭된다. 비선형 정류기의 이런 작동은 도 4의 입력/출력 특성으로 예시된다. 이 비선형 정류기는 도 4에 도시된 입력/출력 특성을 갖도록 설계된다.

이 입력/출력 특성의 목적은 작은 진폭 신호는 약화시키는 반면, 큰 진폭 신호는 증폭하는 것이다. 데이터 신호는 전형적으로 TA보다 더 작은 진폭을 가지므로, 이것은 진폭 도메인에서 두 개의 신호를 구별하는 방법이다. 저역 통과 필터 다음에 비선형 정류기를 조합하는 것이 특히 유리한데, 이렇게 하면 이 구성 요소 하나씩만으로 얻을 수 있는 것보다 데이터 신호와 TA 사이를 더 효율적으로 구별할 수 있기 때문이다. 이것은 표 1의 데이터에 의해 알 수 있는데, 여기에서 최고 신호 대 잡음 비(SNR)는 저역 통과 필터와 비선형 정류기 모두를 통과한 신호에 의해얻어진다. 이것은 도 5에 도식적으로 도시되어 있는데, VGA 출력, 저역 통과 필터 출력, 비선형 정류기 출력에 존재하는 신호를 도시한다. 비선형 정류기 출력은 TA 과도 상태(502)를 다른 신호들 및 잡음과 구별해서 선명하게 도시하고 있다.

도 6은 비선형 정류기(116)의 구현을 도시한다. 신호는 좌측의 저역 통과 필터(114)(본 실시예에서는 3차 체비셰프)로부터 유래하여, 차동 증폭기(602)를 통과한다. 차동 증폭기(602)는 표준 차동 출력 V1+(604) 및 V1-(606)와 더불어 공통 모드 출력 Vcm(608)을 갖는데, 이것은 차동 신호의 정지점(quiescent point)이다(((V1+)+(V1-))/2). 차동 신호들은 소스 변성 저항(612)을 갖는 차동 소스 결합 쌍(610)으로 인가된다. 출력 신호 Vsig(618)은 소스 변성 저항(612)의 접점에서 취해진다. 공통 모드 신호 Vcm(618)은 소스 변성 저항(616)을 갖는 동일한 제 2 차동 소스 결합 쌍(614)의 두 입력에 인가되고, 기준 신호 Vref(620)는 소스 변성 저항(616)의 접점에서 취해진다. 신호 Vsig(618)와 기준 Vref(620)은 제 2 차동 증폭기(622)에 인가된다. 제 2 차동 증폭기의 출력((V2+)-(V2))은 도 4에 도시된 특성을 갖고, 이 때 정류기의 이득과 비선형 정도는 트랜지스터 트랜스콘덕턴스와 소스 변성 저항의 값에 의해 결정된다.

비선형 정류기(116)의 출력은 임계치 비교기(118)로 전달되는데, 최적 실시예에서 이 비교기는 검출 신뢰성을 개선하기 위한 소정 형태의 히스테리시스를 갖는다. 일단 비선형 정류기 출력이 TA 검출 임계치 위로 올라가면, TA 검출기의 디지털 출력이 어써트(asserted)된다. 그 뒤, 비선형 정류기 출력은 TA 검출기의 디지털 출력이 디어써트(de-asserted)되도록 하기 위해 두 번째의 더 낮은 임계치 아래로 떨어져야 한다.

열 잡음 검출 및 보상 시스템의 전체 동작은 도 7과 도 8에 예시되어 있다. 도 7에서, TA로부터 초래된 MR 헤드 출력에서의 이상적인 과도 상태(어떠한 디스크 데이터도 존재하지 않음)가 도시되어 있다. 또한 보상이 없는 경우와 보상이 있는 경우 VGA 출력에서의 과도 상태도 도시되어 있다. 이들 시뮬레이션 결과는 실시간 검출 및 보상이 어떻게 TA 과도 기간을 상당히 단축시킬 수 있는지를 보여준다. 도 8에는, VGA 출력에서 나타나는 것으로서, TA 과도 상태를 갖는 시뮬레이트된 디스크 데이터가 보상이 없는 경우와 있는 경우에 대해 도시되어 있다. 또, TA 과도 상태는 보상에 의해 상당히 단축된다.

열 잡음 검출 및 보상 시스템의 실시예들이 전술되었으며, 전술한 내용을 참고하여 당업자에 의한 변형 및 변경이 행해질 수 있음을 유의해야 한다. 그러므로, 첨부된 특허청구범위에 의해 정의되는 본 발명의 범주와 사상 내에서 본 발명의 특정 실시예에 대한 변경이 행해질 수도 있음을 이해해야 한다. 따라서, 특허법의 요구에 따라 본 발명을 상세히 예를 들어 설명했지만, 청구하는 것과 특허증에 의해 보호받고자 하는 것은 첨부된 특허청구범위에 기술되었다.

따라서, 본 발명에 따르면, 자기 디스크 드라이브에서 데이터 신호 내의 열 잡음(thermal asperities)을 실시간으로 검출 및 보상하는 방법 및 시스템이 제공된다.

Claims

열잡음(thermal asperity)을 검출하는 방법에 있어서,

열잡음을 갖는 데이터 신호를 증폭하는 단계와,

상기 데이터 신호에서 상기 열잡음을 검출하는 단계와,

상기 열잡음을 보상하기 위해, 증폭 이전에 가변 저항을 조정하는 단계를 포함하는

열잡음 검출 방법.
제 1 항에 있어서,

상기 조정 단계는

임계치 비교기로 검출 임계치를 설정하는 단계와,

폴 주파수(a pole frequency)를 조정하기 위해 상기 가변 저항으로 이벤트 신호(an event signal)를 전송하는 단계를 포함하는

열잡음 검출 방법.
제 2 항에 있어서,

상기 폴 주파수는 다수의 단계들의 각 단계마다 사전 정의된 주파수 비율로감쇠하는 열잡음 검출 방법.
제 3 항에 있어서,

상기 단계들은 약 2 내지 약 8 데이터 바이트의 고정된 간격으로 행해지는 열잡음 검출 방법.
제 3 항에 있어서,

상기 사전 정의된 주파수 비율은 다음의 수학식으로 표현되며,

이 때, f_H는 열잡음이 검출된 이후에 폴이 조정되는 최고 주파수이고, f_N은 상기 조정 이전의 폴 주파수이며, n은 단계수인

열잡음 검출 방법.
제 1 항에 있어서,

상기 검출 단계는 저역 통과 필터를 이용하여 상기 열잡음과 상기 데이터 신호를 구별하는 단계를 더 포함하는 열잡음 검출 방법.
제 1 항에 있어서,

상기 검출 단계는 데이터 신호의 1.2바이트 내에 발생하는 열잡음 검출 방법.
제 6 항에 있어서,

상기 저역 통과 필터는 1/2dB의 통과 대역 리플(passband ripple)과, 데이터 레이트의 약 5%인 -3dB 컷오프 주파수를 갖는 3차 체비셰프 필터(third order Chebyshev filter)를 포함하는 열잡음 검출 방법.
제 1 항에 있어서,

상기 데이터 신호를 연속 시간 필터(continuous-time filter)로 필터링하는 단계와,

상기 데이터 신호를 아날로그-디지털 변환기를 이용해 변환하는 단계와,

상기 데이터 신호의 이득을 일정한 신호 진폭으로 조정하기 위해 상기 데이터 신호를 이득 제어부에 인가하는 단계와,

변환 이후에 상기 데이터 신호를 에러 정정하는 단계를 더 포함하는

열잡음 검출 방법.
데이터 신호 내의 열잡음을 검출하는 시스템에 있어서,

상기 데이터 신호를 증폭하기 위한 가변 이득 증폭기와,

상기 증폭된 신호 내의 상기 열잡음을 검출하고, 이벤트 신호를 출력하는 열잡음 검출기와,

상기 이벤트 신호를 수신하고, 그에 따라서 채널 내에서 상기 가변 이득 증폭기 이전에 위치한 가변 저항을 조정하는 프로그램 가능 제어 유닛을 포함하는

열잡음 검출 시스템.
제 10 항에 있어서,

상기 데이터 신호의 왜곡을 막기 위한 연속 시간 필터(continuous-time filter)와,

상기 데이터 신호를 디지털 데이터 신호로 변환하기 위한 아날로그-디지털 변환기와,

상기 가변 이득 증폭기의 이득을 조정하기 위한 자동 이득 제어부를 더 포함하는

열잡음 검출 시스템.
제 10 항에 있어서,

상기 열잡음 검출기는,

상기 열잡음 신호와 상기 데이터 신호를 구별하기 위한 저역 통과 필터와,

상기 데이터 신호의 큰 진폭 부분을 선택적으로 증폭하기 위한 비선형 정류기와,

검출 임계치를 설정하고 상기 이벤트 신호를 출력하기 위한 임계치 비교기를 포함하는

열잡음 검출 시스템.
제 12 항에 있어서,

상기 비선형 정류기는,

V1+ 신호와 V1- 신호를 제 1 차동 소스 결합 쌍(a first differential source-coupled pair)으로 전송하고 Vcm 신호는 제 2 차동 소스 결합 쌍으로 전송하는 차동 증폭기와,

상기 제 1 및 제 2 차동 소스 결합 쌍의 출력을 받아 들이고 상기 임계치 비교기로 신호를 전송하는 제 2 차동 증폭기를 포함하는

열잡음 검출 시스템.
제 13 항에 있어서,

상기 차동 소스 결합 쌍은 소스 축퇴 저항 쌍(a pair of source degeneration resistors)을 더 포함하는 열잡음 검출 시스템.
제 10 항에 있어서,

상기 가변 저항은,

적어도 하나의 고정 저항(fixed resistor)과,

상기 가변 이득 증폭기에 대해 폴 주파수를 조정하기 위한 다수의 전계 효과 트랜지스터 스위치들―상기 전계 효과 트랜지스터 스위치들은 각기 고정 레지스터의 쌍과 직렬 연결되어 있고 상기 프로그램 가능 유닛에 의해 제어됨―를 포함하는

열잡음 검출 시스템.
일렉트로닉스 채널(electronics channel) 내의 열잡음을 보상하는 시스템에 있어서,

상기 열잡음을 보상하기 위한 폴 주파수를 갖는 가변 저항과,

보상된 신호를 수신하는 가변 이득 증폭기를 포함하는

열잡음 보상 시스템.
제 16 항에 있어서,

상기 폴 주파수는, 상기 가변 저항 내의 전계 효과 트랜지스터를 제어하고 상기 채널 일렉트로닉스 내의 가변 이득 증폭기 이후의 열잡음의 검출 시 이벤트 신호를 받아들이는 프로그램 가능 제어 유닛에 의해 설정되는 열잡음 보상 시스템.
제 17 항에 있어서,

상기 프로그램 가능 제어 유닛은 다수의 단계들의 각각에서 폴 주파수 감쇠 비율(pole frequency decay rate)을 사전 정의된 주파수 비율로 설정하는 열잡음 보상 시스템.
제 18 항에 있어서,

상기 단계들은 약 2 내지 약 8 데이터 바이트의 고정된 간격으로 행해지는 열잡음 보상 시스템.