KR20020021735A - Optical Device and Manufacturing Method of the Same - Google Patents
Optical Device and Manufacturing Method of the Same Download PDFInfo
- Publication number
- KR20020021735A KR20020021735A KR1020000054467A KR20000054467A KR20020021735A KR 20020021735 A KR20020021735 A KR 20020021735A KR 1020000054467 A KR1020000054467 A KR 1020000054467A KR 20000054467 A KR20000054467 A KR 20000054467A KR 20020021735 A KR20020021735 A KR 20020021735A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- conductivity type
- dopant
- gate
- region
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000002019 doping agent Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 210000000746 body region Anatomy 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 CMOS 공정을 이용한 광소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to an optical device using a CMOS process and a manufacturing method thereof.
일반적으로 광 검출이나 계측 등에 사용되는 광 다이오드와 같은 광소자는 주로 CMOS 공정을 통하여 제조된다.In general, an optical device such as a photodiode used for photodetection or measurement is mainly manufactured through a CMOS process.
도 1은 CMOS 공정에서 제조할 수 있는 간단한 n+p 광 다이오드를 나타내는 것으로, p타입 기판(10)에 마스크를 이용한 도펀트 주입 공정 및 확산 공정으로 n+영역(12)을 형성함으로써 제조된다.FIG. 1 shows a simple n + p photodiode that can be manufactured in a CMOS process, which is fabricated by forming an n + region 12 on a p-type substrate 10 by a dopant implantation process and a diffusion process using a mask.
이와 같은 광 다이오드에서는 빛에 의해 발생한 전자와 정공이 외부의 단자로 빠져나오면서 광전류가 흐르게 된다. 보다 상세히 설명하면 다음과 같다. p타입 기판(10) 및 n+영역(12)에 각각 바이어스를 인가하면 흡수된 광자의 빛 에너지에 의해 p타입 기판(10) 및 n+영역(12)에 다수의 전자-정공쌍들이 생성된다. 이후, p타입 기판(10)에 형성된 전자는 전위장벽을 지나 n+영역(12)으로 이동하고,n+영역(12)에 형성된 정공은 p타입 기판(10)으로 이동한다. 이 상태에서 개방 회로를 연결하면 접합의 양편에 전자와 정공이 축적되므로써 개방회로 전압이 형성되고, 다이오드에 부하를 연결하면 광전류가 회로를 따라 흐르게 된다. 그런데 이와 같은 n+p 광 다이오드는 큰 광전류를 얻을 수 없는 문제점이 있다.In such a photodiode, electrons and holes generated by light escape to an external terminal, whereby a photocurrent flows. More detailed description is as follows. hole pairs are generated - a large number of electrons to the p-type substrate 10 and n + region 12, p-type substrate 10 and n + region 12 by the optical energy of the absorbed photon is applied to each bias . Thereafter, electrons formed in the p-type substrate 10 move to the n + region 12 through the potential barrier, and holes formed in the n + region 12 move to the p-type substrate 10. When the open circuit is connected in this state, the open circuit voltage is formed by accumulating electrons and holes on both sides of the junction, and when the load is connected to the diode, photocurrent flows along the circuit. However, such a n + p photodiode has a problem that a large photocurrent can not be obtained.
도 2는 CMOS 공정에서 제조할 수 있는 n-웰을 이용한 PNP 타입 바이폴라 트랜지스터를 나타내는 것으로, p타입 기판(20)에 마스크를 이용한 도펀트 주입 공정 및 확산 공정을 통해 n-웰(22)을 형성한 후, 다시 마스크를 이용한 도펀트 주입 공정 및 확산 공정을 통하여 p+영역(24)을 형성함으로써 제조된다.2 illustrates a PNP type bipolar transistor using an n-well that can be manufactured in a CMOS process. The n-well 22 is formed on a p-type substrate 20 through a dopant implantation process and a diffusion process using a mask. Then, it is manufactured by forming the p + region 24 through a dopant implantation process and a diffusion process using a mask.
도 2의 광소자는 빛에 의해 발생한 전자와 정공이 바이폴라 트랜지스터의 동작에 의해 증폭되어 큰 전류가 흐르게 된다. 즉, 흡수된 광자의 빛 에너지에 의해 n-웰(22)에 형성된 정공들은 p+영역(24)으로 이동하여 p+영역(24)의 전압을 증가시키게 되며, 이에 따라 광전류도 증가하게 된다. 그런데, 이와 같은 광소자는 전형적인 CMOS 과정을 진행할 때 n-웰에 형성된 정공들 중 상당량이 p타입 기판(20)에서 소실되게 되는 문제점이 있다.In the optical device of FIG. 2, electrons and holes generated by light are amplified by the operation of the bipolar transistor, so that a large current flows. That is, increasing the voltage of the holes are moved to the p + region 24 and p + region 24 formed in the n- well 22 by the optical energy of the absorbed photon, thereby to increase the photocurrent. However, such an optical device has a problem in that a large amount of holes formed in the n-well is lost in the p-type substrate 20 during a typical CMOS process.
도 3은 CMOS 공정에서 제조할 수 있는 P타입 전계 효과 트랜지스터(P-MOSFET) 구조의 광소자를 나타낸다.3 illustrates an optical device having a P-type field effect transistor (P-MOSFET) structure that can be manufactured in a CMOS process.
도시된 것과 같이, p타입(30) 기판에 마스크를 이용한 도펀트주입 공정 및 확산 공정을 통하여 n-웰(32)을 형성한다. 이후 전체구조 상에 게이트 산화막(34)및 폴리실리콘과 같은 도전물질을 형성한 후 마스크를 이용한 식각 공정으로 도전물질 및 게이트 산화막(34)을 패터닝하여 게이트(36)를 형성한다. 그리고 자기정렬 도펀트주입 공정을 통하여 소오스로 사용되는 제1 p+영역(38) 및 드레인으로 사용되는 제2 p+영역(39)을 각각 형성한다.As illustrated, the n-well 32 is formed on the p-type 30 substrate through a dopant injection process and a diffusion process using a mask. Thereafter, conductive materials such as the gate oxide layer 34 and polysilicon are formed on the entire structure, and then the gate 36 is formed by patterning the conductive material and the gate oxide layer 34 by an etching process using a mask. The first p + region 38 used as a source and the second p + region 39 used as a drain are formed through a self-aligned dopant injection process.
이와 같은 방법으로 형성된 P-MOSFET 광소자는 게이트(36)에 일정한 전압이 인가된 상태에서 빛에 의해 발생한 전자와 정공 중 전자가 n-웰(31)에 쌓이면서 P-MOSFET의 문턱 전압이 상승하게 되고, 그 결과로 광전류가 흐르게 되는 원리를 이용한다.In the P-MOSFET optical device formed in this way, the threshold voltage of the P-MOSFET increases as electrons generated by light and electrons in the holes accumulate in the n-well 31 while a constant voltage is applied to the gate 36. As a result, the photocurrent flows as a result.
도 4는 도 3에 도시한 P-MOSFET 구조의 광소자와 유사하지만 게이트와 바디가 단락된 구조를 나타낸다.FIG. 4 shows a structure similar to the optical device of the P-MOSFET structure shown in FIG. 3 but with a shorted gate and body.
이와 같은 광소자는 도 3에 설명한 것과 마찬가지로 빛에 의해 발생한 전자와 정공 중에서 전자가 n-웰(32)에 쌓이는 현상을 이용하는 것이다. 그런데 도 3의 광소자와는 달리 도 4의 광소자는 게이트(36)와 바디(35)가 단락되어 있기 때문에 빛에 의해 P-MOSFET의 문턱 전압이 상승할 뿐만 아니라 게이트의 전압이 하강하는 효과가 더해지므로 도 3에 도시한 광소자에 비해 더욱 큰 광전류가 흐르게 된다.As described with reference to FIG. 3, the optical device utilizes a phenomenon in which electrons are accumulated in the n-well 32 among electrons and holes generated by light. However, unlike the optical device of FIG. 3, since the gate 36 and the body 35 are shorted, the optical device of FIG. 4 not only increases the threshold voltage of the P-MOSFET due to light but also decreases the voltage of the gate. In addition, a larger photocurrent flows as compared to the optical device shown in FIG. 3.
이상에서 설명한 광소자는 전류의 증폭 효율이 낮아 약한 세기의 입사광에 대해서는 동작하기 어려운 문제점이 있다.The optical device described above has a problem in that current amplification efficiency is low, so that it is difficult to operate with respect to incident light of weak intensity.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 약한 세기의입사광에 대해서도 큰 광전류를 얻을 수 있는 광소자 및 그 제조방법을 제공하는 것을 그 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide an optical device capable of obtaining a large photocurrent even with incident light of weak intensity and a method of manufacturing the same.
도 1 내지 도 4는 종래의 광소자를 설명하기 위한 소자의 단면도.1 to 4 are cross-sectional views of devices for explaining conventional optical devices.
도 5a 및 5b는 본 발명에 따른 광소자 및 제조방법을 설명하기 위한 소자의 단면도 및 등가회로도.5A and 5B are a sectional view and an equivalent circuit diagram of a device for explaining an optical device and a manufacturing method according to the present invention.
도 6은 광소자에서 빛의 세기에 따른 광전류량을 설명하기 위해 도시한 그래프.6 is a graph illustrating the amount of photocurrent according to the light intensity in the optical device.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10, 20, 30 : p타입 기판 12 : n+영역10, 20, 30: p-type substrate 12: n + region
22, 32 : n-웰 24 : p+영역22, 32: n-well 24: p + region
34 : 게이트 산화막 35 : 바디34: gate oxide film 35 body
36 : 게이트 38 : 제1 p+영역36: gate 38: first p + region
39 : 제2 p+영역 50 : p타입 기판39: second p + region 50: p-type substrate
52 : n-웰 54 : p-웰52: n-well 54: p-well
56 : 게이트 산화막 57 : 바디56 gate oxide film 57 body
58 : 게이트 60 : 제1 n+영역(소오스 영역)58: gate 60: first n + region (source region)
62 : 제2 n+영역(드레인 영역)62: second n + region (drain region)
상술한 기술적 과제를 해결하기 위한 본 발명에 따른 광소자는 제1 도전형의 반도체 기판; 상기 반도체 기판에 제2 도전형의 도펀트를 확산시켜 형성한 제1 웰 및 상기 제1 웰에 포함되며 제1 도전형의 도펀트를 확산시켜 형성한 제2 웰로 이루어지는 트리플 웰; 상기 제1 웰에 포함되며 제2 도전형의 도펀트가 고농도로 도핑된 소오스 및 드레인 영역; 상기 소오스 및 드레인 영역 사이에 위치하는 바디 영역; 및 상기 바디 영역의 상기 반도체 기판 상에 형성되는 게이트;를 포함하여 구성된다.An optical device according to the present invention for solving the above technical problem is a semiconductor substrate of the first conductivity type; A triple well comprising a first well formed by diffusing a dopant of a second conductivity type on the semiconductor substrate and a second well included in the first well and formed by diffusing a dopant of a first conductivity type; Source and drain regions included in the first well and doped with a high concentration of dopants of a second conductivity type; A body region positioned between the source and drain regions; And a gate formed on the semiconductor substrate of the body region.
바람직한 실시예에 있어서, 상기 게이트와 상기 바디는 단락되어 있으며, 제1 도전형으로는 p타입을 사용하고 제2 도전형으로는 n타입을 사용하게 된다.In a preferred embodiment, the gate and the body are short-circuited, and p type is used as the first conductivity type and n type is used as the second conductivity type.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5a 및 5b는 본 발명에 따른 광소자 및 제조 방법을 설명하기 위한 소자의 단면도 및 등가 회로도로서, CMOS 공정으로 제조되는 N타입 전계 효과 트랜지스터(N-MOSFET) 구조의 광소자를 나타낸다.5A and 5B are cross-sectional views and equivalent circuit diagrams illustrating an optical device and a manufacturing method according to the present invention, and show an optical device having an N-type field effect transistor (N-MOSFET) structure manufactured by a CMOS process.
도 5a를 참조하여, 본 발명에 따른 광소자는 제1 도전형, 예를 들어 p타입의 기판(50), p타입 기판(50)에 제2 도전형, 예를 들어 n타입 도펀트가 확산된 제1 웰(52) 및 제1 웰(52) 에 포함되며 제1 도전형(p타입)의 도펀트가 확산된 제2웰(54)로 이루어지는 트리플 웰, 제2 웰(54)에 포함되며 제2 도전형의 도펀트가 고농도로 도핑된 소오스 및 드레인 영역(60, 62), 소오스 및 드레인 영역 사이에 위치하는 바디 영역(57), 바디 영역(57) 상에 형성되는 게이트(58)를 포함하여 구성되며, 게이트(58)와 바디(57)는 단락되어 있다.Referring to FIG. 5A, an optical device according to the present invention may include a first conductive type, for example, a p-type substrate 50 and a p-type substrate 50 in which a second conductive type, for example, an n-type dopant is diffused. The triple well, which is included in the first well 52 and the first well 52, and is composed of the second well 54 in which the dopant of the first conductivity type (p type) is diffused, is included in the second well 54, and the second well 54. The conductive dopant includes a heavily doped source and drain regions 60 and 62, a body region 57 located between the source and drain regions, and a gate 58 formed on the body region 57. The gate 58 and the body 57 are shorted.
상기와 같은 구성을 갖는 본 발명에 따른 광소자의 제조방법을 설명하면 다음과 같다.Referring to the manufacturing method of the optical device according to the present invention having the configuration as described above are as follows.
먼저, 제1 도전형, 예를 들어 p타입의 기판(50)에 필드 산화막 등에 의한 소자 분리 공정을 실시하고, 마스크를 이용한 도펀트 주입 및 확산 공정으로 필드 산화막에 의해 전기적으로 분리되는 p-웰(도시않됨) 및 n-웰(52)을 각각 형성하므로써 P-MOSFET 영역 및 N-MOSFET 영역을 정의한다. 이후의 과정은 n-웰(52)이 형성된 N-MOSFET 영역을 중심으로 설명한다. N-MOSFET 영역을 정의한 다음에는 마스크를 이용한 도펀트 주입 및 확산 공정으로 제1 도전형(p타입)의 도펀트를 주입하여 n-웰(52) 내에 포함되는 p-웰(54)을 형성한다. 이와 같은 도펀트 주입 공정에 의해 트리플 웰 구조가 형성되게 된다. 다음에, 전체구조 상에 게이트 산화막(56) 및 도전물질을 순차적으로 형성한 다음 게이트 전극 형성용 마스크를 이용한 식각 공정으로 도전물질 및 게이트 산화막(56)을 패터닝하여 게이트(58)를 형성한다. 그리고 자기정렬 도펀트 주입 공정으로 제2 도전형(n타입)의 도펀트를 고농도로 주입하여 소오스 영역이 되는 제1 n+영역(60) 및 드레인 영역이 되는 제2 n+영역(62)을 형성한다. 이후, 소오스 영역(60) 및 드레인 영역(62) 사이의 바디(57)와 게이트(58)를 단락시키기 위한 배선 공정을 실시한다.First, a device isolation process using a field oxide film or the like is performed on a first conductive type, for example, p-type substrate 50, and a p-well electrically separated by the field oxide film by a dopant implantation and diffusion process using a mask ( Not shown) and the n-well 52, respectively, to define a P-MOSFET region and an N-MOSFET region. The following process will be described based on the N-MOSFET region where the n-well 52 is formed. After defining the N-MOSFET region, a dopant of a first conductivity type (p type) is implanted through a dopant implantation and diffusion process using a mask to form a p-well 54 included in the n-well 52. By such a dopant implantation process, a triple well structure is formed. Next, the gate oxide layer 56 and the conductive material are sequentially formed on the entire structure, and then the conductive material and the gate oxide layer 56 are patterned by an etching process using a mask for forming a gate electrode to form the gate 58. In the self-aligned dopant implantation process, a dopant of the second conductivity type (n type) is implanted at a high concentration to form a first n + region 60 serving as a source region and a second n + region 62 serving as a drain region. . Thereafter, a wiring process for shorting the body 57 and the gate 58 between the source region 60 and the drain region 62 is performed.
이와 같이 제조된 광소자의 동작 원리는 흡수된 광에 의해 발생한 전자와 정공 중 정공이 p-웰(54)에 쌓이는 현상을 이용하는 것이다.The operating principle of the optical device manufactured as described above uses a phenomenon in which holes in electrons and holes generated by absorbed light accumulate in the p-well 54.
보다 자세히 설명하면, 본 발명의 광소자는 게이트(58)와 바디(57)가 단락되어 있기 때문에, p-웰(54)에 정공이 쌓이면서 N-MOSFET의 문턱전압이 낮아지게 되고 게이트 전압이 상승하게 되어 N-MOSFET의 동작에 의해 광전류가 흐르게 된다. 또한, 정공이 p-웰(54)에 쌓이면서 p-웰(54)과 소오스 영역(제1 n+영역; 60) 간에 전압차가 생기고, 그 결과로 소오스 영역(60) 내의 전자가 p-웰(54)로 유입되게 된다. p-웰(54)로 유입된 전자는 드레인 영역(제2 n+영역; 62)과 n-웰(52)로 확산되면서 n-웰(52), p-웰(54) 및 드레인(62) 간에 NPN 바이폴라 트랜지스터의 동작이 유발되게 된다.In more detail, in the optical device of the present invention, since the gate 58 and the body 57 are short-circuited, holes are accumulated in the p-well 54 so that the threshold voltage of the N-MOSFET is lowered and the gate voltage is increased. The photocurrent flows by the operation of the N-MOSFET. In addition, as holes accumulate in the p-well 54, a voltage difference occurs between the p-well 54 and the source region (first n + region; 60), and as a result, electrons in the source region 60 become p-well ( 54). Electrons introduced into the p-well 54 diffuse into the drain region (second n + region) 62 and the n-well 52 while the n-well 52, the p-well 54, and the drain 62. However, the operation of the NPN bipolar transistor is caused.
따라서, 본 발명에서 제시하는 광소자는 n-웰(52), 소오스 영역(60) 및 드레인 영역(62)의 3개 단자를 갖게 되며 드레인(62) 전류와 n-웰(52)로 흐르는 전류의 양은 소오스(60)로 흐르는 전류의 양과 동일하게 된다. 이와 같은 광소자는 N-MOSFET 및 바이폴라 트랜지스터 동작에 의해 전자와 정공이 증폭되어 큰 광전류가 흐를 뿐 아니라 서로 특성이 다른 드레인 전류 및 n-웰 전류를 각각 소자 특성에 맞게 이용할 수 있는 장점이 있다.Therefore, the optical device proposed in the present invention has three terminals of the n-well 52, the source region 60, and the drain region 62, and the drain 62 current and the current flowing into the n-well 52 are included. The amount is equal to the amount of current flowing to the source 60. Such an optical device has advantages in that electrons and holes are amplified by N-MOSFET and bipolar transistor operation, so that not only a large photocurrent flows but also drain currents and n-well currents having different characteristics can be used according to device characteristics.
또한, p-웰(54)을 둘러싸고 있는 n-웰(52)에 의해 p-웰(54) 내의 정공이 기판을 통해 손실되는 것을 방지할 수 있기 때문에 보다 신뢰성 있는 소자를 제조할 수 있다.In addition, since the holes in the p-well 54 can be prevented from being lost through the substrate by the n-well 52 surrounding the p-well 54, a more reliable device can be manufactured.
도 5b는 상기와 같은 구조를 갖는 광소자의 등가 회로도로서, 게이트(58)와 바디(57)가 단락되어 있고, 게이트 단자(G) 외에 소오스(S), 드레인(D) 및 n-웰 단자를 구비한 광소자를 나타낸다.FIG. 5B is an equivalent circuit diagram of an optical device having the above structure, in which the gate 58 and the body 57 are short-circuited, and the source S, the drain D, and the n-well terminal in addition to the gate terminal G are illustrated in FIG. The provided optical element is shown.
도 6은 광소자에서 빛의 세기에 따른 광전류량을 설명하기 위해 도시한 그래프로서, n+p 광 다이오드의 광전류와 본 발명에 따른 광소자의 드레인 광전류 및 n-웰 광전류량을 나타낸 것이다.FIG. 6 is a graph illustrating an amount of photocurrent according to light intensity in an optical device, and illustrates a photocurrent of an n + p photodiode and a drain photocurrent and n-well photocurrent of an optical device according to the present invention.
도시된 것과 같이, 본 발명에 따른 광소자의 드레인 및 n-웰에는 같은 크기의 n+p 광 다이오드와 비교하여 훨씬 큰 광전류가 흐르는 것을 확인할 수 있다. 또한, 서로 다른 전류 특성을 갖는 드레인과 n-웰의 광전류를 각각 소자의 특성에 맞게 이용할 수 있다는 것을 확인할 수 있다.As shown, it can be seen that a much larger photocurrent flows in the drain and the n-well of the optical device according to the present invention compared to the n + p photodiode of the same size. In addition, it can be seen that the photocurrent of the drain and n-well having different current characteristics can be used according to the characteristics of the device, respectively.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention described above belongs will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
상술한 바와 같이 본 발명은 CMOS 공정을 이용하여 N-MOSFET 구조의 광소자를 제조함에 있어서 게이트와 바디를 단락시키고 n-웰 및 p-웰로 이루어지는 트리플 웰 구조를 도입하므로써, 빛이 약하게 입사되더라도 큰 광전류를 발생시킬 수 있다.As described above, the present invention uses a CMOS process to fabricate an N-MOSFET structured optical device by shorting the gate and the body and introducing a triple well structure composed of n-well and p-well, so that even if light is incident light, a large photocurrent Can be generated.
즉, 게이트와 바디의 단락에 의해 트랜지스터의 문턱전압이 낮아져 NMOS 트랜지스터의 증폭특성이 향상되고, 트리플 웰 구조에 의해 바이폴라 트랜지스터의 동작이 유발되어, 빛에 의해 발생하는 전자와 정공을 이와 같은 트랜지스터의 동작으로 증폭하여 약한 입사광에 대해서도 큰 광전류를 얻을 수 있게 되는 것이다. 또한 드레인, n-웰 및 소오스의 3 단자를 가지고 있으며, 드레인과 n-웰 단자의 광전류를 각각 소자의 특성에 맞게 이용할 수 있다.In other words, the short-circuit between the gate and the body lowers the threshold voltage of the transistor to improve the amplification characteristics of the NMOS transistor, and the triple-well structure causes the operation of the bipolar transistor to generate electrons and holes generated by light. By amplifying by operation, a large photocurrent can be obtained even for weak incident light. It also has three terminals: drain, n-well and source, and the photocurrent of the drain and n-well terminals can be used according to the characteristics of the device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000054467A KR100348700B1 (en) | 2000-09-16 | 2000-09-16 | Optical Device and Manufacturing Method of the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000054467A KR100348700B1 (en) | 2000-09-16 | 2000-09-16 | Optical Device and Manufacturing Method of the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020021735A true KR20020021735A (en) | 2002-03-22 |
| KR100348700B1 KR100348700B1 (en) | 2002-08-13 |
Family
ID=19688960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000054467A KR100348700B1 (en) | 2000-09-16 | 2000-09-16 | Optical Device and Manufacturing Method of the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100348700B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170022618A (en) | 2015-08-21 | 2017-03-02 | 안철민 | Washing device |
| KR20170030395A (en) | 2015-09-09 | 2017-03-17 | (주)태창기초 | Jet Compaction Grouting Method And Apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682859B2 (en) * | 1984-08-28 | 1994-10-19 | 財団法人半導体研究振興会 | Static induction type semiconductor photodetector |
| NL8901401A (en) * | 1989-06-02 | 1991-01-02 | Philips Nv | PHOTOSENSITIVE SEMICONDUCTOR DEVICE. |
| JP2657120B2 (en) * | 1991-01-30 | 1997-09-24 | 三洋電機株式会社 | Optical semiconductor device |
| KR100249785B1 (en) * | 1997-11-07 | 2000-03-15 | 정선종 | Semiconductor device integrating heterojunction bipolar transistor and lateral pin photo-diode and its fabricating method |
-
2000
- 2000-09-16 KR KR1020000054467A patent/KR100348700B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170022618A (en) | 2015-08-21 | 2017-03-02 | 안철민 | Washing device |
| KR20170030395A (en) | 2015-09-09 | 2017-03-17 | (주)태창기초 | Jet Compaction Grouting Method And Apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100348700B1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752369B (en) | Semiconductor integrated circuit | |
| KR100275962B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20020017786A (en) | Image sensor and method for fabricating the same | |
| KR20040008912A (en) | Hybrid isolation method for Image sensor | |
| CN101599490A (en) | Bipolar device | |
| US6710415B2 (en) | Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same | |
| JPH1032274A (en) | Manufacture of bipolar transistor through cmos process | |
| US6376870B1 (en) | Low voltage transistors with increased breakdown voltage to substrate | |
| KR19990068200A (en) | Semiconductor device with decoupling capacitance and method thereof | |
| KR100348700B1 (en) | Optical Device and Manufacturing Method of the Same | |
| KR100255410B1 (en) | Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region | |
| JPS6244861B2 (en) | ||
| KR100480674B1 (en) | Bipolar transistor with a diode embedded between the collector and the emitter and its manufacturing method | |
| KR830000498B1 (en) | High Power Amplifier / Switch Using Gate Diode Switch | |
| US20050224917A1 (en) | Junction diode | |
| JPH02148852A (en) | Semiconductor device and manufacture thereof | |
| KR20010061356A (en) | method for fabricating pixel of image sensor to improved doping profile of low voltage photodiodes | |
| CN111863804B (en) | Trigger voltage adjustable bidirectional ESD protection device, structure and preparation method | |
| KR930009125B1 (en) | Twin well cmos protected from latch up | |
| KR20000041462A (en) | Fabrication method of image sensor having pinned photodiode | |
| KR100800252B1 (en) | Method of manufacturing diode using cmos process | |
| KR100298201B1 (en) | Low voltage photodiode formation method of image sensor | |
| KR100253353B1 (en) | Method of fabricating mos transistor | |
| KR100298200B1 (en) | Manufacturing Method of Image Sensor with Pinned Photodiode | |
| KR100271090B1 (en) | Semiconductor device esd protection device and manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100809 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |