KR20020020084A - 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법 - Google Patents

백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20020020084A
KR20020020084A KR1020000053077A KR20000053077A KR20020020084A KR 20020020084 A KR20020020084 A KR 20020020084A KR 1020000053077 A KR1020000053077 A KR 1020000053077A KR 20000053077 A KR20000053077 A KR 20000053077A KR 20020020084 A KR20020020084 A KR 20020020084A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
lower electrode
chamber
electrode
Prior art date
Application number
KR1020000053077A
Other languages
English (en)
Inventor
김재필
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000053077A priority Critical patent/KR20020020084A/ko
Publication of KR20020020084A publication Critical patent/KR20020020084A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

웨이퍼의 배면을 클리닝하기 위한 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체 장치의 제조 방법이 개시된다. 하부전극과 이에 대향하는 상부전극은 웨이퍼를 에칭 처리하기 위한 챔버내에 설치되어 웨이퍼의 피에칭면을 하면으로 하여서 상면에 유지시킨다. 프로세스 가스를 처리실내에 도입한 후, 하부 전극과 상부 전극의 사이에 소정의 전압이 인가되어 감압 상태의 플라즈마 가스가 하부 전극과 웨이퍼와의 사이에 생성되면, 웨이퍼의 메인 에칭 공정 이전에 웨이퍼의 배면에 흡착되는 파티클을 제거할 수 있다.

Description

백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체 장치의 제조 방법{METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE WITH A PLASMA ETCHING DEVICE OF A BACK PLASMA TYPE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는, 웨이퍼의 백 사이드 드라이 클린을 위한 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체 장치를 제조 방법에 관한 것이다.
일반적으로, 미세 패턴 가공 기술의 발달에 따라 디바이스는 고집적화되어가고 있으며, 이에 따라 웨이퍼 한 장에서 만들 수 있는 반도체 칩의 수도 그 만큼 많아지고 있다. 더욱이 생산성 측면에서 유리한 대구경화로 옮겨가는 추세에 있어서 웨이퍼 한 장의 가치는 더욱 더 중요하다.
반도체 장치를 제조할 때, 플라즈마 에칭 장치를 이용하여 감압상태의 반응성의 플라즈마 에칭을 이용하여 드라이 에칭하는 경우가 많다. 이하, 도면을 참조하여, 종래의 플라즈마 에칭 장치를 설명한다.
도 1은 일반적으로 사용하고 있는 플라즈마 에칭 장치의 구성을 보이는 도면이다.
도 1에 도시한 바와 같이, 플라즈마 에칭 장치는 평행평판형 가공용 전극을 구비한 매엽장치이다. 플라즈마 에칭 장치는, 에칭 처리에 의해 웨이퍼를 가공하는 챔버(10)와, 챔버(10)내에 설치되고, 웨이퍼(20)를 상면에 유지하는 하부 전극(30)과, 하부 전극(30)에 대향하여 하부 전극에 유지된 웨이퍼의 사이에서 방전하는 방전면을 갖는 상부전극(40)을 구비하고 있다.
즉, 하부 전극(30)은 정전 흡착식으로 웨이퍼를 유지하는 정전흡착전극(미도시)과, 그 아래의 하부 전극본체(미도시)로 구성되며, 정전흡착전극에는 직류 전원이 접속되고, 하부 전극 본체에는 13.56㎒의 고주파 전원이 접속되어 있으며, 또한 어스 접속된 상부 전극(40)에는 프로세스 가스나 퍼지 가스를 도입하는 가스 도입로(미도시)가 형성되고, 상부 전극(40)의 하면 중에는 웨이퍼 윗쪽의 전 영역에 걸쳐, 가스 분출구(미도시)가 형성되어 에칭 공정을 수행한다.
한편, 플라즈마에 의해 에칭(etching)하는 챔버에서 처리중, 웨이퍼의 백 사이드(BACK SIDE)에 존재하는 파티클(particle)에 의해 발생하는 "헬륨 누설 에러(He LEAK ERROR)"로 인해 제거되는 웨이퍼를 제로화하는 것도 상당히 중요한 의미를 부여할 수 있다. 여기서, 파티클이 발생하는 주된 원인은 플라즈마 에칭 장치내에 부착한 반응생성물이 박리하여 웨이퍼 상에 낙하하는 것이다.
이러한 웨이퍼의 백 사이드에 존재하는 파티클로 인해 야기되는 문제점으로는 다음과 같다.
에칭 공정 진행 중에 웨이퍼의 백 사이드에 파티클이 존재한다면 "헬륨 누설 에러"가 발생되어 에칭 공정의 종료후 웨이퍼 표면에서 플라즈마 상태로 떠돌던 파티클이 그대로 웨이퍼 표면 위로 떨어져 품질상 심각한 데미지(DAMAGE)를 줄 수 있다.
또한, 에러 발생후 재공정시, 에러가 재발되면 해당 웨이퍼를 제거해야하는 생산 손실과 그 과정에서 반도체 제조 장치의 효율이 떨어지는 불리한 점이 있다. 또한, 점차 미세화되는 포토 패턴 형성 과정에서 웨이퍼의 백 사이드는 이물질로 인하여 포커스 불량, 코팅 불량 등으로 수율 하락의 원인이 되고 있다.
상술한 종래의 문제점을 해결하기 위한 본 발명은, 반도체 제조 장치의 생산성 향상을 위해 웨이퍼의 백 사이드를 드라이 클린하는 공정을 도입하여 불량에 의한 웨이퍼의 제거율을 제로화하기 위한 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체 장치의 제조 방법을 제공하는 데 그 목적이 있다.
도 1은 일반적으로 사용하고 있는 플라즈마 에칭 장치의 일 구성을 보이는 측면단면도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 백 플라즈마 타입의 플라즈마 에칭 장치의 일 구성을 보이는 측면단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 챔버 20 : 웨이퍼
30 : 하부 전극 40 : 상부 전극
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼를 에칭 처리하는 챔버와, 상기 챔버내에 설치되어, 상기 웨이퍼를 상면에 유지하는 하부 전극과, 상기 하부 전극에 대향하는 상부 전극을 구비하는 플라즈마 에칭 장치를 이용한 반도체 장치 제조 방법에 있어서, 상기 웨이퍼의 피에칭면을 하면으로 하여 상기 웨이퍼를 상부 전극과 하부 전극과의 사이에 유지하는 단계; 프로세스 가스를 상기 챔버내에 도입하는 단계; 및 상기 하부 전극과 상기 상부 전극의 사이에 소정의 전압을 인가하여 감압 상태의 플라즈마 가스를 상기 하부 전극과 웨이퍼와의 사이에 생성하는 단계를 포함한다.
이때, 상기 하부 전극에는 어스 접지하고, 상기 상부 전극에는 소정의 전압을 인가한다. 또한, 상기 챔버는 MERIE 에칭 챔버, RIE 에칭 챔버 및 PE 에칭 챔버 중 어느 하나이다.
이러한 반도체 제조 장치를 이용한 반도체 제조 방법에 의하면, 메인 에칭 공정 이전에 웨이퍼의 뒷면에 묻은 파티클을 제거할 수 있으므로 불량에 의한 웨이퍼의 제거율을 제로화할 수 있어 반도체 제조 장치의 생산성을 향상시킬 수 있다.
이제부터는, 통상의 지식을 지닌 자가 본 발명을 용이하게 실시할 수 있도록 실시예에 관해 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 백 플라즈마 타입의 플라즈마 에칭 장치의 일 구성을 보이는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 백 플라즈마 타입의 플라즈마 에칭 장치는 웨이퍼를 에칭 처리하는 챔버(10)와, 챔버(10)내에 설치되어 웨이퍼(20)를 상면에 유지하는 하부 전극(30)과, 하부 전극(30)에 대향하는 상부 전극(40)을 포함하여 이루어진다. 이때 상부 전극(40)에는 13.56㎒의 고주파 전원이 인가되고, 하부 전극(30)에는 어스 접속된다.
에칭 공정의 메인 공정 수행 이전에, 염소 등의 반응성이 높은 프로세스 가스를 챔버(10)내에 위치한 웨이퍼의 하면과 하부 전극(30)과의 사이에 도입하여 소정의 일정 압력이 된 상태에서 상/하부 전극(30, 40)간에 고주파 전압을 인가하여 프로세스 가스를 플라즈마화하여서 에칭 처리하면 웨이퍼의 백 사이드에 묻은 파티클을 제거할 수 있다.
이어 고주파 전압이 인가되어도 에칭 가공에 기여하지 않는 가스인 비활성가스(즉, 퍼지 가스)를 도입하여 고주파 전압을 정지한 순간에 공중에서 낙하하기 시작하는 다수의 파티클은 퍼지 가스 흐름에 따라 이송되어 배출할 수 있어 메인 에칭 공정 수행시 챔버(10)내에 존재하는 파티클의 수를 대폭적으로 줄일 수 있다.
이러한 방식에 의하면 웨이퍼의 배면에 흡착되는 파티클을 제거하기 위하여 별도의 장치를 구비하거나 장치의 변경 또는 부품의 추가를 하지 않더라도 수행할 수 있으므로 장치의 기구가 복잡해지는 것을 방지할 수 있다.
더욱이, 장치 비용이 비싸다는 점을 고려할 때, 본 발명은 메인 에칭 공정 이전에 단순히 상부 전극과 하부 전극에 인가되는 어스 전극과 고주파 전원의 극성을 변경시켜줌으로써 웨이퍼 배면에 흡착되는 파티클을 제거할 수 있다.
또한, 본 발명에 따른 백 플라즈마 타입 챔버를 이용한 반도체 제조 방법에 의하면, 메인 에칭 공정 이전에 웨이퍼의 백 사이드에 묻은 파티클을 제거하는 공정은 단지 웨이퍼의 배면에 흡착될 수 있는 파티클을 제거하는 수준이기 때문에 플라즈마에 가해줄 전원이 강할 필요가 없어 플라즈마로 인하여 웨이퍼의 전면을 훼손할 가능성은 없다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 메인 에칭 공정 이전에 웨이퍼의 배면에 흡착되는 파티클을 제거할 수 있으므로 불량에 의한 웨이퍼의 제거율을 제로화할 수 있어 반도체 제조 장치의 생산성을 향상시킬 수 있다.

Claims (3)

  1. 웨이퍼를 에칭 처리하는 챔버와, 상기 챔버내에 설치되어, 상기 웨이퍼를 상면에 유지하는 하부 전극과, 상기 하부 전극에 대향하는 상부 전극을 구비하는 플라즈마 에칭 장치를 이용한 반도체 장치 제조 방법에 있어서,
    상기 웨이퍼의 피에칭면을 하면으로 하여 상기 웨이퍼를 상부 전극과 하부 전극과의 사이에 유지하는 단계;
    프로세스 가스를 상기 챔버내에 도입하는 단계; 및
    상기 하부 전극과 상기 상부 전극의 사이에 소정의 전압을 인가하여 감압 상태의 플라즈마 가스를 상기 하부 전극과 웨이퍼와의 사이에 생성하는 단계를 포함하여, 상기 웨이퍼의 백 사이드의 파티클을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 하부 전극에는 어스 접지하고, 상기 상부 전극에는 소정의 전압을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 챔버는 MERIE 에칭 챔버, RIE 에칭 챔버 및 PE 에칭 챔버 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020000053077A 2000-09-07 2000-09-07 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법 KR20020020084A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000053077A KR20020020084A (ko) 2000-09-07 2000-09-07 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000053077A KR20020020084A (ko) 2000-09-07 2000-09-07 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20020020084A true KR20020020084A (ko) 2002-03-14

Family

ID=19687926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000053077A KR20020020084A (ko) 2000-09-07 2000-09-07 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20020020084A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362815B1 (ko) * 2007-04-13 2014-02-13 참엔지니어링(주) 플라즈마 처리 방법
US8888950B2 (en) 2007-03-16 2014-11-18 Charm Engineering Co., Ltd. Apparatus for plasma processing and method for plasma processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8888950B2 (en) 2007-03-16 2014-11-18 Charm Engineering Co., Ltd. Apparatus for plasma processing and method for plasma processing
KR101362815B1 (ko) * 2007-04-13 2014-02-13 참엔지니어링(주) 플라즈마 처리 방법

Similar Documents

Publication Publication Date Title
TWI440124B (zh) A placing device, a plasma processing device, and a plasma processing method
US7572737B1 (en) Apparatus and methods for adjusting an edge ring potential substrate processing
KR101720670B1 (ko) 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
TW200423212A (en) Method and apparatus for reducing substrate backside deposition during processing
KR100782621B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US6628500B1 (en) Method and apparatus for dechucking a substrate from an electrostatic chuck
KR100672820B1 (ko) 플라즈마를 사용한 피처리체의 처리 방법
WO2002086957A1 (fr) Procede de gravure a sec
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
US20020162827A1 (en) Method for dry cleaning metal etching chamber
KR20020020084A (ko) 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법
JPH07106307A (ja) プラズマ処理装置およびプラズマ処理方法
JP4588595B2 (ja) プラズマ処理装置および処理方法
JPS63116428A (ja) ドライエツチング方法
US20200218157A1 (en) Plasma processing method for processing substrate
JP2009302401A (ja) チャックテーブル洗浄方法、チャックテーブル洗浄装置及び半導体ウェーハ平面加工装置
JP4865951B2 (ja) プラズマエッチング方法
KR100417684B1 (ko) 반도체 제조장비의 척 표면 이물질 제거장치
JPH0621005A (ja) ドライエッチング方法
TWI744515B (zh) 被加工物的加工方法
TW202228186A (zh) 等離子體處理裝置和處理方法
JP2007273824A (ja) 半導体製造装置
KR100511918B1 (ko) 웨이퍼 엣지 처리장치
JP5349805B2 (ja) 半導体デバイス製造装置の製造方法及び半導体デバイス製造装置の洗浄方法
JP3286563B2 (ja) プラズマエッチングによる平坦加工方法及び加工装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination