KR20020019670A - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR20020019670A
KR20020019670A KR1020000052656A KR20000052656A KR20020019670A KR 20020019670 A KR20020019670 A KR 20020019670A KR 1020000052656 A KR1020000052656 A KR 1020000052656A KR 20000052656 A KR20000052656 A KR 20000052656A KR 20020019670 A KR20020019670 A KR 20020019670A
Authority
KR
South Korea
Prior art keywords
electrode lines
discharge
address
numbered
field
Prior art date
Application number
KR1020000052656A
Other languages
Korean (ko)
Inventor
이주열
강경호
염정덕
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1020000052656A priority Critical patent/KR20020019670A/en
Publication of KR20020019670A publication Critical patent/KR20020019670A/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A method is provided to improve a display contrast ratio by performing an efficient initial discharge operation through control of initial discharge range and frequency. CONSTITUTION: A discharge auxiliary voltage is applied to selected address electrodes, so that wall charges are converted into space charges at selected discharge cells. At this time, a voltage for erasing wall charges is applied between X electrode lines and Y electrode lines. A scan pulse is sequentially applied to the Y electrode lines and a corresponding display data signal is applied to address electrode lines. Thus wall charges are generated around Y and address electrodes of the selected discharge cells. Pulses are in turn applied to the X and Y electrode lines, so that a discharge is maintained at discharge cells where the wall charges are generated.

Description

플라즈마 표시 패널의 구동 방법{Method for driving plasma display panel}Driving method for plasma display panel {Method for driving plasma display panel}

본 발명은, 플라즈마 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 표시 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel of a three-electrode surface discharge method.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 방전셀을 보여준다. 도 1 및 2를 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows a structure of a conventional three-electrode surface discharge plasma display panel. FIG. 2 shows one discharge cell of the panel of FIG. 1. 1 and 2, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, the address electrode lines A R1 , A G1 ,. A Bm ), dielectric layers 11 and 15, Y electrode lines (Y 1 , ..., Y n ), X electrode lines (X 1 , ..., X n ), fluorescent layer 16, partition wall (17) and the magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 형성된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is formed in front of the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm and A Bm . These partitions 17 function to partition the discharge area of each discharge cell and to prevent optical cross talk between each discharge cell. The fluorescent layer 16 is formed between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ) are the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm ) is formed in a predetermined pattern on the rear surface of the front glass substrate 10 to be orthogonal to each other. Each intersection defines a corresponding discharge cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) are indium tin oxide (ITO) electrode lines (X na in FIG. 3) of a transparent conductive material. , Y na ) and a bus electrode line (X nb , Y nb of FIG. 3) of a metal material are formed to be combined with each other. The upper dielectric layer 11 is formed after the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ,..., Y n . A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 초기화,어드레스 및 유지-방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 방전셀들에서 벽전하들이 형성되도록 구동한다. 그리고 유지-방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 방전셀들에서 빛이 발생되도록 구동한다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 방전셀들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which the initialization, address, and sustain-discharge steps are sequentially performed in the unit subfield. In the initialization step, the remaining wall charges in the previous subfield are driven to be erased and the space charges are generated evenly. In the address step, the wall charges are driven to be formed in the selected discharge cells. In the sustain-discharge step, light is driven in discharge cells in which wall charges are formed in the addressing discharge step. That is, when a pulse of a relatively high voltage is alternately applied to all the X electrode lines X 1 , ..., X n and all the Y electrode lines Y 1 , ..., Y n , the wall charge Causes surface discharge in the formed discharge cells. At this time, a plasma is formed in the gas layer, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.

위에서 설명된 구동 방식에 있어서, 플라즈마 표시 패널에 계조 표시가 수행되게 하기 위하여 단위 표시 주기인 프레임을 서로 다른 표시 시간의 서브필드들(subfields)로 분할하여 계조 표시를 수행하는 시분할 구동 방법이 적용된다. 8 비트의 영상 데이터로써 256( 2 sup 8) 계조 표시를 수행시키기 위하여 단위 프레임마다 8 개의 서브필드들이 설정되는 경우를 설명하면 다음과 같다.In the above-described driving method, in order to perform gradation display on the plasma display panel, a time division driving method is performed in which gradation display is performed by dividing a frame which is a unit display period into subfields of different display times. . A case in which eight subfields are set per unit frame in order to perform 256 (2 sup 8) gray scale display as 8-bit image data will be described below.

도 3을 참조하면, 단위 표시 주기는 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 유지-방전 주기(S1, ..., S8)로 분할된다. 여기서, 단위 표시 주기는 순차 구동 방식의 경우에 단위 프레임을 가리키고, 비월 구동 방식의 경우에 단위 필드를 가리킨다.Referring to FIG. 3, the unit display period is divided into eight subfields SF1, ..., SF8 to realize time division gray scale display. Further, each subfield SF1, ..., SF8 is divided into address periods A1, ..., A8 and sustain-discharge periods S1, ..., S8. Here, the unit display period indicates a unit frame in the case of a sequential driving method and a unit field in the case of an interlaced driving method.

각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.In each address period A1, ..., A8, a display data signal is applied to the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm in FIG. 1) and each Y electrode line Scan pulses corresponding to (Y 1 , ..., Y n ) are applied sequentially. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.

각 유지-방전 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지-방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 유지-방전을 일으킨다. 따라서 플라즈마 표시 패널의 휘도는 단위 프레임에서 차지하는 유지-방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지-방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.In each sustain-discharge period S1, ..., S8, all Y electrode lines Y 1 , ..., Y n and all X electrode lines X 1 , ..., X n The sustain-discharge pulses are alternately applied, causing sustain-discharge in the discharge cells in which wall charges are formed in the corresponding address periods A1, ..., A8. Therefore, the luminance of the plasma display panel is proportional to the length of the sustain-discharge periods S1, ..., S8 occupied in the unit frame. The length of the sustain-discharge periods S1, ..., S8 occupied in the unit frame is 255T (T is the unit time). Therefore, it can be displayed in 256 gray scales, even if it is not displayed once in a unit frame.

여기서, 제1 서브필드(SF1)의 유지-방전 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지-방전 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지-방전 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지-방전 주기(S4)에는 23에 상응하는 시간(8T)이, 제5서브필드(SF5)의 유지-방전 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지-방전 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지-방전 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지-방전 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.Here, the time 1T corresponding to 2 0 in the sustain-discharge period S1 of the first subfield SF1 corresponds to 2 1 in the sustain-discharge period S2 of the second subfield SF2. Time 2T corresponds to 2 2 in the sustain-discharge period S3 of the third subfield SF3, and 2 in the sustain-discharge period S4 of the fourth subfield SF4. The time 8T corresponding to 3 corresponds to the time 16T corresponding to 2 4 in the sustain-discharge period S5 of the fifth subfield SF5, and the sustain-discharge period of the sixth subfield SF6. S6) corresponds to the time 32T corresponding to 2 5 , the sustain-discharge period S7 of the seventh subfield SF7 includes the time 64T corresponding to 2 6 , and the eighth subfield SF8. In the sustain-discharge period S8, a time 128T corresponding to 2 7 is set, respectively.

이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.Accordingly, when the subfield to be displayed among the eight subfields is appropriately selected, it can be seen that display of 256 gray levels can be performed including all zero (zero) gray levels that are not displayed in any of the subfields.

상기와 같은 플라즈마 표시 패널의 구동 방법에 있어서, 종래에는, 모든 어드레스 주기(A1, ..., A8)들에 초기화 주기가 각각 포함될 뿐만 아니라, 각 초기화 주기에서 모든 방전셀들에 대하여 초기화 방전이 일어나도록 되어 있다. 이에 따라, 불필요하게 잦은 초기화 방전으로 인하여 표시의 명암비(contrast)가 떨어지는 문제점이 있다.In the method of driving the plasma display panel as described above, conventionally, not only the initialization period is included in all address periods A1, ..., A8, but also the initialization discharge is performed for all the discharge cells in each initialization period. It is supposed to happen. Accordingly, there is a problem that the contrast ratio of the display falls due to the unnecessary frequent initialization discharge.

본 발명의 목적은, 플라즈마 표시 패널의 구동 방법에 있어서, 초기화 방전의 범위 및 횟수를 제어하여 효율적인 초기화 방전을 수행함으로써, 표시의 명암비를 높일 수 있는 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving method in which the contrast ratio of a display can be increased by controlling the range and the number of times of initialization discharge and performing efficient initialization discharge in the plasma display panel driving method.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 패널의 한 방전셀을 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating one discharge cell of the panel of FIG. 1.

도 3은 도 1의 플라즈마 표시 패널의 Y 전극 라인들에 대한 일반적인 구동 타이밍도이다.FIG. 3 is a general driving timing diagram for Y electrode lines of the plasma display panel of FIG. 1.

도 4는 본 발명의 구동 방법에 따라 홀수번째 프레임의 제1 서브-필드에서 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.4 is a timing diagram illustrating driving signals applied to the plasma display panel of FIG. 1 in a first sub-field of an odd-numbered frame according to the driving method of the present invention.

도 5는 도 4의 홀수번째 프레임의 제1 서브-필드에서 초기화 방전이 수행되는 방전셀들을 보여주는 평단면도이다.FIG. 5 is a cross-sectional view illustrating discharge cells in which initialization discharge is performed in a first sub-field of an odd-numbered frame of FIG. 4.

도 6은 본 발명의 구동 방법에 따라 짝수번째 프레임의 제1 서브-필드에서 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.FIG. 6 is a timing diagram illustrating driving signals applied to the plasma display panel of FIG. 1 in a first sub-field of an even frame according to the driving method of the present invention.

도 7은 도 6의 짝수번째 프레임의 제1 서브-필드에서 초기화 방전이 수행되는 방전셀들을 보여주는 평단면도이다.FIG. 7 is a cross-sectional view illustrating discharge cells in which initialization discharge is performed in a first sub-field of an even-numbered frame of FIG. 6.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., X n ... X electrode line, Y 1 , ..., Y n ... Y electrode line,

AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,A R1 , A G1 , ..., A Gm , A Bm ... address electrode line,

Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,X na , Y na ... ITO electrode line, X nb , Y nb ... bus electrode line,

SF1, ..., SF8...서브필드, A1, ..., A8...어드레스 주기,SF1, ..., SF8 ... subfield, A1, ..., A8 ... address cycle,

A11, A12, A13...초기화 주기, A14...주 어드레스 주기,A11, A12, A13 ... initialization cycle, A14 ... main address cycle,

S1, ..., S8...유지-방전 주기.S1, ..., S8 ... Maintain-discharge cycles.

상기 목적을 이루기 위한 본 발명의 구동 방법은, 서로 대향 이격된 제1 기판과 제2 기판을 갖고, 상기 제1 및 제2 기판 사이에 X 전극 라인들, Y 전극 라인들 및 어드레스 전극 라인들이 정렬되며, 상기 X 전극 라인들이 상기 Y 전극 라인들과 평행하게 정렬되고, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬된 플라즈마 표시 패널의 구동 방법이다. 이 방법은 초기화 단계, 어드레스 단계, 유지-방전 단계 및 반복 단계를 포함한다.The driving method of the present invention for achieving the above object has a first substrate and a second substrate spaced apart from each other, the X electrode lines, Y electrode lines and address electrode lines are aligned between the first and second substrate And the X electrode lines are aligned in parallel with the Y electrode lines, and the address electrode lines are orthogonally aligned with respect to the X electrode lines and the Y electrode lines. The method includes an initialization step, an address step, a sustain-discharge step, and an iteration step.

상기 초기화 단계에서는, 상기 X 전극 라인들 및 Y 전극 라인들 사이에 벽전하들의 소거를 위한 전압이 인가된 상태에서 선택된 어드레스 전극 라인들에 방전 보조용 전압이 인가됨에 따라, 선택된 방전셀들에서의 벽전하들이 공간 전하들로 변한다. 상기 어드레스 단계에서는, 상기 Y 전극 라인들에 주사 펄스가 순차적으로 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되어, 선택된 방전셀들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성된다. 상기 유지-방전 단계에서는, 상기 X 및 Y 전극 라인들에 펄스가 교호하게 인가됨으로써 상기 어드레스 단계에서 벽전하들이 형성된 방전셀들에서 방전이 유지된다. 상기 반복 단계에서는, 상기 초기화, 어드레스 및 유지-방전 단계가 순차적으로 반복 수행되되, 상기 초기화 단계가 모든 방전셀들에 대하여 골고루 수행된다.In the initializing step, the discharge auxiliary voltage is applied to the selected address electrode lines while the voltage for erasing wall charges is applied between the X electrode lines and the Y electrode lines. Wall charges turn into space charges. In the addressing step, scan pulses are sequentially applied to the Y electrode lines, and corresponding display data signals are applied to the address electrode lines to form wall charges around the Y electrode and the address electrode of the selected discharge cells. . In the sustain-discharge step, pulses are alternately applied to the X and Y electrode lines to maintain discharge in discharge cells in which wall charges are formed in the address step. In the repetition step, the initialization, address and sustain-discharge steps are repeatedly performed sequentially, but the initialization step is performed evenly for all the discharge cells.

본 발명의 상기 구동 방법에 의하면, 상기 초기화 단계에서 선택된 방전셀들에서만 초기화 방전이 일어나고, 상기 초기화 단계에서 선택되지 않은 방전셀들이 상기 반복 단계에서 선택되어 초기화 방전을 일으킨다. 이에 따라, 상기 초기화 방전의 범위 및 횟수가 제어되어 효율적인 초기화 방전이 수행되므로, 표시의 명암비가 높아질 수 있다.According to the driving method of the present invention, initialization discharge occurs only in the discharge cells selected in the initialization step, and discharge cells not selected in the initialization step are selected in the repetition step to generate initialization discharge. Accordingly, since the range and the number of times of the initialization discharge are controlled to perform efficient initialization discharge, the contrast ratio of the display can be increased.

바람직하게는, 상기 초기화 단계에서, 상기 X 및 Y 전극 라인들 사이에 인가되었던 전압의 극성이 반전된다. 이에 따라, 초기화의 성능이 보다 높아질 수 있으므로 초기화 방전의 회수를 최소화할 수 있다.Preferably, in the initialization step, the polarity of the voltage applied between the X and Y electrode lines is reversed. Accordingly, the performance of the initialization can be higher, so the number of initialization discharges can be minimized.

이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

본 실시예에서는, 단위 표시 주기로서의 단위 프레임이 계조 표시를 위한 복수의 서브-필드들 예를 들어, 8 개의 서브-필드들(SF1, ..., SF8)로 분할되고, 각각의 서브-필드가 초기화 단계, 어드레스 단계 및 유지-방전 단계로 분할되며, 어드레스 단계에서 모든 Y 전극 라인들(도 1의 Y1, ..., Yn)에 대하여 주사 펄스가 순차적으로 인가되는 순차 주사 방식이 적용된다. 여기서, 홀수번째 프레임의 어느 한 서브-필드 예를 들어, 제1 서브-필드(도 3의 SF1)에서만 홀수번째 어드레스 전극 라인들(도 1의 AR1, AB1, ..., AGm)에 상응하는 방전-셀들에 대해서 초기화 방전이 수행되며, 짝수번째 프레임의 어느 한 서브-필드 예를 들어, 제1 서브-필드(도 3의 SF1)에서만 짝수번째 어드레스 전극 라인들(도 1의 AG1, AR2, ..., ABm)에 상응하는 방전-셀들에 대해서 초기화 방전이 수행된다.In the present embodiment, the unit frame as the unit display period is divided into a plurality of sub-fields for gray scale display, for example, eight sub-fields SF1, ..., SF8, and each sub-field Is divided into an initialization step, an address step, and a sustain-discharge step, and a sequential scanning method in which scan pulses are sequentially applied to all Y electrode lines (Y 1 , ..., Y n in FIG. 1) in the address step. Apply. Here, odd-numbered address electrode lines (A R1 , A B1 , ..., A Gm in FIG. 1) only in one sub-field of an odd-numbered frame, for example, the first sub-field (SF1 in FIG. 3). Initializing discharge is performed on the discharge-cells corresponding to the even-numbered address electrode lines (A in FIG. 1) only in any sub-field of an even-numbered frame, for example, the first sub-field (SF1 in FIG. 3). Initialization discharge is performed on discharge-cells corresponding to G1 , A R2 , ..., A Bm ).

도 4는 본 발명의 구동 방법에 따라 홀수번째 프레임의 제1 서브-필드(SF1)에서 도 1의 플라즈마 표시 패널(1)에 인가되는 구동 신호들을 보여준다. 도 5는 도 4의 홀수번째 프레임의 제1 서브-필드에서 초기화 방전이 수행되는 방전셀들을 보여준다.FIG. 4 illustrates driving signals applied to the plasma display panel 1 of FIG. 1 in the first sub-field SF1 of the odd-numbered frame according to the driving method of the present invention. FIG. 5 shows discharge cells in which initialization discharge is performed in the first sub-field of the odd-numbered frame of FIG. 4.

도 4에서 참조부호 SAE는 짝수번째 어드레스 전극 라인들(도 1의 AG1, AR2, ..., ABm)에 인가되는 구동 신호를, SAO는 홀수번째 어드레스 전극 라인들(도 1의 AR1, AB1, ..., AGm)에 인가되는 구동 신호를, SX는 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ..., Yn)에 인가되는 구동 신호를 가리킨다. 도 4를 참조하면, 단위 서브필드(SF1)에서의 어드레스 주기(A1)는 초기화 주기(A11, A12, A13)와 주 어드레스 주기(A14)로 구분된다.In FIG. 4, reference numeral S AE denotes a driving signal applied to even-numbered address electrode lines (A G1 , A R2 ,..., A Bm of FIG. 1), and S AO denotes odd-numbered address electrode lines (FIG. 1). Drive signal applied to A R1 , A B1 , ..., A Gm ), S X denotes a drive signal applied to the X electrode lines (X 1 , ..., X n of FIG. 1), and S Y1 , ..., S Yn indicate a drive signal applied to each Y electrode line (Y 1 , ..., Y n in FIG. 1). Referring to FIG. 4, the address period A1 in the unit subfield SF1 is divided into the initialization periods A11, A12, and A13 and the main address period A14.

제1 초기화 주기(A11)에서는, 홀수번째 어드레스 전극 라인들(AR1, AB1, ..., AGm)에 정극성 전압 VA가, 모든 X 전극 라인들(X1, ..., Xn)에 부극성 전압 -VRX가, 그리고 모든 Y 전극 라인들(Y1, ..., Yn)에 전압 VA보다 낮은 정극성 전압 VYB가 인가된다. 이에 따라, 홀수번째 어드레스 전극 라인들(AR1, AB1, ..., AGm)과 모든 X 전극 라인들(X1, ..., Xn)의 교차 공간에서 대향 방전이 수행되어 공간 전하들이 증대된다. 하지만, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn) 사이에는 면방전이 수행되지 않는다.In the first initialization period A11, the positive voltage V A is applied to the odd-numbered address electrode lines A R1 , A B1 ,..., A Gm , and all the X electrode lines X 1 ,. X n ) is applied a negative voltage -V RX and a positive voltage V YB lower than the voltage V A is applied to all the Y electrode lines Y 1 ,..., Y n . Accordingly, the counter discharge is performed in the cross space between the odd-numbered address electrode lines A R1 , A B1 , ..., A Gm and all the X electrode lines X 1 , ..., X n . The charges are multiplied. However, no surface discharge is performed between all the X electrode lines (X 1 ,..., X n ) and all the Y electrode lines (Y 1 , ..., Y n ).

제2 초기화 주기(A12)에서는, 홀수번째 어드레스 전극 라인들(AR1, AB1, ..., AGm)의 전압이 접지 전압(0 [V])이 되고, 모든 X 전극 라인들(X1, ..., Xn)의 부극성전압 -VRX와 모든 Y 전극 라인들(Y1, ..., Yn)의 정극성 전압 VYB가 유지된다. 여기서, 홀수번째 어드레스 전극 라인들(AR1, AB1, ..., AGm)과 모든 X 전극 라인들(X1, ..., Xn)의 교차 공간에서는 공간 전하들이 증대되어 있는 상태이다. 이에 따라, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn) 사이에 면방전이 수행되지만, 홀수번째 어드레스 전극 라인들(AR1, AB1, ..., AGm)과의 교차 공간에서만 면방전이 수행된다(도 5 참조).In the second initialization period A12, the voltages of the odd-numbered address electrode lines A R1 , A B1 ,..., A Gm become the ground voltage (0 [V]), and all the X electrode lines X 1, ..., a positive voltage V YB of the negative voltage -V RX and all the Y electrode lines of the n X) (Y 1, ..., Y n) is maintained. Here, the space charges are increased in the intersection space between the odd-numbered address electrode lines A R1 , A B1 , ..., A Gm and all the X electrode lines X 1 , ..., X n . to be. Accordingly, surface discharge is performed between all X electrode lines (X 1 , ..., X n ) and all Y electrode lines (Y 1 , ..., Y n ), but odd-numbered address electrode lines are performed. The surface discharge is performed only in the intersecting space with (A R1 , A B1 , ..., A Gm ) (see FIG. 5).

제3 초기화 주기(A13)에서는, 모든 X 전극 라인들(X1, ..., Xn)의 전압이 접지 전압(0 [V])이 되고, 모든 Y 전극 라인들(Y1, ..., Yn)에 부극성 전압 -VRX보다 낮은 부극성 전압 -VE가 인가된다. 즉, 제2 리셋 주기(A12)에서 모든 X 및 Y 전극 라인들 사이에 인가되었던 전압의 극성이 반전된다. 이에 따라, 제2 리셋 주기(A12)에서 면방전이 수행되었던 방전셀들에서만 약한 면방전이 재차 수행된다. 이와 같은 약한 면방전에 의하여 초기화의 성능이 보다 높아질 수 있으므로, 전체적인 초기화 방전의 회수를 최소화할 수 있다.In the third initialization period A13, the voltages of all the X electrode lines X 1 ,..., X n become the ground voltage 0 [V], and all of the Y electrode lines Y 1 ,... , Y n ) is applied with a negative voltage -V E which is lower than the negative voltage -V RX . That is, the polarity of the voltage applied between all the X and Y electrode lines in the second reset period A12 is reversed. Accordingly, the weak surface discharge is performed again only in the discharge cells in which the surface discharge was performed in the second reset period A12. This weak surface discharge can increase the performance of the initialization, it is possible to minimize the total number of initialization discharges.

주 어드레스 주기(A14)에서는, 모든 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인(AR1, AG1, ..., AGm, ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 전압 VA가, 그렇지 않을 경우에 접지 전압인 0 [V]가 인가된다. 각 Y 전극 라인(Y1, ..., Yn)에는, 주사되지 않는 시간에 바이어스 전압 VYB가 인가되며, 주사되는 시간에 0 [V]가 인가된다. 이에 따라 0 [V]의 주사 펄스가 인가되는 동안에 전압 VA의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 여기서 모든 X 전극 라인들(X1, ..., Xn)에 전압 VS보다 낮고 VYB보다 높은 정극성 전압 VXB가 인가됨으로써 보다 정확하고 효율적인 어드레스 방전이 수행될 수 있다.In the main address period A14, the display data signal is applied to all the address electrode lines A R1 , A G1 , ..., A Gm , A Bm and at the same time each Y electrode line Y 1 , ..., Y n ) scan pulses corresponding to the sequence are sequentially applied. The display data signal applied to each of the address electrode lines A R1 , A G1 , ..., A Gm , A Bm has a positive voltage V A when the discharge cell is selected and 0 [ V] is applied. The bias voltage V YB is applied to each of the Y electrode lines Y 1 ,..., And Y n at a time not being scanned, and 0 [V] is applied at the time of being scanned. Accordingly, when the display data signal of voltage V A is applied while the scan pulse of 0 [V] is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not. In this case, a more accurate and efficient address discharge may be performed by applying the positive voltage V XB lower than the voltage V S and higher than V YB to all the X electrode lines X 1 ,..., X n .

유지-방전 주기(S1)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 정극성 전압 VXB보다 높은 전압 VS의 공통 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1)에서 벽전하들이 형성된 방전셀들에서 표시를 위한 방전이 유지된다.In the sustain-discharge period S1, the voltage higher than the positive voltage V XB on all the Y electrode lines Y 1 ,..., And Y n and the X electrode lines X 1 ,..., X n . The common pulse of V S is applied alternately, so that the discharge for display is maintained in the discharge cells in which wall charges are formed in the corresponding address period A1.

도 6은 본 발명의 구동 방법에 따라 짝수번째 프레임의 제1 서브-필드에서 도 1의 플라즈마 표시 패널에 인가되는 구동 신호들을 보여준다. 도 7은 도 6의 짝수번째 프레임의 제1 서브-필드에서 초기화 방전이 수행되는 방전셀들을 보여준다. 도 6에서 도 4와 동일한 참조부호는 동일한 기능의 대상을 가리킨다. 또한, 도 7에서 도 5와 동일한 참조부호는 동일한 기능의 대상을 가리킨다. 도 6 및 7을 참조하여 도 4 및 5와의 차이점만을 설명하면 다음과 같다.6 illustrates driving signals applied to the plasma display panel of FIG. 1 in a first sub-field of an even-numbered frame according to the driving method of the present invention. FIG. 7 shows discharge cells in which initialization discharge is performed in a first sub-field of an even-numbered frame of FIG. 6. In FIG. 6, the same reference numerals as used in FIG. 4 indicate objects of the same function. 7, the same reference numerals as used in FIG. 5 indicate the objects of the same function. 6 and 7, only the differences from FIGS. 4 and 5 will be described below.

제1 초기화 주기(A11)에서는, 짝수번째 어드레스 전극 라인들(도 1의 AG1,AR2, ..., ABm)에 정극성 전압 VA가, 모든 X 전극 라인들(X1, ..., Xn)에 부극성 전압 -VRX가, 그리고 모든 Y 전극 라인들(Y1, ..., Yn)에 전압 VA보다 낮은 정극성 전압 VYB가 인가된다. 이에 따라, 짝수번째 어드레스 전극 라인들(AG1, AR2, ..., ABm)과 모든 X 전극 라인들(X1, ..., Xn)의 교차 공간에서 대향 방전이 수행되어 공간 전하들이 증대된다. 하지만, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn) 사이에는 면방전이 수행되지 않는다.In the first initialization period A11, the positive voltage V A is applied to the even-numbered address electrode lines (A G1 , A R2 ,..., A Bm in FIG. 1), and all X electrode lines X 1 ,. ..., X n ) is applied the negative voltage -V RX , and a positive voltage V YB lower than the voltage V A is applied to all the Y electrode lines Y 1 ,..., Y n . Accordingly, the counter discharge is performed in the cross space between even-numbered address electrode lines A G1 , A R2 ,..., A Bm and all X electrode lines X 1 , ..., X n . The charges are multiplied. However, no surface discharge is performed between all the X electrode lines (X 1 ,..., X n ) and all the Y electrode lines (Y 1 , ..., Y n ).

제2 초기화 주기(A12)에서는, 짝수번째 어드레스 전극 라인들(AG1, AR2, ..., ABm)의 전압이 접지 전압(0 [V])이 되고, 모든 X 전극 라인들(X1, ..., Xn)의 부극성 전압 -VRX와 모든 Y 전극 라인들(Y1, ..., Yn)의 정극성 전압 VYB가 유지된다. 여기서, 짝수번째 어드레스 전극 라인들(AG1, AR2, ..., ABm)과 모든 X 전극 라인들(X1, ..., Xn)의 교차 공간에서는 공간 전하들이 증대되어 있는 상태이다. 이에 따라, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn) 사이에 면방전이 수행되지만, 짝수번째 어드레스 전극 라인들(AG1, AR2, ..., ABm)과의 교차 공간에서만 면방전이 수행된다(도 7 참조).In the second initialization period A12, the voltages of the even-numbered address electrode lines A G1 , A R2 ,..., A Bm become the ground voltage 0 [V], and all the X electrode lines X 1, ..., a positive voltage V YB of the negative voltage -V RX and all the Y electrode lines of the n X) (Y 1, ..., Y n) is maintained. Here, the space charges are increased in the intersection space between even-numbered address electrode lines A G1 , A R2 , ..., A Bm and all X electrode lines X 1 , ..., X n . to be. Accordingly, surface discharge is performed between all X electrode lines (X 1 , ..., X n ) and all Y electrode lines (Y 1 , ..., Y n ), but even-numbered address electrode lines are performed. The surface discharge is performed only in the intersecting space with (A G1 , A R2 , ..., A Bm ) (see FIG. 7).

제3 초기화 주기(A13)에서는, 모든 X 전극 라인들(X1, ..., Xn)의 전압이 접지 전압(0 [V])이 되고, 모든 Y 전극 라인들(Y1, ..., Yn)에 부극성 전압 -VRX보다낮은 부극성 전압 -VE가 인가된다. 즉, 제2 리셋 주기(A12)에서 모든 X 및 Y 전극 라인들 사이에 인가되었던 전압의 극성이 반전된다. 이에 따라, 제2 리셋 주기(A12)에서 면방전이 수행되었던 방전셀들에서만 약한 면방전이 재차 수행된다. 이와 같은 약한 면방전에 의하여 초기화의 성능이 보다 높아질 수 있으므로, 전체적인 초기화 방전의 회수를 최소화할 수 있다.In the third initialization period A13, the voltages of all the X electrode lines X 1 ,..., X n become the ground voltage 0 [V], and all of the Y electrode lines Y 1 ,... , Y n ) is applied with a negative voltage -V E which is lower than the negative voltage -V RX . That is, the polarity of the voltage applied between all the X and Y electrode lines in the second reset period A12 is reversed. Accordingly, the weak surface discharge is performed again only in the discharge cells in which the surface discharge was performed in the second reset period A12. This weak surface discharge can increase the performance of the initialization, it is possible to minimize the total number of initialization discharges.

한편, 단위 표시 주기인 제1 및 제2 필드들이 단위 프레임을 구성하고, 제1 및 제2 필드들이 계조 표시를 위한 복수의 서브-필드들 예를 들어, 8 개의 서브-필드들(SF1, ..., SF8)로 분할되며, 각각의 서브-필드가 초기화 단계, 어드레스 단계 및 유지-방전 단계로 분할되고, 제1 필드의 어드레스 단계들에서 홀수번째 Y 전극 라인들(Y1, Y3, ..., Yn-1)에 대하여 주사 펄스가 순차적으로 인가되며, 제2 필드의 어드레스 단계들에서 짝수번째 Y 전극 라인들(Y2, Y4, ..., Yn)에 대하여 주사 펄스가 순차적으로 인가되는 비월 주사 방식이 적용될 수도 있다. 이러한 경우의 구동 방법은 다음과 같다.Meanwhile, the first and second fields, which are unit display periods, constitute a unit frame, and the first and second fields include a plurality of sub-fields for gray scale display, for example, eight sub-fields SF1,. .., SF8), each sub-field is divided into an initialization step, an address step and a sustain-discharge step, and odd-numbered Y electrode lines Y 1 , Y 3 , in the address steps of the first field. ..., Y n-1 ) are sequentially applied to the scan pulse, and the scan pulses are applied to the even-numbered Y electrode lines Y 2 , Y 4 , ..., Y n in the address steps of the second field. An interlaced scanning scheme in which pulses are sequentially applied may be applied. The driving method in this case is as follows.

홀수번째 프레임의 제1 필드의 어느 한 서브-필드 예를 들어, 제1 서브-필드(SF1)에서만 홀수번째 어드레스 전극 라인들, 홀수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 초기화 방전이 수행된다.Initialize for the discharge-cells corresponding to the odd-numbered address electrode lines, the odd-numbered X and Y electrode lines only in one sub-field of the first field of the odd-numbered frame, for example, in the first sub-field SF1. Discharge is performed.

다음에, 홀수번째 프레임의 제2 필드의 어느 한 서브-필드에서만 홀수번째 어드레스 전극 라인들, 짝수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 초기화 방전이 수행된다.Next, initialization discharge is performed on discharge-cells corresponding to odd-numbered address electrode lines, even-numbered X and Y electrode lines only in any sub-field of the second field of the odd-numbered frame.

다음에, 짝수번째 프레임의 상기 제1 필드의 어느 한 서브-필드에서만 짝수번째 어드레스 전극 라인들, 홀수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 초기화 방전이 수행된다.Next, initialization discharge is performed on discharge-cells corresponding to even-numbered address electrode lines, odd-numbered X and Y electrode lines only in any sub-field of the first field of the even-numbered frame.

그리고, 짝수번째 프레임의 제2 필드의 어느 한 서브-필드에서만 짝수번째 어드레스 전극 라인들, 짝수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 초기화 방전이 수행된다.In addition, initialization discharge is performed on discharge-cells corresponding to even-numbered address electrode lines and even-numbered X and Y electrode lines only in any sub-field of the second field of the even-numbered frame.

이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, 초기화 단계에서 선택된 방전셀들에서만 초기화 방전이 일어나고, 초기화 단계에서 선택되지 않은 방전셀들이 반복 단계에서 선택되어 초기화 방전을 일으킨다. 이에 따라, 초기화 방전의 범위 및 횟수가 제어되어 효율적인 초기화 방전이 수행되므로, 표시의 명암비가 높아질 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, the initialization discharge occurs only in the discharge cells selected in the initialization step, and the discharge cells not selected in the initialization step are selected in the repetition step to generate the initialization discharge. . Accordingly, since the range and number of times of initialization discharge are controlled to perform efficient initialization discharge, the contrast ratio of the display can be increased.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (6)

서로 대향 이격된 제1 기판과 제2 기판을 갖고, 상기 제1 및 제2 기판 사이에 X 전극 라인들, Y 전극 라인들 및 어드레스 전극 라인들이 정렬되며, 상기 X 전극 라인들이 상기 Y 전극 라인들과 평행하게 정렬되고, 상기 어드레스 전극 라인들이 상기 X 전극 라인들과 상기 Y 전극 라인들에 대하여 직교하게 정렬된 플라즈마표시 패널의 구동 방법에 있어서,A first substrate and a second substrate spaced apart from each other, wherein X electrode lines, Y electrode lines, and address electrode lines are aligned between the first and second substrates, and the X electrode lines are the Y electrode lines A method of driving a plasma display panel, wherein the plasma display panel is aligned in parallel with each other and the address electrode lines are orthogonally aligned with respect to the X electrode lines and the Y electrode lines. 상기 X 전극 라인들 및 Y 전극 라인들 사이에 벽전하들의 소거를 위한 전압이 인가된 상태에서 선택된 어드레스 전극 라인들에 방전 보조용 전압이 인가됨에 따라, 선택된 방전셀들에서의 벽전하들이 공간 전하들로 변하는 초기화 단계;As the discharge auxiliary voltage is applied to the selected address electrode lines while a voltage for erasing wall charges is applied between the X electrode lines and the Y electrode lines, the wall charges in the selected discharge cells are space charges. An initializing step to change to a second; 상기 Y 전극 라인들에 주사 펄스가 순차적으로 인가됨과 동시에 상응하는 표시 데이터 신호가 상기 어드레스 전극 라인들에 인가되어, 선택된 방전셀들의 Y 전극과 어드레스 전극 주위에 벽전하들이 형성되는 어드레스 단계;An address step in which scan pulses are sequentially applied to the Y electrode lines and corresponding display data signals are applied to the address electrode lines to form wall charges around the Y electrode and the address electrode of the selected discharge cells; 상기 X 및 Y 전극 라인들에 펄스가 교호하게 인가됨으로써 상기 어드레스 단계에서 벽전하들이 형성된 방전셀들에서 방전이 유지되는 유지-방전 단계; 및A sustain-discharge step in which discharge is maintained in discharge cells in which wall charges are formed in the address step by applying pulses alternately to the X and Y electrode lines; And 상기 초기화, 어드레스 및 유지-방전 단계가 순차적으로 반복 수행되되, 상기 초기화 단계가 모든 방전셀들에 대하여 골고루 수행되는 반복 단계를 포함한 구동 방법.And the initialization, address, and sustain-discharge steps are sequentially and repeatedly performed, wherein the initialization step is repeated for all the discharge cells. 제1항에 있어서, 상기 초기화 단계에서,The method of claim 1, wherein in the initialization step, 상기 X 및 Y 전극 라인들 사이에 인가되었던 전압의 극성이 반전되는 구동 방법.And the polarity of the voltage applied between the X and Y electrode lines is inverted. 제1항에 있어서,The method of claim 1, 단위 프레임이 계조 표시를 위한 복수의 서브-필드들로 분할되고, 상기 각각의 서브-필드가 상기 초기화 단계, 어드레스 단계 및 유지-방전 단계로 분할되며,상기 어드레스 단계에서 모든 Y 전극 라인들에 대하여 상기 주사 펄스가 순차적으로 인가되는 구동 방법.The unit frame is divided into a plurality of sub-fields for gray scale display, and each of the sub-fields is divided into the initialization step, the address step and the sustain-discharge step, for all the Y electrode lines in the address step. And a scanning pulse is sequentially applied. 제3항에 있어서, 상기 반복 단계에서,The method of claim 3, wherein in the repeating step, 홀수번째 프레임의 어느 한 서브-필드에서만 홀수번째 어드레스 전극 라인들에 상응하는 방전-셀들에 대해서 상기 초기화 단계가 수행되며,The initialization step is performed on discharge-cells corresponding to odd-numbered address electrode lines in only one sub-field of an odd-numbered frame, 짝수번째 프레임의 어느 한 서브-필드에서만 짝수번째 어드레스 전극 라인들에 상응하는 방전-셀들에 대해서 상기 초기화 단계가 수행되는 구동 방법.And the initialization step is performed on discharge-cells corresponding to even-numbered address electrode lines in only one sub-field of an even-numbered frame. 제1항에 있어서,The method of claim 1, 단위 프레임이 제1 및 제2 필드들로 분할되고, 상기 제1 및 제2 필드들이 계조 표시를 위한 복수의 서브-필드들로 분할되며, 상기 각각의 서브-필드가 상기 초기화 단계, 어드레스 단계 및 유지-방전 단계로 분할되고, 상기 제1 필드의 어드레스 단계들에서 홀수번째 Y 전극 라인들에 대하여 상기 주사 펄스가 순차적으로 인가되며, 상기 제2 필드의 어드레스 단계들에서 짝수번째 Y 전극 라인들에 대하여 상기 주사 펄스가 순차적으로 인가되는 구동 방법.A unit frame is divided into first and second fields, the first and second fields are divided into a plurality of sub-fields for gradation display, and each of the sub-fields comprises the initialization step, the address step, and The scan pulse is sequentially applied to odd-numbered Y electrode lines in the address stages of the first field, and is divided into even-numbered Y electrode lines in the address stages of the second field. And the scanning pulses are sequentially applied to each other. 제5항에 있어서, 상기 반복 단계에서,The method of claim 5, wherein in the repeating step, 홀수번째 프레임의 상기 제1 필드의 어느 한 서브-필드에서만 홀수번째 어드레스 전극 라인들, 홀수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서상기 초기화 단계가 수행되고,The initialization step is performed on discharge-cells corresponding to odd address electrode lines, odd X and Y electrode lines only in any sub-field of the first field of the odd frame, 홀수번째 프레임의 상기 제2 필드의 어느 한 서브-필드에서만 홀수번째 어드레스 전극 라인들, 짝수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 상기 초기화 단계가 수행되며,The initialization step is performed on discharge-cells corresponding to odd-numbered address electrode lines, even-numbered X and Y electrode lines only in any sub-field of the second field of the odd-numbered frame, 짝수번째 프레임의 상기 제1 필드의 어느 한 서브-필드에서만 짝수번째 어드레스 전극 라인들, 홀수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 상기 초기화 단계가 수행되고,The initialization step is performed on discharge-cells corresponding to even-numbered address electrode lines, odd-numbered X and Y electrode lines only in any sub-field of the first field of the even-numbered frame, 짝수번째 프레임의 상기 제2 필드의 어느 한 서브-필드에서만 짝수번째 어드레스 전극 라인들, 짝수번째 X 및 Y 전극 라인들에 상응하는 방전-셀들에 대해서 상기 초기화 단계가 수행되는 구동 방법.And the initialization step is performed for discharge-cells corresponding to even-numbered address electrode lines, even-numbered X and Y electrode lines only in any sub-field of the second field of the even-numbered frame.
KR1020000052656A 2000-09-06 2000-09-06 Method for driving plasma display panel KR20020019670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000052656A KR20020019670A (en) 2000-09-06 2000-09-06 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000052656A KR20020019670A (en) 2000-09-06 2000-09-06 Method for driving plasma display panel

Publications (1)

Publication Number Publication Date
KR20020019670A true KR20020019670A (en) 2002-03-13

Family

ID=19687653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000052656A KR20020019670A (en) 2000-09-06 2000-09-06 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR20020019670A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278766A (en) * 1995-04-06 1996-10-22 Fujitsu Ltd Flat display panel driving method
KR19980069930A (en) * 1997-01-27 1998-10-26 세키자와다다시 Plasma display panel driving method, plasma display panel and display device
KR19980077754A (en) * 1997-04-22 1998-11-16 손욱 Driving Method of Surface Discharge AC Plasma Display Panel
JP2000089720A (en) * 1998-09-10 2000-03-31 Fujitsu Ltd Driving method for plasma display and plasma display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278766A (en) * 1995-04-06 1996-10-22 Fujitsu Ltd Flat display panel driving method
KR19980069930A (en) * 1997-01-27 1998-10-26 세키자와다다시 Plasma display panel driving method, plasma display panel and display device
KR19980077754A (en) * 1997-04-22 1998-11-16 손욱 Driving Method of Surface Discharge AC Plasma Display Panel
JP2000089720A (en) * 1998-09-10 2000-03-31 Fujitsu Ltd Driving method for plasma display and plasma display device

Similar Documents

Publication Publication Date Title
KR100737194B1 (en) Plasma display apparatus
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR20010038580A (en) Method for driving plasma display panel
KR100581899B1 (en) Method for driving discharge display panel by address-display mixing
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100467694B1 (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR100349922B1 (en) Apparatus for driving plasma display panel
KR100467691B1 (en) Address-While-Display driving method of driving plasma display panel for broadening margin of address voltage
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR20020019670A (en) Method for driving plasma display panel
KR100490529B1 (en) Method for driving plasma display panel
JP2002132216A (en) Method for driving plasma display panel
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR100581892B1 (en) Method of driving plat-panel display panel wherein low gray-scale data are effciently displayed
KR100509592B1 (en) Method for driving plasma display panel
KR100366104B1 (en) Method for driving plasma display panel
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR20010087485A (en) Method for driving plasma display panel
KR100573125B1 (en) Method of driving plat-panel display panel for stabilized display-sustaining discharge
KR100603320B1 (en) Discharge display apparatus wherein addressing is performed by middle electrode line
KR100730160B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR20030045960A (en) Method for driving plasma display panel to acquire accurate color temperature and color coordinate
KR20020029485A (en) Method for driving plasma display panel of separation drive type
KR20030033597A (en) Method for addressing plasma display panel wherein bias voltage varies
KR20030046092A (en) Method for driving plasma display panel for improving initial state

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application