KR100366104B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100366104B1
KR100366104B1 KR1020000067466A KR20000067466A KR100366104B1 KR 100366104 B1 KR100366104 B1 KR 100366104B1 KR 1020000067466 A KR1020000067466 A KR 1020000067466A KR 20000067466 A KR20000067466 A KR 20000067466A KR 100366104 B1 KR100366104 B1 KR 100366104B1
Authority
KR
South Korea
Prior art keywords
driving
driving mode
subfields
discharge
discharge cells
Prior art date
Application number
KR1020000067466A
Other languages
Korean (ko)
Other versions
KR20020037519A (en
Inventor
유지승
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020000067466A priority Critical patent/KR100366104B1/en
Publication of KR20020037519A publication Critical patent/KR20020037519A/en
Application granted granted Critical
Publication of KR100366104B1 publication Critical patent/KR100366104B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명에 따른 플라즈마 표시 패널의 구동 방법은, 플라즈마 표시 패널의 단위 표시 주기인 프레임을 복수의 서브필드들로 분할하여 계조 표시를 수행하는 시분할 구동 방법이다. 이 방법은 제1 및 제2 설정 단계들과 구동 단계를 포함한다. 제1 설정 단계에서는, 사용될 각각의 계조에 상응하도록 복수의 서브필드들이 할당되어 제1 구동 모드가 설정된다. 제2 설정 단계에서는, 사용될 각각의 계조에 상응하도록 복수의 서브필드들이 할당되어 제2 구동 모드가 설정되되, 제1 구동 모드에서 사용되는 서브필드가 사용되지 않도록 설정된다. 구동 단계에서는, 제1 구동 모드가 녹색 방전셀들에 적용되고, 제2 구동 모드가 적색 및 청색 방전셀들에 적용되어 구동되되, 제2 구동 모드를 적용하는 시간에 인가되는 구동 전압이 제1 구동 모드를 적용하는 시간에 인가되는 구동 전압보다 낮도록 구동된다.The driving method of the plasma display panel according to the present invention is a time division driving method in which grayscale display is performed by dividing a frame, which is a unit display period of the plasma display panel, into a plurality of subfields. The method includes first and second setting steps and a driving step. In the first setting step, a plurality of subfields are allocated to correspond to the respective gray levels to be used, and the first driving mode is set. In the second setting step, a plurality of subfields are allocated to correspond to the respective gray levels to be used, and the second driving mode is set, but the subfields used in the first driving mode are not used. In the driving step, the first driving mode is applied to the green discharge cells and the second driving mode is applied to the red and blue discharge cells to be driven, and the driving voltage applied at the time when the second driving mode is applied is the first driving mode. It is driven to be lower than the driving voltage applied at the time of applying the driving mode.

Description

플라즈마 표시 패널의 구동 방법{Method for driving plasma display panel}Method for driving plasma display panel {Method for driving plasma display panel}

본 발명은, 플라즈마 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 플라즈마 표시 패널의 단위 표시 주기인 프레임을 복수의 서브필드들로 분할하여 계조 표시를 수행하는 시분할 구동 방법에 관한 것이다.The present invention relates to a method for driving a plasma display panel, and more particularly, to a time division driving method for performing gray scale display by dividing a frame, which is a unit display period of a plasma display panel, into a plurality of subfields.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 방전셀을 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows a structure of a conventional three-electrode surface discharge plasma display panel. FIG. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. 3 shows one discharge cell of the panel of FIG. 1. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, the address electrode lines A R1 ,..., A Bm , the dielectric layers 11 and 15 ), Y electrode lines (Y 1 , ..., Y n ), X electrode lines (X 1 , ..., X n ), fluorescent layer 16, partition wall 17 and magnesium monoxide as protective layer (MgO) layer 12 is provided.

어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞에서 형성된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.The address electrode lines A R1 ,..., A Bm are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is formed in front of the address electrode lines A R1 ,..., A Bm . The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A R1 ,..., A Bm . These partitions 17 function to partition the discharge area of each discharge cell and to prevent optical cross talk between each discharge cell. The fluorescent layer 16 is formed between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 , ..., X n and the Y electrode lines Y 1 , ..., Y n are orthogonal to the address electrode lines A R1 , ..., A Bm . The rear surface of the front glass substrate 10 is formed in a predetermined pattern. Each intersection defines a corresponding discharge cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) are indium tin oxide (ITO) electrode lines (X na in FIG. 3) of a transparent conductive material. , Y na ) and a bus electrode line (X nb , Y nb of FIG. 3) of a metal material are formed to be combined with each other. The upper dielectric layer 11 is formed after the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ,..., Y n . A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 표시 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동된다. 어드레스 단계에서는 선택된 방전셀들에서 벽전하들이 형성되도록 구동된다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 방전셀들에서 빛이 발생되도록 구동된다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 방전셀들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which reset, address, and sustain discharge steps are sequentially performed in a unit subfield. In the reset step, the remaining wall charges in the previous subfield are erased and driven so that the space charges are generated evenly. In the address step, the wall charges are driven to form in the selected discharge cells. In the sustain discharge step, light is driven in discharge cells in which wall charges are formed in the addressing discharge step. That is, when a pulse of a relatively high voltage is alternately applied to all the X electrode lines X 1 , ..., X n and all the Y electrode lines Y 1 , ..., Y n , the wall charge Causes surface discharge in the formed discharge cells. At this time, a plasma is formed in the gas layer, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.

위에서 설명된 구동 방식에 있어서, 플라즈마 표시 패널에 계조 표시가 수행되게 하기 위하여 단위 표시 주기인 프레임을 서로 다른 표시 시간의 서브필드들(subfields)로 분할하여 계조 표시를 수행하는 시분할 구동 방법이 적용된다. 그런데, 서브필드들의 배열이 모든 방전셀들에 대하여 일정하게 적용되는 경우, 동영상이 표시될 때에 의사윤곽 현상이 발생될 확률이 높아진다. 여기서, 의사윤곽 현상이란, 시청자의 시각적 속도가 동영상의 속도보다 낮음으로 인하여 동영상에 밝은 윤곽선 또는 어두운 윤곽성이 존재하는 것처럼 보이는 현상을 말한다.In the above-described driving method, in order to perform gradation display on the plasma display panel, a time division driving method is performed in which gradation display is performed by dividing a frame which is a unit display period into subfields of different display times. . However, when the arrangement of the subfields is uniformly applied to all the discharge cells, the probability of generating a pseudo contour phenomenon when the video is displayed increases. Here, the pseudo contour phenomenon refers to a phenomenon in which a bright or dark outline appears to exist in the video because the viewer's visual speed is lower than the speed of the video.

이와 같은 의사윤곽 현상이 발생되지 않게 하기 위하여, 동일한 계조에 대하여 서로 다른 서브필드들의 배열을 가진 2 개의 구동 모드를 동일한 프레임에서 골고루 사용하는 모드 혼합법(Mode mixing method)이 개시된 바 있다. 이 모드 혼합법은 일본국 특허공개공보 평10-161586에서 상세히 설명되어 있다.In order to prevent such pseudo contouring from occurring, a mode mixing method has been disclosed in which two driving modes having an arrangement of different subfields for the same gray level are evenly used in the same frame. This mode mixing method is described in detail in Japanese Patent Application Laid-open No. Hei 10-161586.

위와 같은 종래의 모드 혼합법에 의하면, 유지방전 주기에서 동일한 구동 전압이 인가된다. 그러나, 형광층(16)의 특성상, 표시될 녹색 방전셀에 인가되는 구동 전압은 표시될 적색 및 청색 방전셀에 인가되는 구동 전압보다 7 볼트(V) 정도 높아야 한다. 따라서, 표시될 적색 및 청색 방전셀에 인가되는 구동 전압이 불필요하게 높게 인가되어 소비전력이 높아지는 문제점이 있다.According to the conventional mode mixing method as described above, the same driving voltage is applied in the sustain discharge cycle. However, due to the characteristics of the fluorescent layer 16, the driving voltage applied to the green discharge cells to be displayed should be about 7 volts (V) higher than the driving voltages applied to the red and blue discharge cells to be displayed. Accordingly, there is a problem in that the driving voltage applied to the red and blue discharge cells to be displayed is unnecessarily high and power consumption is increased.

본 발명의 목적은, 플라즈마 표시 패널을 구동하는 방법에 있어서, 시분할 계조 표시에 기인하여 의사윤곽 현상이 발생될 확률을 낮출 수 있을 뿐만 아니라 소비 전력도 줄일 수 있는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for driving a plasma display panel, which can reduce not only the probability of generating pseudo contour phenomenon due to time division gray scale display but also reduce power consumption.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 플라즈마 표시 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.

도 3은 도 1의 패널의 한 방전셀을 보여주는 단면도이다.3 is a cross-sectional view illustrating one discharge cell of the panel of FIG. 1.

도 4는 본 발명의 일 실시예의 구동 방법에 따른 단위 프레임에서의 서브필드들의 배열 상태를 보여주는 타이밍도이다.4 is a timing diagram illustrating an arrangement state of subfields in a unit frame according to a driving method of an embodiment of the present invention.

도 5는 도 4의 배열 상태에서 녹색 방전셀들에 적용될 제1 구동 모드를 보여주는 도면이다.FIG. 5 is a diagram illustrating a first driving mode to be applied to green discharge cells in the arrangement state of FIG. 4.

도 6은 도 4의 배열 상태에서 녹색 및 청색 방전셀들에 적용될 제2 구동 모드를 보여주는 도면이다.FIG. 6 is a diagram illustrating a second driving mode to be applied to green and blue discharge cells in the arrangement of FIG. 4.

도 7은 도 5 및 6의 구동 모드들이 플라즈마 표시 패널상에 적용되는 상태를 보여주는 도면이다.7 is a diagram illustrating a state in which the driving modes of FIGS. 5 and 6 are applied to a plasma display panel.

도 8 및 9는 도 7의 구동 방법에 따라 서로 다른 유지방전용 전압이 인가되는 상태를 보여주는 구동 회로도이다.8 and 9 are driving circuit diagrams illustrating a state in which different sustain discharge voltages are applied according to the driving method of FIG. 7.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., X n ... X electrode line, Y 1 , ..., Y n ... Y electrode line,

AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...ITO 전극 라인,A R1 , ..., A Bm ... address electrode line, X na , Y na ... ITO electrode line,

Xnb, Ynb...버스 전극 라인, SF1, ..., SF8...서브필드,X nb , Y nb ... bus electrode line, SF1, ..., SF8 ... subfield,

A1, ..., A8...어드레스 주기, S1, ..., S8...유지방전 주기,A1, ..., A8 ... address cycle, S1, ..., S8 ...

G...녹색 방전셀들, R...적색 방전셀들,G ... green discharge cells, R ... red discharge cells,

B...청색 방전셀들.B ... blue discharge cells.

상기 목적을 이루기 위한 본 발명의 플라즈마 표시 패널의 구동 방법은, 플라즈마 표시 패널의 단위 표시 주기인 프레임을 복수의 서브필드들로 분할하여 계조 표시를 수행하는 시분할 구동 방법이다. 이 방법은 제1 및 제2 설정 단계들과 구동 단계를 포함한다.The driving method of the plasma display panel according to the present invention for achieving the above object is a time division driving method for performing gradation display by dividing a frame which is a unit display period of the plasma display panel into a plurality of subfields. The method includes first and second setting steps and a driving step.

상기 제1 설정 단계에서는, 사용될 각각의 계조에 상응하도록 상기 복수의 서브필드들이 할당되어 제1 구동 모드가 설정된다. 상기 제2 설정 단계에서는, 사용될 각각의 계조에 상응하도록 상기 복수의 서브필드들이 할당되어 제2 구동 모드가 설정되되, 상기 제1 구동 모드에서 사용되는 서브필드가 사용되지 않도록 설정된다. 상기 구동 단계에서는, 상기 제1 구동 모드가 낮은 구동 전압의 제1 색상의 방전셀들에 적용되고, 상기 제2 구동 모드가 높은 구동 전압의 제2 및 제3 색상의 방전셀들에 적용되어, 상기 제2 구동 모드를 적용하는 시간에 인가되는 구동 전압이 상기 제1 구동 모드를 적용하는 시간에 인가되는 구동 전압보다 낮도록 구동된다.In the first setting step, the plurality of subfields are allocated to correspond to the respective gray levels to be used, and a first driving mode is set. In the second setting step, the plurality of subfields are allocated to correspond to the respective gray levels to be used so that a second driving mode is set, but the subfields used in the first driving mode are not used. In the driving step, the first driving mode is applied to the discharge cells of the first color of the low driving voltage, the second driving mode is applied to the discharge cells of the second and third color of the high driving voltage, The driving voltage applied at the time of applying the second driving mode is driven to be lower than the driving voltage applied at the time of applying the first driving mode.

본 발명의 상기 플라즈마 표시 패널의 구동 방법에 의하면, 상기 제1 구동 모드가 상기 낮은 구동 전압의 제1 색상의 방전셀들에 적용되고, 상기 제2 구동 모드가 상기 높은 구동 전압의 제2 및 제3 색상의 방전셀들에 적용되어 구동되므로, 의사윤곽 현상이 발생될 확률을 낮출 수 있다. 아울러, 표시될 상기 제2 및 제3 색상의 방전셀들에 꼭 필요한 구동 전압만이 인가될 수 있으므로, 소비전력도 줄일 수 있다.According to the driving method of the plasma display panel of the present invention, the first driving mode is applied to the discharge cells of the first color of the low driving voltage, and the second driving mode is the second and the second driving voltages of the high driving voltage. Since the driving is applied to the discharge cells of three colors, it is possible to reduce the probability of generating a pseudo contour phenomenon. In addition, since only driving voltages necessary for the discharge cells of the second and third colors to be displayed may be applied, power consumption may be reduced.

이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

도 4는 본 발명의 일 실시예의 구동 방법에 따른 단위 프레임에서의 서브필드들(SF1, ..., SF8)의 배열 상태를 보여준다. 여기서, 8 개의 서브필드들(SF1, ..., SF8)이 사용되지만 각 방전셀의 어드레스 데이터는 4 비트이다. 왜냐하면, 제1 서브필드(SF1)부터 제4 서브필드(SF4)까지는 제1 구동 모드에 적용되고, 제5 서브필드(SF5)부터 제8 서브필드(SF8)까지는 제2 구동 모드에 적용되기 때문이다.4 illustrates an arrangement of subfields SF1,..., SF8 in a unit frame according to an exemplary embodiment of the present invention. Here, eight subfields SF1, ..., SF8 are used, but the address data of each discharge cell is 4 bits. This is because the first subfield SF1 to the fourth subfield SF4 are applied to the first driving mode, and the fifth subfield SF5 to the eighth subfield SF8 are applied to the second driving mode. to be.

도 4를 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는어드레스 주기(A1, ..., A8)와 유지방전 주기(S1, ..., S8)로 분할된다. 여기서, 제1 서브필드(SF1)와 제8 서브필드(SF8)는 서로 동일한 시간(8T)의 유지 방전 주기(S1, S8)를 가진다. 제2 서브필드(SF2)와 제7 서브필드(SF7)는 서로 동일한 시간(4T)의 유지 방전 주기(S2, S7)를 가진다. 제3 서브필드(SF3)와 제6 서브필드(SF6)는 서로 동일한 시간(2T)의 유지 방전 주기(S3, S6)를 가진다. 그리고, 제4 서브필드(SF4)와 제5 서브필드(SF5)는 서로 동일한 시간(1T)의 유지 방전 주기(S4, S5)를 가진다.Referring to FIG. 4, the unit frame is divided into eight subfields SF1,..., SF8 to realize time division gray scale display. Further, each subfield SF1, ..., SF8 is divided into address periods A1, ..., A8 and sustain discharge periods S1, ..., S8. Here, the first subfield SF1 and the eighth subfield SF8 have sustain discharge cycles S1 and S8 of the same time 8T. The second subfield SF2 and the seventh subfield SF7 have sustain discharge cycles S2 and S7 of the same time 4T. The third subfield SF3 and the sixth subfield SF6 have sustain discharge cycles S3 and S6 of the same time 2T. The fourth subfield SF4 and the fifth subfield SF5 have sustain discharge periods S4 and S5 of the same time 1T.

각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.In each address period A1, ..., A8, a display data signal is applied to the address electrode lines (A R1 , ..., A Bm in FIG. 1) and at the same time, each Y electrode line (Y 1 ,... Scanning pulses corresponding to Y n ) are sequentially applied. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.

각 유지방전 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 표시 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다.In each sustain discharge period (S1, ..., S8), the milky way is applied to all Y electrode lines (Y 1 , ..., Y n ) and all X electrode lines (X 1 , ..., X n ). Dedicated pulses are alternately applied, causing display discharge in discharge cells in which wall charges are formed in corresponding address periods A1, ..., A8. Therefore, the luminance of the plasma display panel is proportional to the length of the sustain discharge periods S1, ..., S8 occupied in the unit frame.

도 5는 도 4의 배열 상태에서 녹색 방전셀들에 적용될 제1 구동 모드를 보여준다. 도 6은 도 4의 배열 상태에서 적색 및 청색 방전셀들에 적용될 제2 구동 모드를 보여준다. 도 5 및 6을 참조하면, 제1 서브필드(SF1)부터 제4 서브필드(SF4)까지는 제1 구동 모드에 적용되고, 제5 서브필드(SF5)부터 제8 서브필드(SF8)까지는 제2 구동 모드에 적용된다. 이에 따라, 제2 구동 모드를 적용하는 시간에 인가되는 구동 전압이 제1 구동 모드를 적용하는 시간에 인가되는 구동 전압보다 낮도록 구동할 수 있다. 즉, 제1 서브필드(SF1)부터 제4 서브필드(SF4)까지의 유지방전 주기(S1, ..., S4)에서 인가되는 구동 전압은, 제5 서브필드(SF5)부터 제8 서브필드(SF8)까지의 유지방전 주기(S5, ..., S8)에서 인가되는 구동 전압보다 높다.FIG. 5 illustrates a first driving mode to be applied to green discharge cells in the arrangement of FIG. 4. 6 illustrates a second driving mode to be applied to red and blue discharge cells in the arrangement of FIG. 4. 5 and 6, the first subfield SF1 to the fourth subfield SF4 are applied to the first driving mode, and the second subfield SF5 to the eighth subfield SF8 are the second. Applies to drive mode. Accordingly, the driving voltage applied at the time of applying the second driving mode may be lower than the driving voltage applied at the time of applying the first driving mode. That is, the driving voltages applied in the sustain discharge periods S1, ..., S4 from the first subfield SF1 to the fourth subfield SF4 are the fifth subfield SF5 to the eighth subfield. It is higher than the drive voltage applied in the sustain discharge cycles S5, ..., S8 to (SF8).

도 7은 도 5 및 6의 구동 모드들이 플라즈마 표시 패널상에 적용되는 상태를 보여준다. 도 7을 참조하면, X 전극 라인들(X1, ..., Xn), Y 전극 라인들(Y1, ..., Yn) 및 어드레스 전극 라인들(AR1, ..., ABm)이 구비된 플라즈마 표시 패널(1)에 있어서, 녹색 방전셀들에 대하여 도 5의 제1 구동 모드가, 그리고 적색 및 청색 방전셀들에 대하여 도 6의 제2 구동 모드가 각각 적용된다.FIG. 7 illustrates a state in which the driving modes of FIGS. 5 and 6 are applied to the plasma display panel. Referring to FIG. 7, X electrode lines X 1 ,..., X n , Y electrode lines Y 1 ,..., Y n and address electrode lines A R1 ... In the plasma display panel 1 equipped with A Bm ), the first driving mode of FIG. 5 is applied to green discharge cells and the second driving mode of FIG. 6 is applied to red and blue discharge cells, respectively. .

도 8 및 9는 도 7의 구동 방법에 따라 서로 다른 유지방전용 전압(VSG, VSR,B)이 인가되는 상태를 보여준다.8 and 9 illustrate a state in which different sustain discharge voltages V SG , V SR and B are applied according to the driving method of FIG. 7.

도 8을 참조하면, 제1 구동 모드의 서브필드들(도 4 및 5의 SF1, ..., SF4)의 어드레스 주기들(도 4의 A1, ..., A4)에서 선택된 녹색 방전셀들(G)에 벽전하들이 형성된 후, 상응하는 유지방전 주기들(도 4의 S1, ..., S4)에서 상대적으로 높은 녹색용 유지방전 전압(VSG)이 모든 방전셀들(R, G, B)에 인가된다. 이를 위하여, 제2 및 제4 스위치(SW2, SW4)가 열리고 제1 및 제3 스위치(SW1, SW3)가 닫힌다. 여기서, 적색 및 청색 방전셀들(R, B)에는 벽전하들이 형성되지 않았으므로, 유지방전이 수행되지 않는다.Referring to FIG. 8, green discharge cells selected in address periods A1, ..., A4 of the subfields SF1, ..., SF4 of FIGS. 4 and 5 of the first driving mode are illustrated. After the wall charges are formed in (G), the relatively high green sustain discharge voltage (V SG ) in all the sustain discharge cycles (S1, ..., S4 of FIG. 4) is equal to all discharge cells R, G. , B). To this end, the second and fourth switches SW2 and SW4 are opened and the first and third switches SW1 and SW3 are closed. Here, since wall charges are not formed in the red and blue discharge cells R and B, sustain discharge is not performed.

도 9를 참조하면, 제2 구동 모드의 서브필드들(도 4 및 5의 SF5, ..., SF8)의 어드레스 주기들(도 4의 A5, ..., A8)에서 선택된 적색 및 청색 방전셀들(R, G, B)에 벽전하들이 형성된 후, 상응하는 유지방전 주기들(도 4의 S5, ..., S8)에서 상대적으로 낮은 적색 및 청색용 유지방전 전압(VSR,B)이 모든 방전셀들(R, G, B)에 인가된다. 적색 및 청색용 유지방전 전압(VSR,B)은 녹색용 유지방전 전압(VSG)보다 7 볼트(V) 정도 더 낮다. 이를 위하여, 제2 및 제3 스위치(SW2, SW3)가 열리고 제1 및 제4 스위치(SW1, SW4)가 닫힌다. 여기서, 녹색 방전셀들(G)에는 벽전하들이 형성되지 않았으므로, 유지방전이 수행되지 않는다.Referring to FIG. 9, the red and blue discharges selected in the address periods A5, ..., A8 of the subfields SF5, ..., SF8 of FIGS. 4 and 5 of the second driving mode are illustrated. After the wall charges are formed in the cells R, G, and B, the relatively low red and blue sustain discharge voltages V SR and B in corresponding sustain discharge cycles (S5, ..., S8 in FIG. 4). ) Is applied to all the discharge cells (R, G, B). The red and blue sustain discharge voltages V SR and B are about 7 volts lower than the green sustain discharge voltage V SG . To this end, the second and third switches SW2 and SW3 are opened and the first and fourth switches SW1 and SW4 are closed. Here, since wall charges are not formed in the green discharge cells G, sustain discharge is not performed.

이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 방법에 의하면, 제1 구동 모드가 녹색 방전셀들에 적용되고, 제2 구동 모드가 적색 및 청색 방전셀들에 적용되어 구동되므로, 의사윤곽 현상이 발생될 확률을 낮출 수 있다. 아울러, 표시될 적색 및 청색 방전셀들에 꼭 필요한 구동 전압만이 인가될 수 있으므로, 소비전력도 줄일 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, since the first driving mode is applied to the green discharge cells and the second driving mode is applied to the red and blue discharge cells, the pseudo It is possible to lower the probability of contouring. In addition, since only driving voltages necessary for the red and blue discharge cells to be displayed can be applied, power consumption can be reduced.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (4)

플라즈마 표시 패널의 단위 표시 주기인 프레임을 복수의 서브필드들로 분할하여 계조 표시를 수행하는 시분할 구동 방법에 있어서,A time division driving method in which gray scale display is performed by dividing a frame, which is a unit display period of a plasma display panel, into a plurality of subfields, 사용될 각각의 계조에 상응하도록 상기 복수의 서브필드들을 할당하여 제1 구동 모드를 설정하는 제1 설정 단계;A first setting step of setting a first driving mode by allocating the plurality of subfields to correspond to each grayscale to be used; 사용될 각각의 계조에 상응하도록 상기 복수의 서브필드들을 할당하여 제2 구동 모드를 설정하되, 동일한 계조에 대하여 상기 제1 구동 모드에서 사용되는 서브필드가 사용되지 않도록 설정하는 제2 설정 단계;A second setting step of setting a second driving mode by allocating the plurality of subfields to correspond to each of the gray levels to be used, but setting the subfields used in the first driving mode to not be used for the same gray level; 상기 제1 구동 모드가 낮은 구동 전압의 제1 색상의 방전셀들에 적용되게 하고, 상기 제2 구동 모드가 높은 구동 전압의 제2 및 제3 색상의 방전셀들에 적용되게 하여, 상기 제2 구동 모드를 적용하는 시간에 인가되는 구동 전압이 상기 제1 구동 모드를 적용하는 시간에 인가되는 구동 전압보다 낮도록 구동하는 구동 단계를 포함한 구동 방법.The first driving mode is applied to the discharge cells of the first color of the low driving voltage, and the second driving mode is applied to the discharge cells of the second and third colors of the high driving voltage, the second And a driving step of driving the driving voltage applied at the time of applying the driving mode to be lower than the driving voltage applied at the time of applying the first driving mode. 제1항에 있어서, 상기 구동 단계에서,The method of claim 1, wherein in the driving step, 상기 각각의 서브필드가,Each of the subfields, 모든 방전셀들의 조건이 균일하게 되는 리셋 주기,A reset period in which all discharge cells have a uniform condition, 표시될 방전셀들에 벽전하들이 형성되는 어드레스 주기, 및An address period in which wall charges are formed in discharge cells to be displayed, and 상기 어드레스 주기에서 벽전하들이 형성된 방전셀들에서 계조 표시를 위한방전이 유지되는 유지방전 주기를 포함한 구동 방법.And a sustain discharge cycle in which discharge for gray scale display is maintained in discharge cells in which wall charges are formed in the address cycle. 제2항에 있어서, 상기 구동 단계에서,The method of claim 2, wherein in the driving step, 상기 제2 구동 모드의 상기 유지방전 주기에 인가되는 구동 전압이 상기 제1 구동 모드의 상기 유지방전 주기에 인가되는 구동 전압보다 낮은 구동 방법.And a driving voltage applied to the sustain discharge period of the second driving mode is lower than a driving voltage applied to the sustain discharge period of the first driving mode. 제1항에 있어서, 상기 제1 및 제2 설정 단계들에서,The method of claim 1, wherein in the first and second setting steps, 상기 각각의 프레임에 서로 동일한 시간을 가진 2 개의 서브필드들이 각각 포함되는 구동 방법.And each of the two subfields having the same time as each other in each frame.
KR1020000067466A 2000-11-14 2000-11-14 Method for driving plasma display panel KR100366104B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000067466A KR100366104B1 (en) 2000-11-14 2000-11-14 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067466A KR100366104B1 (en) 2000-11-14 2000-11-14 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20020037519A KR20020037519A (en) 2002-05-22
KR100366104B1 true KR100366104B1 (en) 2002-12-27

Family

ID=19698880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067466A KR100366104B1 (en) 2000-11-14 2000-11-14 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100366104B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333639A (en) * 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd Image display device
KR20000003327A (en) * 1998-06-27 2000-01-15 전주범 Variable voltage apparatus of control white valance for pdp
JP2000029427A (en) * 1999-04-26 2000-01-28 Nec Corp Gradation display method of display device
KR20000059943A (en) * 1999-03-10 2000-10-16 윤종용 Method for removing of false contour on PDP
KR20010064125A (en) * 1999-12-24 2001-07-09 박종섭 Device for compensating false contour
JP2012206931A (en) * 2011-03-16 2012-10-25 Jfe Steel Corp Oxide-based refractory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333639A (en) * 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd Image display device
KR20000003327A (en) * 1998-06-27 2000-01-15 전주범 Variable voltage apparatus of control white valance for pdp
KR20000059943A (en) * 1999-03-10 2000-10-16 윤종용 Method for removing of false contour on PDP
JP2000029427A (en) * 1999-04-26 2000-01-28 Nec Corp Gradation display method of display device
KR20010064125A (en) * 1999-12-24 2001-07-09 박종섭 Device for compensating false contour
JP2012206931A (en) * 2011-03-16 2012-10-25 Jfe Steel Corp Oxide-based refractory

Also Published As

Publication number Publication date
KR20020037519A (en) 2002-05-22

Similar Documents

Publication Publication Date Title
KR100350942B1 (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
JP3429438B2 (en) Driving method of AC type PDP
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR20010038580A (en) Method for driving plasma display panel
KR100342280B1 (en) Display and its driving method
KR100484113B1 (en) Method of driving a plasma display panel
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100366104B1 (en) Method for driving plasma display panel
KR100467694B1 (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR19990017532A (en) AC plasma display device and panel driving method
JP2002132211A (en) Driving method for plasma display panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR100490529B1 (en) Method for driving plasma display panel
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
KR100349922B1 (en) Apparatus for driving plasma display panel
KR100424264B1 (en) Method for driving plasma display panel for improving initial state
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR20010087485A (en) Method for driving plasma display panel
KR20050036270A (en) Method of driving plat-panel display panel wherein gray-scale data are effciently displayed
KR100441105B1 (en) Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field
KR100302917B1 (en) Driving apparatus of plasma display panel
KR20020041492A (en) color plasma display panel with an improvement of white-color temperature
KR100445028B1 (en) Method of driving plasma display panel to prevent discharge from weakening in low gray-scale

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee