KR100490529B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100490529B1
KR100490529B1 KR10-2000-0005734A KR20000005734A KR100490529B1 KR 100490529 B1 KR100490529 B1 KR 100490529B1 KR 20000005734 A KR20000005734 A KR 20000005734A KR 100490529 B1 KR100490529 B1 KR 100490529B1
Authority
KR
South Korea
Prior art keywords
pulses
discharge
last
display panel
plasma display
Prior art date
Application number
KR10-2000-0005734A
Other languages
Korean (ko)
Other versions
KR20010077730A (en
Inventor
문승필
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0005734A priority Critical patent/KR100490529B1/en
Publication of KR20010077730A publication Critical patent/KR20010077730A/en
Application granted granted Critical
Publication of KR100490529B1 publication Critical patent/KR100490529B1/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A44HABERDASHERY; JEWELLERY
    • A44BBUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B13/00Hook or eye fasteners
    • A44B13/0005Hook or eye fasteners characterised by their material
    • A44B13/0017Hook or eye fasteners characterised by their material made of metal plate

Abstract

본 발명에 따른 구동 방법은, 입력된 영상 데이터에 의하여 플라즈마 디스플레이 패널의 방전셀들중에서 선택된 방전셀들에 벽전하들이 형성되고, 벽전하들이 형성된 방전셀들에서 유지방전을 일으키기 위하여 유지방전용 펄스가 플라즈마 디스플레이 패널의 전극 라인들에 주기적으로 인가되는 과정이 최소의 구동 주기인 서브-필드 단위로 반복 수행되는 구동 방법이다. 여기서, 유지방전용 펄스들중에서 가장 나중에 인가되는 최종 펄스들의 폭이 다른 유지방전용 펄스들의 폭보다 좁다. 그리고, 최종 펄스들이 적용될 서브-필드에서 선택되었던 화소들의 개수에 따라 최종 펄스들의 존재 여부 및 개수가 설정되되, 최종 펄스들의 개수가 상기 서브-필드에서 선택되었던 화소들의 개수에 비례하도록 설정된다.In the driving method according to the present invention, the wall charges are formed in the discharge cells selected from the discharge cells of the plasma display panel based on the input image data, and the sustain discharge pulses are generated to cause the sustain discharge in the discharge cells in which the wall charges are formed. The periodically applied process to the electrode lines of the plasma display panel is a driving method which is repeatedly performed in a sub-field unit which is the minimum driving period. Here, the widths of the last applied pulses among the sustain discharge pulses are smaller than the widths of the other sustain discharge pulses. The presence and the number of the last pulses are set according to the number of pixels that have been selected in the sub-field to which the last pulses are to be applied, and the number of the last pulses is set in proportion to the number of pixels that have been selected in the sub-field.

Description

플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel}Method for driving plasma display panel {Method for driving plasma display panel}

본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel of a three-electrode surface discharge method.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 플라즈마 디스플레이 패널의 전극 라인 패턴을 보여준다. 도 3은 도 1의 패널의 한 방전셀을 보여준다. 도면들을 참조하면, 일반적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows the structure of a conventional three-electrode surface discharge plasma display panel. 2 illustrates an electrode line pattern of the plasma display panel of FIG. 1. 3 shows one discharge cell of the panel of FIG. 1. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the general surface discharge plasma display panel 1, the address electrode lines A R1 , A G1 , ..., A Gm , A Bm , Dielectric layers 11 and 15, Y electrode lines Y 1 , ..., Y n , X electrode lines X 1 , ..., X n , fluorescent layer 16, barrier rib 17 And a magnesium monoxide (MgO) layer 12 as a protective layer.

어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 형성된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is formed in front of the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm and A Bm . These partitions 17 function to partition the discharge area of each discharge cell and to prevent optical cross talk between each discharge cell. The fluorescent layer 16 is formed between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 3의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 3의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ) are the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm ) is formed in a predetermined pattern on the rear surface of the front glass substrate 10 to be orthogonal to each other. Each intersection defines a corresponding discharge cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) are indium tin oxide (ITO) electrode lines (X na in FIG. 3) of a transparent conductive material. , Y na ) and a bus electrode line (X nb , Y nb of FIG. 3) of a metal material are formed to be combined with each other. The upper dielectric layer 11 is formed after the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ,..., Y n . A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from a strong electric field is formed by applying the entire surface to the back surface of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 이전(以前) 서브필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 방전셀들에서 벽전하들이 형성되도록 구동한다. 그리고 유지방전 단계에서는 어드레싱 방전 단계에서 벽전하들이 형성된 방전셀들에서 빛이 발생되도록 구동한다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 방전셀들에서 면 방전을 일으킨다. 이때, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다.The driving method basically applied to the plasma display panel is a method in which the reset, address, and sustain discharge steps are sequentially performed in the unit subfield. In the reset step, the residual wall charges in the previous subfield are erased and driven so that the space charges are generated evenly. In the address step, the wall charges are driven to be formed in the selected discharge cells. In the sustain discharge step, light is driven in the discharge cells in which the wall charges are formed in the addressing discharge step. That is, when a pulse of a relatively high voltage is alternately applied to all the X electrode lines X 1 , ..., X n and all the Y electrode lines Y 1 , ..., Y n , the wall charge Causes surface discharge in the formed discharge cells. At this time, a plasma is formed in the gas layer, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.

도 4는 일반적인 순차 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널에 계조를 표시하기 위한 단위 프레임을 보여준다. 도 4를 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 6 개의 서브필드들(SF1, ..., SF6)로 분할된다. 또한, 각 서브필드(SF1, ..., SF6)는 어드레스 주기(A1, ..., A6)와 유지방전 주기(S1, ..., S6)로 분할된다. 4 illustrates a unit frame for displaying gray scales on the plasma display panel of FIG. 1 according to a general sequential driving method. Referring to FIG. 4, a unit frame is divided into six subfields SF1, SF6 to realize time division gray scale display. Further, each subfield SF1, ..., SF6 is divided into address periods A1, ..., A6 and sustain discharge periods S1, ..., S6.

각 어드레스 주기(A1, ..., A6)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.In each address period A1, ..., A6, a display data signal is applied to the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm in FIG. 1) and each Y electrode line Scan pulses corresponding to (Y 1 , ..., Y n ) are applied sequentially. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.

각 유지방전 주기(S1, ..., S6)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A6)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S6)의 길이에 비례한다. 도 4의 경우, 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S6)의 길이는 63T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 64 계조로써 표시할 수 있다.In each sustain discharge period (S1, ..., S6), the milky way is applied to all Y electrode lines (Y 1 , ..., Y n ) and all X electrode lines (X 1 , ..., X n ). Dedicated pulses are alternately applied to cause display discharge in discharge cells in which wall charges are formed in corresponding address periods A1, ..., A6. Therefore, the luminance of the plasma display panel is proportional to the length of the sustain discharge periods S1, ..., S6 occupied in the unit frame. In the case of Fig. 4, the lengths of the sustain discharge cycles S1, ..., S6 occupy a unit frame are 63T (T is unit time). Therefore, it can be displayed in 64 gray levels including the case where it is not displayed once in the unit frame.

도 5는 종래의 구동 방법에 의한 모든 서브-필드들(도 4의 SF1, ..., SF6)의 유지방전 주기(S1, ..., S6) 및 이어지는 어드레스 주기(A2, ..., A1)의 일부를 보여준다. 도 5에서, 참조부호 SY1..n은 모든 Y 전극 라인들(도 1의 Y1, ..., Yn)에 인가되는 Y 구동 신호를, SX1..n은 모든 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 X 구동 신호를 각각 가리킨다.FIG. 5 shows sustain discharge periods S1, ..., S6 of all sub-fields (SF1, ..., SF6 of FIG. 4) and subsequent address periods A2, ..., by the conventional driving method. Show part of A1). In FIG. 5, reference numeral S Y1..n denotes a Y driving signal applied to all Y electrode lines (Y 1 ,..., Y n in FIG. 1), and S X1 .. n denotes all X electrode lines. Each of the X driving signals applied to (X 1 , ..., X n in FIG. 1) is indicated.

도 5를 참조하면, 각 유지방전 주기(S1, ..., S6)에서 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지방전용 펄스(PS)가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A6)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 여기서, 최종적으로 인가되는 유지방전용 펄스(PSL)의 폭을 다른 펄스들(PS)의 폭보다 좁게함으로써, 유지방전 및 예비적 리셋방전이 동시에 수행된다. 이에 따라, 다음 서브필드의 어드레스 주기(A2, ..., A1)에서 일차적으로 수행되는 리셋방전의 효과가 높아진다. 최종 유지방전용 펄스(PSL)가 모든 X 전극 라인들(X1, ..., Xn)에 인가되므로, 다음 서브필드의 어드레스 주기(A2, ..., A1)에서 모든 Y 전극 라인들(Y1, ..., Yn)에 리셋 펄스들(PR1, PR2, PR3)이 인가된다. 즉, 점차 높아지는 전압의 제1 리셋 펄스(PR1), 제1 리셋 펄스(PR1)와 반대 극성이면서 폭이 좁은 제2 리셋 펄스(PR2), 및 제2 리셋 펄스(PR2)와 반대 극성이면서 점차 높아지는 전압의 제3 리셋 펄스(PR3)가 모든 Y 전극 라인들(Y1, ..., Yn)에 인가됨으로써, 벽전하들이 소거됨과 동시에 공간전하들이 고르게 형성된다. 하지만, 이와 같은 리셋 구동에도 불구하고 벽전하들이 완전히 소거되지 않으므로, 적어도 1회의 전면 강방전이 프레임 단위로 수행된다. 즉, 유지방전용 펄스(PS)보다 높고 긴 펄스(미도시)가 모든 Y 전극 라인들(Y1, ..., Yn)에 인가됨에 따라, 선택되었던 화소들뿐만 아니라 선택되지 않았던 화소들에서도 소거 방전이 일어난다.Referring to FIG. 5, all Y electrode lines Y 1 , ..., Y n and all X electrode lines X 1 , ..., in each sustain discharge period S1, ..., S6. The sustain discharge pulse P S is alternately applied to X n ) to cause display discharge in discharge cells in which wall charges are formed in corresponding address periods A1,..., A6. Here, the sustain discharge and the preliminary reset discharge are simultaneously performed by making the width of the sustain discharge pulse P SL finally applied smaller than the width of the other pulses P S. Accordingly, the effect of the reset discharge performed primarily in the address periods A2, ..., A1 of the next subfield is increased. Since the last sustain discharge pulse P SL is applied to all the X electrode lines X 1 ,..., Xn, all the Y electrode lines (in the address period A2,..., A1) of the next subfield. Y 1 , ..., Y n ) are applied with reset pulses P R1 , P R2 , and P R3 . That is, the voltage gradually increasing the first reset pulse (P R1), the first reset pulse (P R1) and an opposite polarity while a narrow second reset pulse (P R2), and a second reset pulse (P R2) wide as opposed to A third reset pulse P R3 having a polarity and gradually increasing voltage is applied to all of the Y electrode lines Y 1 ,..., Y n , so that the wall charges are erased and the space charges are evenly formed. However, the wall charges are not completely erased despite such a reset driving, so at least one front strong discharge is performed in units of frames. That is, as the longer and longer pulse (not shown) than the sustain discharge pulse P S is applied to all the Y electrode lines Y 1 ,..., Y n , not only selected pixels but also unselected pixels Erasing discharge occurs even at.

도 5에 도시된 바와 같은 종래의 구동 방법에 의하면, 모든 유지방전 주기들(S1, ..., S6)에서 가장 나중에 인가되는 펄스(PSL)의 폭이 좁다. 이에 따라, 상응하는 어드레스 주기(A1, ..., A6)에서 선택되었던 화소들의 수가 적은 경우에 불필요한 세폭 펄스(PSL)가 인가되는 결과를 초래한다. 또한, 상응하는 어드레스 주기(A1, ..., A6)에서 선택되었던 화소들의 수가 많은 경우에 부족한 개수의 세폭 펄스(PSL)가 인가되는 결과를 초래한다. 이에 따라, 벽전하 소거 효율이 떨어질 뿐만 아니라, 이를 개선하기 위하여 적어도 1회의 전면 강방전이 프레임 단위로 수행되므로 디스플레이의 콘트라스트가 낮아진다.According to the conventional driving method as shown in FIG. 5, the width of the pulse P SL which is applied last in all sustain discharge periods S1,..., S6 is narrow. This results in the unnecessary narrow pulse P SL being applied when the number of pixels selected in the corresponding address periods A1, ..., A6 is small. In addition, when the number of pixels that have been selected in the corresponding address periods A1, ..., A6 is large, the result is that an insufficient number of narrow pulses P SL is applied. Accordingly, not only the wall charge erase efficiency is lowered, but also the contrast of the display is lowered because at least one front strong discharge is performed in units of frames in order to improve the wall charge erase efficiency.

본 발명의 목적은, 플라즈마 디스플레이 패널의 구동 방법에 있어서, 벽전하 소거 효율, 및 디스플레이의 콘트라스트를 높일 수 있는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for driving wall charge erasing efficiency and display contrast in a method of driving a plasma display panel.

상기 목적을 이루기 위한 본 발명의 구동 방법은, 입력된 영상 데이터에 의하여 플라즈마 디스플레이 패널의 방전셀들중에서 선택된 방전셀들에 벽전하들이 형성되고, 상기 벽전하들이 형성된 방전셀들에서 유지방전을 일으키기 위하여 유지방전용 펄스가 상기 플라즈마 디스플레이 패널의 전극 라인들에 주기적으로 인가되는 과정이 최소의 구동 주기인 서브-필드 단위로 반복 수행되는 구동 방법이다. 여기서, 상기 유지방전용 펄스들중에서 가장 나중에 인가되는 최종 펄스들의 폭이 다른 유지방전용 펄스들의 폭보다 좁다. 그리고, 상기 최종 펄스들이 적용될 서브-필드에서 선택되었던 화소들의 개수에 따라 상기 최종 펄스들의 존재 여부 및 개수가 설정되되, 상기 최종 펄스들의 개수가 상기 서브-필드에서 선택되었던 화소들의 개수에 비례하도록 설정된다.The driving method of the present invention for achieving the above object, the wall charges are formed in the discharge cells selected from the discharge cells of the plasma display panel by the input image data, causing the sustain discharge in the discharge cells formed with the wall charges For this reason, the process of applying the sustain discharge pulse periodically to the electrode lines of the plasma display panel is a driving method which is repeatedly performed in a sub-field unit which is the minimum driving period. Here, the widths of the last pulses applied last among the sustain discharge pulses are smaller than the widths of the other sustain discharge pulses. The presence and the number of the last pulses are set according to the number of pixels selected in the sub-field to which the last pulses are to be applied, and the number of the last pulses is proportional to the number of pixels selected in the sub-field. do.

이에 따라, 상기 최종 펄스들이 상응하는 서브-필드에 대하여 적절히 인가되므로 벽전하 소거 효율을 높일 수 있다. 또한, 벽전하 소거 효율을 높이기 위한 전면 강방전의 회수를 줄일 수 있으므로, 디스플레이의 콘트라스트를 높일 수 있다.Accordingly, since the last pulses are properly applied to the corresponding sub-field, the wall charge erase efficiency can be increased. In addition, the number of front side strong discharges for increasing the wall charge erasing efficiency can be reduced, thereby increasing the contrast of the display.

이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail.

본 실시예에 있어서, 유지방전용 펄스들중에서 가장 나중에 인가되는 최종 펄스들의 폭이 다른 유지방전용 펄스들의 폭보다 좁다. 그리고, 최종 펄스들이 적용될 서브-필드에서 선택되었던 화소들의 개수에 따라 최종 펄스들의 존재 여부 및 개수가 설정되되, 최종 펄스들의 개수가 상기 서브-필드에서 선택되었던 화소들의 개수에 비례하도록 설정된다.도 6은 본 발명의 구동 방법에 따라 제1 서브필드(도 4의 SF1)의 유지방전 주기(S1) 및 다음 서브필드(도 4의 SF2)의 어드레스 주기(A2)의 일부를 보여준다. 도 7은 본 발명의 구동 방법에 따라 제2 서브필드(SF2)의 유지방전 주기(S2) 및 다음 서브필드(도 4의 SF3)의 어드레스 주기(A3)의 일부를 보여준다. 도 6 및 7에서 도 5와 동일한 참조부호는 동일한 기능의 대상을 가리킨다. In this embodiment, the widths of the last pulses applied last among the discharge pulses are smaller than the widths of the other discharge pulses. The presence and the number of the last pulses are set according to the number of pixels selected in the sub-field to which the last pulses are to be applied, and the number of the last pulses is set in proportion to the number of pixels selected in the sub-field. 6 shows a sustain discharge period S1 of the first subfield (SF1 in FIG. 4) and a part of the address period A2 of the next subfield (SF2 in FIG. 4) according to the driving method of the present invention. 7 shows a sustain discharge period S2 of the second subfield SF2 and a part of the address period A3 of the next subfield SF3 of FIG. 4 according to the driving method of the present invention. 6 and 7 the same reference numerals as used in FIG. 5 indicate the target of the same function.

도 6을 참조하면, 제1 서브필드의 유지방전 주기(S1)에서 가장 나중에 인가되는 세폭 펄스가 존재하지 않는다. 이와 같은 도 6의 구동 파형들은 제1 서브필드(SF1)의 어드레스 주기(도 4의 A1)에서 선택되었던 화소들이 하나도 없는 경우에 적용된다. 즉, 선택되었던 화소들이 하나도 없는 경우, 벽전하들이 존재할 확률이 거의 없으므로 세폭 펄스를 인가하지 않아도 다음 어드레스 주기(A2)의 리셋 펄스들(PR1, PR2, PR3)에 의하여 벽전하들이 충분히 소거될 수 있다. 따라서, 선택되었던 화소들이 하나도 없는 경우, 불필요한 세폭 펄스를 인가하지 않음으로써 벽전하 소거 효율이 높아질 수 있다.Referring to FIG. 6, there is no narrow pulse that is applied last in the sustain discharge period S1 of the first subfield. The driving waveforms of FIG. 6 are applied when none of the pixels selected in the address period (A1 of FIG. 4) of the first subfield SF1 is present. That is, when none of the pixels have been selected, since wall charges are hardly present, the wall charges are sufficiently caused by the reset pulses P R1 , P R2 and P R3 of the next address period A2 without applying a narrow pulse. Can be erased. Therefore, when none of the pixels have been selected, the wall charge erase efficiency can be increased by not applying unnecessary narrow pulses.

도 7을 참조하면, 제2 서브필드의 유지방전 주기(S2)에서 가장 나중에 인가되는 2 개의 세폭 펄스(PSL)들이 존재한다. 이와 같은 도 7의 구동 파형들은 제2 서브필드(SF2)의 어드레스 주기(도 4의 A2)에서 선택되었던 화소들이 많은 경우 예를 들어, 과반수의 화소들이 선택되었던 경우에 적용된다. 즉, 선택되었던 화소들이 많은 경우, 벽전하들이 상대적으로 많이 존재하므로 복수의 세폭 펄스(PSL)들을 인가함으로써 예비적 소거 방전의 효과가 높아진다. 이에 따라, 이어지는 어드레스 주기(A3)의 리셋 펄스들(PR1, PR2, PR3)에 의하여 벽전하들이 충분히 소거될 수 있다. 또한, 벽전하 소거 효율을 높이기 위하여 프레임 단위로 수행되는 전면 강방전의 회수를 줄일 수 있으므로, 디스플레이의 콘트라스트도 상대적으로 높아진다.Referring to FIG. 7, there are two narrow pulses P SL that are applied last in the sustain discharge period S2 of the second subfield. Such driving waveforms of FIG. 7 are applied when there are many pixels selected in the address period (A2 of FIG. 4) of the second subfield SF2, for example, when a majority of the pixels are selected. That is, when there are many pixels selected, since the wall charges are relatively large, the effect of the preliminary erase discharge is increased by applying a plurality of narrow pulses P SL . Accordingly, the wall charges can be sufficiently erased by the reset pulses P R1 , P R2 , and P R3 of the following address period A3. In addition, since the number of front strong discharges performed in units of frames can be reduced in order to increase wall charge erasing efficiency, the contrast of the display is also relatively high.

이상 설명된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 의하면, 유지 방전 주기에서의 최종 세폭 펄스들이 상응하는 서브-필드에 대하여 적절히 인가되므로 벽전하 소거 효율을 높일 수 있다. 또한, 벽전하 소거 효율을 높이기 위한 전면 강방전의 회수를 줄일 수 있으므로, 디스플레이의 콘트라스트를 높일 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, since the last narrow pulses in the sustain discharge period are appropriately applied to the corresponding sub-field, the wall charge erase efficiency can be increased. In addition, the number of front side strong discharges for increasing the wall charge erasing efficiency can be reduced, thereby increasing the contrast of the display.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

도 1은 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 플라즈마 디스플레이 패널의 전극 라인 패턴도이다.FIG. 2 is an electrode line pattern diagram of the plasma display panel of FIG. 1.

도 3은 도 1의 패널의 한 방전셀을 보여주는 단면도이다.3 is a cross-sectional view illustrating one discharge cell of the panel of FIG. 1.

도 4는 일반적인 순차 구동 방법에 따라 도 1의 플라즈마 디스플레이 패널에 계조를 표시하기 위한 단위 프레임을 보여주는 구성도이다.4 is a block diagram illustrating a unit frame for displaying gray scales on the plasma display panel of FIG. 1 according to a general sequential driving method.

도 5는 종래의 구동 방법에 의하여 모든 서브-필드들에서 유지전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다.5 is a timing diagram showing driving signals applied to sustain electrode lines in all sub-fields by the conventional driving method.

도 6은 본 발명의 구동 방법에 따라 제1 서브-필드에서 유지전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다.6 is a timing diagram showing driving signals applied to sustain electrode lines in a first sub-field according to the driving method of the present invention.

도 7은 본 발명의 구동 방법에 따라 제2 서브-필드에서 유지전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다.7 is a timing diagram showing driving signals applied to sustain electrode lines in a second sub-field according to the driving method of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...일산화마그네슘층,11, 15 dielectric layer, 12 magnesium monoxide layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., X n ... X electrode line, Y 1 , ..., Y n ... Y electrode line,

AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,A R1 , A G1 , ..., A Gm , A Bm ... address electrode line,

Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,X na , Y na ... ITO electrode line, X nb , Y nb ... bus electrode line,

SF1, ..., SF6...서브필드, A1, ..., A6...어드레스 주기,SF1, ..., SF6 ... subfield, A1, ..., A6 ... address cycle,

S1, ..., S6...유지방전 주기, SY1..n...Y 구동 신호,S1, ..., S6 ... Dielectric cycle, S Y1..n ... Y drive signal,

SX1..n...X 구동 신호, PS...유지방전용 펄스,S X1..n ... X drive signal, P S ...

PSL...최종 유지방전용 펄스,P SL ... pulse for the final fat discharge,

PR1, PR2, PR3...리셋 펄스.P R1 , P R2 , P R3 ... reset pulses.

Claims (3)

입력된 영상 데이터에 의하여 플라즈마 디스플레이 패널의 방전셀들중에서 선택된 방전셀들에 벽전하들이 형성되고, 상기 벽전하들이 형성된 방전셀들에서 유지방전을 일으키기 위하여 유지방전용 펄스가 상기 플라즈마 디스플레이 패널의 전극 라인들에 주기적으로 인가되는 과정이 최소의 구동 주기인 서브-필드 단위로 반복 수행되는 구동 방법에 있어서,The wall charges are formed in the discharge cells selected from the discharge cells of the plasma display panel by the input image data, and the sustain discharge pulses are applied to the electrode lines of the plasma display panel to cause the sustain discharge in the discharge cells in which the wall charges are formed. In the driving method that is periodically applied to the field is repeatedly performed in the sub-field unit which is the minimum driving period, 상기 유지방전용 펄스들중에서 가장 나중에 인가되는 최종 펄스들의 폭이 다른 유지방전용 펄스들의 폭보다 좁고, Among the sustain discharge pulses, the width of the last pulses applied last is narrower than the width of the other sustain discharge pulses, 상기 최종 펄스들이 적용될 서브-필드에서 선택되었던 화소들의 개수에 따라 상기 최종 펄스들의 존재 여부 및 개수가 설정되되, 상기 최종 펄스들의 개수가 상기 서브-필드에서 선택되었던 화소들의 개수에 비례하도록 설정되는 구동 방법.The presence and the number of the last pulses are set according to the number of pixels selected in the sub-field to which the last pulses are to be applied, and the driving is set such that the number of the last pulses is proportional to the number of pixels selected in the sub-field. Way. 제1항에 있어서, The method of claim 1, 상기 서브-필드에서 모든 화소들이 선택되지 않았으면 상기 최종 펄스들이 존재하지 않는 구동 방법.The last pulse does not exist if not all the pixels in the sub-field have been selected. 삭제delete
KR10-2000-0005734A 2000-02-08 2000-02-08 Method for driving plasma display panel KR100490529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005734A KR100490529B1 (en) 2000-02-08 2000-02-08 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0005734A KR100490529B1 (en) 2000-02-08 2000-02-08 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20010077730A KR20010077730A (en) 2001-08-20
KR100490529B1 true KR100490529B1 (en) 2005-05-17

Family

ID=19644612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0005734A KR100490529B1 (en) 2000-02-08 2000-02-08 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100490529B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187094A (en) * 1996-12-25 1998-07-14 Nec Corp Plasma display device
KR19980075493A (en) * 1997-03-31 1998-11-16 배순훈 Adaptive Screen Brightness Correction Device in PDPD and Its Correction Method
KR19980085032A (en) * 1997-05-27 1998-12-05 손욱 Driving Method of Plasma Discharge Display Element
KR20000003328A (en) * 1998-06-27 2000-01-15 전주범 Method of compensating brightness according to increment of sustain pulse of pdp
JP2000098973A (en) * 1998-09-18 2000-04-07 Fujitsu Ltd Driving method of pdp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187094A (en) * 1996-12-25 1998-07-14 Nec Corp Plasma display device
KR19980075493A (en) * 1997-03-31 1998-11-16 배순훈 Adaptive Screen Brightness Correction Device in PDPD and Its Correction Method
KR19980085032A (en) * 1997-05-27 1998-12-05 손욱 Driving Method of Plasma Discharge Display Element
KR20000003328A (en) * 1998-06-27 2000-01-15 전주범 Method of compensating brightness according to increment of sustain pulse of pdp
JP2000098973A (en) * 1998-09-18 2000-04-07 Fujitsu Ltd Driving method of pdp

Also Published As

Publication number Publication date
KR20010077730A (en) 2001-08-20

Similar Documents

Publication Publication Date Title
KR100350942B1 (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR100337882B1 (en) Method for driving plasma display panel
KR100581899B1 (en) Method for driving discharge display panel by address-display mixing
KR100436707B1 (en) Resetting method adequately used for Address-While-Display driving method for driving plasma display panel
KR20010046097A (en) Method for driving plasma display panel
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100490529B1 (en) Method for driving plasma display panel
KR100467694B1 (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR100467691B1 (en) Address-While-Display driving method of driving plasma display panel for broadening margin of address voltage
JP2002132216A (en) Method for driving plasma display panel
KR100349922B1 (en) Apparatus for driving plasma display panel
KR100502341B1 (en) Method for driving plasma display panel
KR100509592B1 (en) Method for driving plasma display panel
KR100313112B1 (en) Method for driving plasma display panel
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR100424264B1 (en) Method for driving plasma display panel for improving initial state
KR100366104B1 (en) Method for driving plasma display panel
KR100313115B1 (en) Method for driving plasma display panel
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100366103B1 (en) A method for driving separately sustain pulse of plasma display panel
KR100603320B1 (en) Discharge display apparatus wherein addressing is performed by middle electrode line
KR20020019670A (en) Method for driving plasma display panel
KR20050111179A (en) Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel
KR20050036261A (en) Driving method of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee