KR20020019419A - 박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치 - Google Patents

박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치 Download PDF

Info

Publication number
KR20020019419A
KR20020019419A KR1020010054335A KR20010054335A KR20020019419A KR 20020019419 A KR20020019419 A KR 20020019419A KR 1020010054335 A KR1020010054335 A KR 1020010054335A KR 20010054335 A KR20010054335 A KR 20010054335A KR 20020019419 A KR20020019419 A KR 20020019419A
Authority
KR
South Korea
Prior art keywords
thin film
laser beam
semiconductor thin
excimer laser
irradiation
Prior art date
Application number
KR1020010054335A
Other languages
English (en)
Inventor
나카지마히데하루
네고로요이치
우수이세추오
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020019419A publication Critical patent/KR20020019419A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 휘발성 가스를 함유하는 원료 박막(raw thin film)을 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사하여, 그에 의해 원료 박막으로부터 휘발성 가스를 제거하는 단계를 포함하는 박막(특히, 반도체 박막) 제조 방법에 관한 것이다. 방법은, 탈기(degassing)가 전기로(electric furnace)를 사용함으로써 수행되는 경우와 같이, 박막의 수소 같은 휘발성 가스의 함량(content)을 효과적으로 감소시킨다. 탈기된 박막은 엑시머 레이저 빔으로 조사함으로써 파괴되지 않고 짧은 시간에 재결정화될 수 있다.

Description

박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체 박막 제조 방법, 및 반도체 박막 제조 장치{Process for production of thin film, semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film}
본 발명은 도전체, 절연막, 절연 기판 등의 위에 다결정 실리콘, 비정질 실리콘 등의 박막을 제조하기 위한 방법에 관한 것이다. 특히, 본 발명은 레이저 조사의 도움으로 이러한 박막을 제조하기 위한 방법에 관한 것이다.
박막 반도체 디바이스는 능동 매트릭스형 액정 디스플레이들(active matrix type liquid crystal displays)에 응용될 것으로 기대된다. 그 활발한 개발이 진행중이다. 박막 트랜지스터들은 다결정 실리콘 또는 비정질 실리콘의 활성층이나, 이들 양자 모두로 구성된 적층막(laminated film)을 갖는다. 다결정 실리콘의 박막 트랜지스터들은 능동 매트릭스형 고선명 액정 컬러 디스플레이들을 실현하는 기능과 작은 크기 때문에, 특별한 주목을 받고 있다. 투명 유리판 같은 절연기판 상에 화소 스위칭 소자들로서 박막 트랜지스터들을 형성하는 것은 종래의 반도체 기술에서는 단지 전극 재료나 저항 재료였던 다결정 실리콘 박막을 트랜지스터 활성층(채널 영역)에 필요한 높은 이동성(mobility)을 갖도록 변경하기 위한 새로운 기술을 필요로 한다. 높은 이동성은 동일 기판상에 화소 트랜지스터들과, 화소 구동 회로들을 형성하는 것을 가능하게 한다. 부가적으로, 높은 이동성을 갖는 박막 트랜지스터들은 가공 복잡성(processing complexity)과 제조 비용의 현저한 감소를 가능하게 하고, 신뢰성을 향상시킨다.
한편, 박막 트랜지스터 디바이스들을 위한 고온 방법이 사용되어 왔으며, 방법은 900℃ 또는 그 이상의 열처리를 수반한다. 이 고온 방법은 내열 기판(heat-resistant substrate)(예로서, 석영)상에 반도체 박막을 형성하고, 그후, 다결정 실리콘 결정 입자들(crystal grains)의 성장을 야기하는, 느린 고상 에피택시(solid-phase epitaxy)에 의해 그것을 변형시키도록 설계된 것이다. 이 방법은 약 100cm2/V·s의 높은 캐리어 이동성을 실현한다. 그러나, 이는 석영 기판들이 고가이기 때문에, 높은 제조 비용을 초래한다.
이 상황을 극복하기 위해서, 석영 기판들을 사용하는 고온 방법을 대신할 새로운 방법을 개발하려는 시도들이 이루어져 왔다. 새로운 방법은 유리 기판들을 사용하고, 유리 기판들이 견뎌낼 수 있는 약 600℃ 이하의 프로세싱 온도에서 소정 목적을 달성할 수 있다. 저온에서 박막 반도체 디바이스들을 제조하기 위한 주목할 만한 방법은 레이저 빔을 사용한 레이저 어닐링(laser annealing)이며, 이는 도 15a 내지 도 15e에 예시되어 있다.
레이저 어닐링 방법은 도 15a에 도시된 바와 같이 유리판 같은 저 내열성 기판(101)상에 비정질 실리콘 같은 비정질 반도체 박막(102)을 성장시키는 것으로부터 시작된다. 비정질 반도체 박막(102)은 예로서, 플라즈마 CVD(plasma-enhanced CVD)에 의해 형성되었을 때, 약 2 내지 20원자%의 수소를 함유한다. 다음 단계에서, 기판은 탈기(degassing)를 위해, 도 15b에 도시된 바와 같이, 전기로 내에서 420℃로 두 시간 동안 가열되게 된다. 이 탈기 단계는 박막의 수소 농도를 2원자% 미만으로 감소시킨다. 이어서, 박막은 도 15c에 도시된 바와 같이, 국부적으로 레이저 빔(105)으로 조사되게 된다. 조사시, 조사된 영역(irradiated region; 104)이 용융되고, 조사의 중지 후에, 조사 영역(104)이 냉각되어, 도 15d에 도시된 바와 같이, 재결정화 영역(106)으로 변화된다. 레이저 빔(105)으로 국부적으로 조사하는 것을 반복함으로써, 도 15e에 도시된 바와 같이, 기판(101)위에 재결정화 영역(106)이 확장된다. 이 방식으로, 큰 결정 입자들을 갖는 다결정 실리콘 막이 얻어진다. 상술한 엑시머 레이저 어닐링 방법은 Si, Ge 같은 반도체막과, 절연막 및 도전막에 적용될 수 있다.
불행히도, 상술한 다결정 실리콘 막 형성 방법은, 비정질 반도체 박막(102)이 근본적으로 플라즈마 CVD에 의해 형성된 경우에, 약 2시간 동안 420℃로 전기로 내에서 어닐링하여 탈기하여야 하기 때문에, 생산성이 감소된다. 더욱이, 탈기를 위한 가열이 기판을 변형시키고, 유리 기판으로부터 박막으로 오염물들이 확산되게 한다는 문제점을 가지고 있다.
이 문제점을 해결하는 한가지 방법이 일본 특허 공개 평 9-186336호 및 평 9-283443호에 개시되어 있다. 이는 엑시머 레이저 어닐링이다. 문헌에 개시된 내용에 따르면, 저 에너지 엑시머 레이저 빔(60 내지 150mJ/cm2)로 조사함으로써, 수소 제거가 달성된다. 효과적 수소 제거를 위해서, 레이저 빔은 높은 에너지 밀도를 갖는 것이 바람직하지만, 그러나, 높은 에너지 밀도를 갖는 레이저 빔은 박막에 폭발적으로 가스를 발생시키며, 그에 의해 박막을 파손시킨다.
도 1은 제 1 실시예의 박막 제조를 위해 사용된 탈기 장치(degassing apparatus)의 일 예를 도시하는 개략도.
도 2a 내지 도 2e는 제 1 실시예의 박막 제조 단계들을 예시하는 단면도들로서, 도 2a는 비정질 반도체 박막 형성 단계를, 도 2b는 탈기를 위한 레이저 빔 조사 단계를, 도 2c는 레이저 빔 조사의 연속된 단계를, 도 2d는 재결정화를 위한 레이저 빔 조사 단계를, 그리고, 도 2e는 연속하는 레이저 빔 조사 단계를 도시하는 도면.
도 3은 종래의 엑시머 레이저 빔이 두께 방향(thickness direction)으로 온도 분포에 영향을 미치는 방식을 도시하는 그래프.
도 4는 본 발명의 엑시머 레이저 빔이 두께 방향으로 온도 분포에 영향을 미치는 방식으로 도시하는 그래프.
도 5는 본 발명의 방법에 따라 제조된 박막 반도체 디바이스들을 갖는, 능동 매트릭스형의 디스플레이 유닛을 도시하는 개략 사시도.
도 6a 내지 도 6e는 제 3 실시예의 박막 제조 단계들을 예시하는 단면도들로서, 도 6a는 비정질 반도체 박막 형성 단계를, 도 6b는 탈기를 위한 제 1 레이저 빔 조사 단계를, 도 6c는 레이저 빔 조사의 연속된 단계를, 도 6d는 탈기를 위한 제 2 레이저 빔 조사 단계를, 그리고, 도 6e는 레이저 빔 조사의 연속된 단계를 도시하는 도면.
도 7a 및 도 7b는 제 3 실시예의 박막 제조 단계들을 예시하는 단면도들로서, 도 7a는 재결정화를 위한 레이저 빔 조사 단계를, 그리고, 도 7b는 레이저 빔 조사의 연속된 단계를 도시하는 도면.
도 8은 엑시머 레이저 빔 조사의 샷들의 수와 엑시머 레이저 빔으로 조사한 이후의 비정질 실리콘 막의 수소 함량 사이의 관계를 도시하는 그래프.
도 9는 본 발명의 제 4 실시예의 반도체 박막 제조 장치의 구조를 도시하는 개략도.
도 10a 내지 도 10c는 본 발명의 제 4 실시예의 반도체 박막 제조 방법 및 장치를 예시하는 단면도들로서, 도 10a는 CVD를 위한 단계를, 도 10b는 기판 전달 단계를, 그리고, 도 10c는 탈기 단계를 도시하는 도면.
도 11a 및 도 11b는 본 발명의 제 4 실시예의 반도체 박막 제조 방법 및 장치를 예시하는 단면도들로서, 도 11a는 결정화 단계를, 그리고, 도 11b는 기판 배출(discharging the substrate) 단계를 도시하는 도면.
도 12는 본 발명의 제 5 실시예의 반도체 박막 제조 장치의 구조를 도시하는 개략도.
도 13은 본 발명의 제 6 실시예의 반도체 박막 제조 장치의 구조를 도시하는 개략도.
도 14는 본 발명의 제 7 실시예의 반도체 박막 제조 장치의 구조를 도시하는 개략도.
도 15a 내지 도 15e는 종래의 방법의 박막 제조 단계들을 예시하는 단면도들로서, 도 15a는 비정질 반도체 박막 형성 단계를, 도 15b는 전기로내에서의 탈기 단계를, 도 15c는 레이저 빔 조사 단계를, 도 15d는 재결정화 단계를, 그리고, 도 15e는 연속하는 재결정화 단계를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1; 절연 기판 2; 비정질 반도체 박막
5; 레이저 빔 6; 재결정화 영역
15; 제 1 레이저 빔 16; 제 2 레이저 빔
본 발명의 목적은 막 파손 가능성과, 생산성에 부정적인 영향을 미치지 않고, 전기로를 사용하는 종래의 방법에서와 같이 박막내의 수소 함량을 감소시키는 박막(특히, 반도체 박막) 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은 방법에 의해 제조된 반도체 디바이스와 반도체 박막을 제공하는 것이다. 본 발명의 또다른 목적은 고 품질 반도체 박막의 효과적 생산을 위한 방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태에 따라, 휘발성 가스를 함유한 원료 박막을 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사하여, 그에 의해 원료 박막으로부터 휘발성 가스를 제거하는 단계를 포함하는 박막제조 방법이 제공된다. 본 발명의 양호한 실시예에 따라서, 원료 박막은 2% 또는 그 이상의 휘발성 가스를 함유한다. 특히, 이는 1nm 또는 그 이상의 두께를 갖는 비정질 실리콘 막 및 다결정 실리콘 막 같은 반도체 박막이다. 부가적으로, 원료 박막은 플라즈마 CVD, 저압 CVD, 상압 CVD(atmospheric CVD), 촉매 CVD, 포토 CVD(photo CVD) 및 레이저 CVD 중 어느 하나 또는 그 이상에 의해 형성된 것이다. 엑시머 레이저 조사는 하나의 빔 또는 상이한 두 종류 이상의 빔들의 조합에 의한 것일 수 있다. 이는 둘 또는 그 이상의 레이저 빔들이 강도가 상이할 수 있다는 것을 의미한다. 예로서, 조사는 300mJ/cm2이하의 강도를 갖는 레이저 빔으로 조사하는 것(복수회 반복)과, 300mJ/cm2또는 그 이상의 강도를 갖는 레이저 빔으로 조사하는 것(복수회 반복)의 조합일 수 있다. 펄스폭은 60ns 내지 300ns, 바람직하게는 100ns 내지 250ns, 더욱 바람직하게는 120ns 내지 230ns 이다.
본 발명의 다른 양태에 따라서, 휘발성 가스를 함유하는 원료 박막을, 원료 박막의 두께 방향으로 하나 또는 그 이상의 영역이 원료 박막 재료의 재결정화 온도 보다 더 낮은 온도로 유지되도록 엑시머 레이저 빔으로 조사하여, 그에 의해 원료 박막으로부터 휘발성 가스를 제거하는 단계를 포함하는 박막 제조 방법이 제공된다. 엑시머 레이저 빔 조사는 원료 박막의 표면 근처의 온도가 원료 박막 재료의 재결정화 온도 보다 더 낮은 방식으로 수행되는 것이 바람직하다. 달리 말해서, 박막의 재료가 비정질 실리콘 또는 다결정 실리콘인 경우에, 원료 박막 근처의 온도는 800℃ 내지 1100℃의 범위이어야 한다. 원료 박막의 재료는 비정질 실리콘 또는다결정 실리콘일 수 있다. 원료 박막 표면 근처의 온도는 원료 박막의 재료의 재결정화 온도 보다 더 높을 수 있고, 원료 박막의 표면으로부터 특정 깊이 또는 그 이상에 있는 부분의 온도는 800℃ 내지 1100℃ 범위일 수 있다. 특정 깊이는 10nm, 바람직하게는 5nm, 보다 바람직하게는 3nm이다.
또한, 본 발명은 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사한 결과로서, 그 원료 박막 보다 더 적은 휘발성 가스를 함유하는 반도체 박막에 관한 것이다. 또한, 본 발명은 기판상에 형성된 반도체 박막을 갖는 반도체 디바이스에 관한 것이다. 기판은 유리 기판인 것이 바람직하다.
본 발명의 다른 양태에 따라서, 기판상에 원료 반도체 박막을 형성하는 단계, 원료 반도체 박막을 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사하여, 그에 의해 원료 반도체 박막으로부터 휘발성 가스를 제거하는 조사 및 제거 단계와, 이어서, 에너지 빔으로 탈기된 반도체 박막을 조사하여, 그에 의해 탈기된 반도체 박막을 결정화하는 조사 및 결정화 단계를 포함하는 반도체 박막 제조 방법이 제공된다. 에너지 빔은 엑시머 레이저 빔인 것이 바람직하다. 방법은 엑시머 레이저 빔 조사에 뒤이어 대기에 개방되지 않고 에너지 빔으로 조사하는 단계가 수행되도록 변형될 수 있다.
또한, 본 발명은 원료 반도체 박막이 기판상에 형성되는 제 1 처리 챔버와,제 1 처리 챔버에 인접하고, 기판 상에 형성된 원료 반도체 박막으로부터 휘발성 가스의 제거를 위해 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저로 기판이 조사되게 되는 제 2 처리 챔버를 포함하는 반도체 박막 제조 장치에 관한 것이다.장치는 반도체 박막이 에너지 빔으로 조사하는 것에 의해 결정화되도록 작동되는 것이 바람직하다.
본 발명에서 엑시머 레이저 빔을 사용하는 장점은 전기로에서 탈기하는 것에 비해 극히 짧은 시간에 탈기가 달성될 수 있다는 것이다. 60ns 또는 그 이상의 펄스폭(지속기간)을 갖는 엑시머 레이저로 조사하는 것은 약 50ns 미만의 펄스폭을 갖는 종래의 엑시머 레이저로 조사하는 것 보다 더 적은 양의 단위 시간당 에너지를 박막 으로 주입한다. 이 차이의 장점은 에너지 흡수에 기인한 열이 표면 온도가 과도하게 상승하기 이전에 박막의 두께 방향으로 방산(dissipate)되기 때문에, 전체 박막이 균일하게 가열된다는 것이다. 균일한 가열은 박막으로부터 수소 같은 휘발성 가스의 제거 또는 탈기가 균일해지게 한다.
본 발명은 박막이 박막 재료의 재결정화 온도 보다 더 낮은 온도로 유지되도록 엑시머 레이저로 조사하는 것을 특징으로 한다. 이런 조사 방식의 장점은 레이저 빔이 박막의 표면 근처에 흡수될 때 그 에너지가 열로 변환되지만, 이렇게 발생된 열은 막막 표면 근처과 막내에서 현저한 용융을 초래하지 않으며, 그래서, 박막의 하나 또는 그 이상의 영역의 온도가 박막 재료의 재결정화 온도 미만으로 유지되기 때문에 재결정화를 초래하지 않는다는 것이다. 결과적으로, 박막으로부터 수소 같은 휘발성 가스가 효과적으로 제거된다. 조사 동안, 박막의 최상부면의 온도는 그곳에서 탈기가 용이하게 발생되기 때문에 결정화 온도를 초과할 수 있지만, 표면으로부터 소정 깊이를 초과한 부분의 온도는 박막 재료의 재결정화 온도 미만으로 유지되어야 한다. 소정 깊이는 10nm, 바람직하게는 5nm, 보다 바람직하게는3nm이다. 양호한 실시예에서, 조사는 그 표면을 포함하는 박막의 온도가 박막 재료의 재결정화 온도 보다 더 낮도록 수행된다.
본 발명에 따라서, 반도체 박막 제조 장치 및 방법은 엑시머 레이저 빔으로 원료 반도체 박막을 조사하여, 원료 반도체 박막으로부터 휘발성 가스를 제거하고, 그후, 탈기된 반도체 박막을 에너지 빔으로 조사하여 반도체 박막을 결정화하도록 설계된다. 방법 및 장치는 박막 트랜지스터들의 채널 부분들이 빔으로 조사될 때 발생하는 탈기 및 결정화를 통해 높은 이동성을 갖는 고성능 디바이스의 제조에 적용될 수 있다.
실시예들을 참조로 본 발명을 보다 상세히 설명한다. 본 발명에 따라서, 박막 제조 방법은 휘발성 가스를 함유하는 원료 박막을 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저로 조사하고, 그에 의해 휘발성 가스를 원료 박막으로부터 제거하는 것을 포함한다.
(제 1 실시예)
본 실시예는 도 1에 도시된 바와 같은 레이저 탈기(degassing) 장치를 사용하여 박막을 제조하는 방법을 예시하고 있다. 레이저 탈기 장치는 유리 기판 같은 낮은 내열성을 갖는 절연 기판(21)상에 형성된 반도체 박막(22)의 수소 등의 휘발성 가스 함량을 감소시키도록 설계되어 있다. 이는 챔버(20)를 구비하고, 챔버(20)내에는 절연 기판(21)이 장착되며, 절연 기판(21) 위에 반도체 박막이 형성된다. 부가적으로, 레이저 탈기 장치는 레이저 발진기(23)와, 감쇠기(24)와, 균질기(homogenizer)를 포함하는 광학 시스템(25)을 구비한다. 챔버(20)는 X-Y 방향으로 이동할 수 있는 스테이지(27)를 구비한다. 스테이지(27)상에는 절연 기판(21)이 장착되고, 절연 기판(21)상에 반도체 박막(22)이 형성된다. 레이저 발진기(23)는 엑시머 레이저 광원을 포함한다. 이는 60ns 또는 그 이상의 펄스폭을 갖는 레이저 빔(26)을 단속적으로(intermittenly) 방출한다. 균질기를 포함하는 광학 시스템(25)은 감쇠기(24)를 통해 레이저 발진기(23)로부터 방출된 레이저 빔을 수신한다. 광학 시스템은, 각 측면이 10mm 보다 더 큰 직사각형 단면을 갖게 되도록 레이저 빔을 재성형하고, 레이저 빔을 반도체 박막(22)으로 안내한다. 감쇠기(24)는 레이저 발진기(23)로부터 방출된 레이저 빔의 에너지를 제어한다. 광학 시스템은 직사각형 단면을 갖게 되도록 레이저 빔을 재성형하고, 직사각형 단면에 에너지가 균일하게 분포되도록 레이저 빔을 제어한다. 챔버(20)는 질소 가스 같은 불활성 분위기로 채워진다. 레이저 빔(26)으로 조사할 때, 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되게 되는 방식으로 스테이지가 이동되게 된다. 이 방식에 따라, 반도체 박막(22)은 레이저 빔으로 단속적으로 조사되게 된다.
도 1에 도시된 레이저 탈기 장치는, 기판(21)이 장치의 챔버(20) 내에 배치되어 있는 동안, 절연 기판(22)의 주 표면을 덮고있는 반도체 박막(22)으로부터 휘발성 가스를 제거하도록 설계된 것이다. 반도체 박막이 플라즈마 CVD에 의해 실란 가스로부터 형성된 비정질 박막인 경우에는 수소를 휘발성 가스로서 포함하게 되고, 반도체 박막이 스퍼터링에 의해 형성되는 경우에는 타겟 원자나 분위기 가스의 일부를 함유하게 되기 때문에 휘발성 가스의 제거는 필수적이다. 본 실시예에 따라서, 수소 같은 휘발성 가스는 레이저 빔으로 조사함으로써 제거된다. 본 실시예에서, 레이저 빔은 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔이며, 레이저 발진기(23)에 의해 생성된다. 본 발명에 사용된 엑시머 레이저 빔은 50ns 이하의 펄스폭을 갖는, 결정화를 위해 사용되는 종래의 엑시머 레이저 빔과는 다르다. 수소 같은 휘발성 가스를 제거하기 위해 종래의 엑시머 레이저 빔으로 박막을 조사하게 되면, 휘발성 가스가 폭발적으로 팽창하게 되며, 그에 의해, 박막이 파손되게 된다. 대조적으로, 60ns 또는 그 이상의 펄스폭을 가지는 본 발명에 사용된 엑시머 레이저 빔은 반도체 박막(22)의 표면 온도를 과도하게 상승시키지 않으며, 박막을 파손시키지 않고 탈기를 달성한다.
60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔을 방출하는 레이저 발진기(23)는 반도체 박막(22)의 표면 온도를 과도하게 상승시키지 않고 수소 같은 휘발성 가스를 제거할 수 있는 것이라면, 어떠한 엑시머 레이저라도 사용할 수 있다. 이는 Ar2, Kr2, Xe2, F2, Cl2, KrF, KrCl, XeCl, XeF, XeBr, XeI, ArF, ArCl, HgCl, HgBr, HgI, HgCd, CdI, CdBr, ZnI, NaXe, XeTl, ArO, KrO, XeO, KrS, XeS, XeSe, Mg2및 Hg2로부터 선택된 어느 하나 또는 그 이상의 여기 입자들(excited species)을 사용할 수 있다.
엑시머 레이저 빔은 60ns 또는 그 이상의 펄스폭을 가지고 있는 한, 박막의 표면을 과도하게 가열하지 않는다. 펄스폭은 60ns 내지 300ns의 범위이어야 하며, 바람직하게는 100ns 내지 250ns, 가장 바람직하게는 120ns 내지 230ns의 범위 이다. 300ns의 상한을 초과하는 펄스폭을 가지는 엑시머 레이저 빔은 단위 면적당 에너지 밀도가 과도하게 낮으며, 따라서, 효과적인 탈기가 불가능하다.
본 발명은 엑시머 레이저가 60ns 또는 그 이상의 펄스폭을 가지는 것을 필요로 한다. 이 조건은 조사시, 박막을 그 재료의 재결정화 온도 아래로 유지하면서 탈기하기 위해, 엑시머 레이저에 필수적인 것이다. 따라서, 박막은 결정화되지 않고 효과적으로 탈기된다. 특히, 박막의 표면 근방 또는 박막의 표면으로부터 소정 깊이에 있는 박막 내의 영역이 박막 재료의 재결정화 온도 아래로 유지되는 방식으로 조사가 수행되는 경우에, 박막 표면 근방에서 재결정화가 발생되지 않고, 원활한 탈기가 달성될 수 있다. 박막이 비정질 실리콘 막이거나, 다결정 실리콘 막인 경우에, 실리콘이 약 1140℃에서 결정화하기 때문에, 엑시머 레이저 빔으로 조사하는 작업은, 박막의 온도가 800℃ 내지 1100℃로 유지되도록 수행되어야만 한다.
본 실시예는 도 2a 내지 도 2e를 참조로 하기에 설명된 방법으로 박막을 제조하도록 수행된 것이다. 방법은 도 2a에 도시된 바와 같이, 유리, 석영 또는 사파이어로 제조된 절연 기판(1)상에 플라즈마 CVD(plasma-enhanced CVD)에 의해 비정질 반도체 박막(2)을 형성하는 것으로부터 시작된다. 본 실시예가 엑시머 레이저를 사용하기 때문에, 절연 기판(1)은 낮은 내열성을 갖는 무색 유리판일 수 있다. 비정질 반도체 박막(2)은 비정질 실리콘막일 수 있다. 이는 플라즈마 CVD로 제조되었을 때, 10원자% 이하의 수소를 함유할 수 있다. 본 실시예에서는 비정질 반도체 박막(2)의 두께가 약 50nm이지만, 이는 제조될 디바이스에 필요한 특징적 특성에 따라 적절히 조절될 수 있다. 반도체 박막(2)은 휘발성 가스로서 수소를 함유할 수있다. 휘발성 가스는 헬륨, 아르곤, 네온, 크립톤, 크세논 등을 추가로 포함할 수 있다. 또한, 스퍼터링에 사용된 타겟으로부터 발생한 원자들이나, CVD에 사용된 분위기로부터 발생된 가스를 포함할 수 있다. 박막내의 휘발성 가스의 양은 2원자% 또는 그 이상일 수 있다. 상술한 플라즈마 CVD는 10원자% 이하의 수소를 함유하는 수소화된 박막을 제공할 수 있다.
그 위에 비정질 반도체 박막(2)이 형성되게 되는 절연 기판(1)은 도 2b에 도시된 바와 같이 엑시머 레이저 빔(5)으로 조사되게 되고, 그래서, 비정질 반도체 박막(2)의 일부에 조사 영역(4)이 형성된다. 엑시머 레이저 빔(5)은 60ns 또는 그 이상의 펄스폭, 바람직하게는 60ns 내지 300ns의 펄스폭, 보다 바람직하게는 100ns 내지 250ns의 펄스폭, 가장 바람직하게는 120ns 내지 230ns의 펄스폭을 갖는다. 엑시머 레이저 빔으로 조사하는 작업은 350mJ/cm2의 에너지 강도로 일회 수행되거나, 300mJ/cm2의 에너지 강도로 반복적으로, 즉, 50회 수행될 수 있다. 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔은 비정질 반도체 박막(2)으로부터 수소 등을 제거하기에 충분한 수준의 강도를 갖는다. 결론적으로, 비정질 반도체 박막(2)이 10원자% 이하의 수소를 함유하는 수소화된 박막인 경우에도, 주사 영역(4)내의 휘발성 가스의 함량이 확실히 감소된다. 비정질 실리콘 막은 수소를 방출할 때 침하(ablation)가 발생하지 않도록 8% 이하의 수소를 포함하는 것이 바람직하다. 비정질 실리콘막이 다결정화를 필요로하는 경우에, 그 내부의 수소 함량은 2% 내지 5%이어야 한다.
그후, 비정질 반도체 박막(2)내의 조사 영역(4)은 도 2c에 도시된 바와 같이, 절연막(1)의 표면의 대부분을 덮게 될 때까지 확장된다. 이 단계는 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되도록 챔버내의 스테이지가 이동되는 동안, 레이저 빔을 단속적으로 순차 조사함으로써 수행될 수 있다. 이런 조사는 영역 순차 방식(area-sequence) 뿐만 아니라, 라인 순차 방식(line-sequence)으로도 수행될 수 있다. 스테이지를 이동시키는 대신 레이저 빔을 주사하거나, 레이저 빔과 스테이지 양자 모두를 이동시키는 것도 가능하다. 조사 영역(4)에서, 박막내의 수소 함량이 감소된다. 따라서, 조사 이후에, 비정질 반도체 박막(2)은 2원자% 이하의 수소를 함유할 수 있다.
탈기 단계 다음에는 도 2d에 도시된 바와 같은 엑시머 레이저 빔(7)을 사용한 어닐링이 이어진다. 이 어닐링은 비정질 반도체 박막(2)내의 재결정화를 촉진한다. 이 목적을 위한 엑시머 레이저 빔은 비정질 반도체 박막(2) 재료의 결정화 에너지 보다 더 높은 강도를 가져야 한다. 조사는 500mJ/cm2의 에너지를 갖는 엑시머 레이저 빔으로 일회 또는 다수회 수행된다. 이 방식의 조사는 비정질 반도체 박막(2)을 재결정화한다. 재결정화에 의해 결정 입자들이 확대되어, 다결정 반도체 박막을 구성하는 재결정화 영역(6)이 된다.
이 단계는 단속적 조사에 의해 수행될 수 있으며, 그동안, 도 2e에 도시된 바와 같이, 챔버 내의 스테이지는 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되도록 이동되게 된다. 스테이지를 이동시키는 대신 레이저 빔을 주사하는 것이나, 스테이지와 레이저 빔 양자 모두를 이동시키는 것도 가능하다. 조사 영역(4)으로 변환된 이후에 그 수소 함량이 감소되었기 때문에, 재결정화 영역(6) 형성 단계는 반도체 박막(2)의 파열(exploding)이 발생하지 않고 진행된다.
본 실시예의 방법은 수소 제거를 위한 레이저 빔(5) 조사와, 재결정화를 위한 레이저 빔(7) 조사를 수반한다. 이들 두 단계들은 분리된 장치에서 수행되거나, 또는, 에너지 레벨을 변화시키면서 연속적으로 동일 챔버 내에서 수행될 수 있다. 기판은 대기에 노출되지 않고 인접한 챔버들을 통해 전달될 수 있다.
상술한 바는 본 실시예를 한 단계씩 차례로 예시하는 것이다. 이제, 종래의 엑시머로 조사하는 것과, 본 발명의 엑시머 레이저로 조사하는 것에 따른, 반도체 박막내의 온도 차이가 변화되는 방식을 하기에 설명한다.
도 3은 시뮬레이션에 의해 종래의 엑시머 레이저로 조사하였을 때 나타나는 반도체 박막내의 온도 분포를 도시하는 그래프이다. 도 3의 종좌표 및 횡좌표는 온도를 K로, 거리(막두께)를 nm 으로 각각 나타내고 있다. 종래의 엑시머 레이저로 조사하는 것으로 인한 온도 분포는 강도가 350mJ/cm2이고, 펄스폭이 30ns이며, 기판 온도가 300K인 것으로 가정하여 계산된 것이다. 도 3의 다섯 개의 곡선들은 각각 레이저 조사 이후의 경과 시간(0.5ns, 1.0ns, 1.5ns, 2.0ns, 2.5ns)을 나타낸다. 이 그래프는 램브다 사(Lambda Co., Ltd.)로부터 가용한 데이터에 기초한 시뮬레이션에 의해 얻어진 것이다. 반도체 박막은 약 40nm의 두께를 갖는 것을 가정한다. 두께 방향의 온도 분포는 박막 두께 증가에 따라 보다 가파른 경사를 갖는다. 이는 작은 펄스폭을 갖는 엑시머 레이저 빔으로 조사하는 것은 박막과 기판사이의 경계면 및 박막 내측에 현저한 온도 상승을 발생시키지 않고, 짧은 시간동안 박막의 표면 근방만을 가열하며, 그 결과로, 단지 표면에서만 탈기가 발생하고, 박막 내측에서는 발생되지 않는다는 것을 보여준다.
도 4는 본 발명에 따라서 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사시 발생하는 반도체 박막내의 온도 분포를 도시하는 대조적인 다이어그램이다. 이 다이어그램은 시뮬레이션 결과에 기반한다. 도 4의 종좌표 및 횡좌표는 온도를 K로, 거리(막두께)를 nm 으로 각각 나타내고 있다. 시뮬레이션은 강도가 350mJ/cm2이고, 펄스폭이 150ns이며, 기판 온도가 300K인 것으로 가정하여 수행되었다. 도 4의 다섯 개의 곡선들은 각각 레이저 조사 이후의 경과 시간(5ns, 10ns, 15ns, 20ns, 25ns)을 나타낸다. 10ns의 경과 시간에 대한 온도 분포 곡선은 표면 온도가 결정화 온도 보다 약간 낮은 약 1100℃이지만, 박막 내의 온도는 두께 방향으로 진행하면서, 1100℃ 로부터 800℃까지 점진적으로 감소된다는 것을 나타낸다. 또한, 반도체 박막과 기판 사이의 경계면(막막의 표면으로부터 40nm 깊이)에서는 온도가 약 800℃라는 것을 나타낸다. 이 온도 분포는 수소를 효과적으로 제거하는 것을 돕는다.
종래의 엑시머 레이저 보다 더 큰 펄스폭을 갖는 본 발명의 엑시머 레이저는 박막의 표면의 온도를 과도하게 상승시키지 않고, 또는, 박막 표면의 온도를 박막 재료의 용융 온도 또는 재결정화 온도 미만으로 유지하면서, 박막내의 온도를 적절히 상승시킨다. 이 온도 분포는 박막의 두께에 걸친 모든 영역들이 균일하게 탈기될 수 있게 한다.
(제 2 실시예)
본 실시예는 본 발명에 따라 제조된 박막 트랜지스터들을 갖는 반도체 디바이스로서 능동 매트릭스형 디스플레이 유닛을 도 5를 참조로 예시한다. 본 실시예에서는 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저가 채널로서의 박막을 형성하기 위한 탈기(수소 제거)에 사용된다. 도 5에 도시된 디스플레이 유닛은 한 쌍의 절연 기판들(31, 32)과, 그들 사이에 보유된 액정 같은 전광 물질(33)로 구성된다. 하부 절연 기판(31)은 그 위에 집적된 구동 회로부들과, 화소 어래이부들(34)을 구비한다. 각 구동 회로부는 수직 주사기(35)와 수평 주사기(36)로 구성된다. 절연 기판(31)의 근처의 상부에는 외부 접속을 위한 단자들(37)이 있다. 단자들(37)은 배선(38)을 통해 수직 주사기(35)와 수평 주사기(36)에 접속된다. 각 화소 어래이부(34)는 열내의 게이트 배선(39)과 행내의 신호 배선(40)으로 구성된다. 두 개의 배선들 사이의 교차부에는 화소 전극(41)과, 이를 구동하는 박막 트랜지스터(42)가 형성된다. 박막 트랜지스터(42)는 대응하는 게이트 배선(39)에 접속된 게이트 전극과, 대응하는 화소 전극(41)에 접속된 드레인 영역 및 대응하는 신호 배선(40)에 접속된 소스 영역을 구비한다. 게이트 배선(39)은 수직 주사기(35)에 접속되고, 신호 배선(40)은 수평 주사기(36)에 접속된다. 화소 전극(41)을 구동하기 위한 박막 트랜지스터(42)와, 수직 주사기(35) 및 수평 주사기(36)내에 포함된 박막 트랜지스터는 제 1 실시예에 사용된 방법에 따라 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사함으로써 탈기된 박막 채널부를 가지고 있는 것들이다. 부가적으로, 절연 기판(31)은 수평 및 수직 주사기들에 부가하여, 비디오 드라이버들 및 타이밍 제너레이터들을 포함할 수 있다.
(제 3 실시예)
본 실시예는 제 1 실시예의 단계들이 휘발성 가스 제거를 위한 제 2 탈기 단계를 추가로 포함하고 있는 박막 제조 방법을 예시하고 있다.
본 실시예에 따라서, 박막 제조 방법은 도 6a 내지 도 6e와 도 7a 및 도 7b에 도시된 단계들로 구성되어 있다. 제 1 실시예에서와 마찬가지로, 본 실시예의 방법은 도 6a에 도시된 바와 같이 유리, 석영, 사파이어 등으로 제조된 절연 기판(11)상에 플라즈마 CVD로 비정질 반도체 박막을 형성하는 것으로부터 시작된다. 유리 기판은 낮은 내열성을 갖는 유리판을 포함한다. 결과적인 비정질 반도체 박막(12)은 CVD 조건에 의존하여 10원자%가 넘는 수소를 함유할 수 있다. 이는 약 50nm 두께이다.
비정질 반도체 박막(12)이 그 위에 형성되어 있는 절연 기판(11)은 상술한 레이저 탈기 장치상에 장착된다. 이는 제 1 엑시머 레이저 빔(15)으로 조사되고, 그래서, 도 6b에 도시된 바와 같이 비정질 반도체 박막(12)의 일부에 조사 영역(14)이 형성된다. 제 1 레이저 빔(15)은 60ns 또는 그 이상, 바람직하게는 60ns 내지 300ns, 보다 바람직하게는 100ns 내지 250ns, 가장 바람직하게는 120ns 내지 230ns의 펄스폭을 갖는 것이다. 부가적으로, 엑시머 레이저 빔은 박막을 결정화시키거나 파열시키지 않도록 200 내지 250mJ/cm2의 에너지 강도를 가져야 한다. 조사는 한번 수행되거나, 각각 200 내지 250mJ/cm2의 에너지 강도로 복수회(2회 내지 약 20회) 조사된다. 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔 조사는 비정질 반도체 박막(12)으로부터 수소 같은 휘발성 가스를 제거한다. 비정질 반도체 박막(12)은 최초에 10원자% 또는 그 이상의 수소를 함유할 수 있지만, 조사 영역(14)내의 수소 함량은 조사의 결과로서 감소되게 된다. 제 1 레이저 조사 스테이지에서, 수소 함량은 8% 이하로 감소된다.
레이저 조사의 영역은 도 6c에 도시된 바와 같이, 조사 영역(14)이 절연 기판(11)상의 비정질 반도체 박막(12)의 대부분을 점유하는 정도가 되도록 확장된다. 이는 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되는 방식으로 탈기 장치의 챔버내의 스테이지를 이동시킴으로써 달성된다. 조사는 순차적으로, 단속적으로 수행될 수 있다. 이런 조사는 영역 순차 방식으로 뿐만 아니라, 라인 순차 방식으로도 수행될 수 있다. 스테이지를 이동시키는 대신에 레이저 빔을 주사하거나, 스테이지와 레이저 빔 양자 모두를 이동시키는 것도 가능하다. 조사 영역(14)내의 박막은 감소된 수준의 수소를 함유한다.
제 1 탈기 단계에 뒤이어 제 2 엑시머 레이저 빔 조사에 의한 제 2 탈기 단계가 이어진다. 즉, 제 1 엑시머 레이저 빔(15)으로 조사되었던 조사 영역(14)이 다시 제 2 레이저 빔(16)으로 조사된다. 제 2 레이저 빔(17)은 60ns 또는 그 이상, 바람직하게는 60ns 내지 300ns, 보다 바람직하게는 100ns 내지 250ns, 가장 바람직하게는 120ns 내지 230ns의 펄스폭을 갖는다. 제 2 엑시머 레이저 빔은 제 1 엑시머 레이저 보다 더 높은 에너지 강도를 갖는다. 예로서, 이는 330 내지 350mJ/cm2의에너지 강도를 갖는다. 조사는 일회 수행되거나, 각각 300 내지 350mJ/cm2의 에너지 강도로 복수회(2 내지 약 40회) 수행될 수 있다. 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 조사는 비정질 반도체 박막(12)으로부터 보다 더 많은 수소를 제거한다. 비정질 반도체 박막(12)은 초기에 10원자% 또는 그 이상의 수소를 함유할 수 있지만, 제 2 레이저 빔(16) 조사의 결과로서 조사 영역(17)내의 수소 함량은 감소된다. 제 2 레이저 빔(16)의 에너지 강도는 제 1 레이저 빔(15)의 에너지 강도와 동일할 수도 있고, 상이할 수도 있다.
제 2 엑시머 레이저 빔 조사는 도 6e에 도시된 바와 같이, 조사 영역(17)이 절연 기판(11)상의 비정질 반도체 박막(12)의 대부분을 점유하게 되는 정도로 확장된다. 이는 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되는 방식으로 탈기 장치의 챔버내의 스테이지를 이동시킴으로써 달성된다. 조사는 순차적으로, 단속적으로 수행될 수 있다. 이런 조사는 영역 순차 방식으로 뿐만 아니라, 라인 순차 방식으로도 수행될 수 있다. 스테이지를 이동시키는 대신에 레이저 빔을 주사하거나, 스테이지와 레이저 빔 양자 모두를 이동시키는 것도 가능하다. 조사 영역(17)내의 박막은 감소된 수준의 수소를 함유한다.
도 6에 도시된 방법은 기판이 제 1 엑시머 레이저 빔으로 전체적으로 조사되고, 그후, 기판이 제 2 엑시머 레이저 빔으로 다시 전체적으로 조사되는 방식으로 수행된다. 그러나, 방법은 기판의 작은 부분이 제 1 엑시머 레이저 빔과 제 2 엑시머 레이저 빔으로 순차적으로 조사되고, 이 단계가 기판의 전체 표면을 조사하도록 반복되는 방식으로 변화될 수 있다.
그후, 비정질 반도체 박막(12)의 조사 영역(17)이 도 7a에 도시된 바와 같이, 재결정화를 위해 엑시머 레이저 빔(19)으로 조사되어 어닐링된다. 이 단계에 사용된 엑시머 레이저 빔은 비정질 반도체 박막(12) 재료의 졀정화 에너지 보다 더 높은 강도(예로서, 500mJ/cm2)를 갖는다. 조사는 일회 또는 복수회 수행된다. 조사의 결과로서, 비정질 반도체 박막(12)은 재결정화되어 큰 결정 입자들로 구성된 다결정 반도체 박막의 재결정화 영역(18)으로 변환된다.
도 7b에 도시된 바와 같아, 레이저 빔의 직사각형 단면의 한 변이 다음 레이저 빔의 직사각형 단면의 한 변과 중첩되게 되는 방식으로 챔버내에서 스테이지를 이동시킴으로써 재결정화 영역(18) 형성 단계가 반복된다. 조사는 순차적으로, 단속적으로 수행될 수 있다. 이런 조사는 영역 순차 방식 뿐만 아니라, 라인 순차 방식으로도 수행될 수 있다. 스테이지를 이동시키는 대신 레이저 빔을 주사하거나, 스테이지와 레이저 빔 양자 모두를 이동시키는 것도 가능하다. 조사 영역(17)으로의 변환 이후에, 그 수소 함량이 감소되었기 때문에, 재결정화 영역(18) 형성 단계는 반도체 박막(12)을 파열시키는 일 없이 진행되게 된다. 다수의 스테이지들에서 레이저 빔으로 조사하는 것은 수소 같은 휘발성 가스의 함량을 균일하게 감소시킨다. 비정질 반도체 박막(12)은 초기에 10원자% 또는 그 이상의 수소를 함유할 수 있지만, 반복적인 레이저 빔 조사의 결과로서 조사 영역(18)내의 수소 함량은 감소된다.
반복적인 레이저 빔 조사에 의한 탈기는 도 8에 도시된 바와 같이 에너지 밀도와 샷들의 수에 의존하여 상이하게, 박막내의 수소 함량을 감소시킨다. 도 8은150ns 내지 200ns의 펄스폭을 갖는 XeCl 엑시머 레이저(파장 308nm)로 조사된 약 40nm 두께의 비정질 실리콘 박막으로 실험하여 얻어진 것이다. 종좌표는 박막이 CVD에 의해 절연 기판상에 형성된 직후 측정된 수소 함량을 1로하였을 때에 대하여 임의의 단위로 박막 내의 수소 함량을 나타내고 있다. 횡좌표는 XeCl 엑시머 레이저의 샷들의 수를 나타내고 있다. 도 8에 도시된 그래프로부터 200mJ/cm2의 에너지 강도를 갖는 엑시머 레이저 빔으로 20 내지 40 샷들을 조사한 이후에 약 0.7 내지 0.6으로 수소 함량이 대부분 내려갔다는 것을 명백히 알 수 있다. 이는 본 실시예의 제 1 레이저 조사가 200 내지 250mJ/cm2의 에너지 강도를 갖는다는 사실 때문에, 제 1 레이저 조사 이후에 박막내의 수소 함량이 0.7 내지 0.6으로 감소하였음을 의미한다. 대조적으로, 300 mJ/cm2보다 더 높은, 즉, 350mJ/cm2의 에너지 강도를 갖는 엑시머 레이저로 한번의 샷 또는 몇번의 샷을 조사하는 것은 박막내의 수소 함량을 현저히, 즉, 1(초기값)로부터 약 0.2로 감소시킨다. 이 레벨은 전기로내에서의 어닐링에 의해 얻어지는 것과 동일하다. 이런 낮은 수준으로의 감소는 추가적인 레이저 조사를 불필요하게 한다. 본 실시예에서, 300 내지 350mJ/cm2의 에너지 강도를 갖는 제 2 레이저 조사는 확실하게 탈기를 달성한다.
비록, 제 2 레이저 조사로 충분히 탈기를 달성할 수 있다 하더라도, 박막내에서 수소 함량을 균일하게 하고, 안정한 디바이스들을 위한 반도체 박막을 제조하는 데는 다단으로 레이저를 조사하는 것이 보다 효과적이다.
(제 4 실시예)
본 실시예는 도 9 내지 도 11을 참조로 반도체 박막 제조 장치를 예시한다. 반도체 박막 제조 장치가 개략적인 단면도로 도 9에 도시되어 있다. 이는 주로 CVD 챔버(59)와, 레이저 조사 챔버(65)로 구성되어 있고, 이들은 전달 챔버(64)를 통해 함께 결합되어 있다.
CVD 챔버(59)는 샘플 홀더(62)상에 배치된 기판상에서 CVD에 의해 박막을 형성하도록 설계되어 있다. 이는 반응체 가스(61)의 도입을 위한 가스 도입구(gas inlet; 60)를 그 상부에 구비하고 있다. 전달 챔버(64)는 대기에 노출시키지 않고 CVD 챔버(59)로부터 레이저 조사 챔버(65)로 처리된 기판을 전달할 수 있게 한다. CVD 챔버(59)와 전달 챔버(64) 사이에는 게이트(63)가 있다. 게이트(63)는 박막을 형성하기 위해 CVD가 수행되고 있는 동안에 폐쇄되어 어떠한 가스도 CVD 챔버(59)로부터 전달 챔버(64)로 유동하지 못하게 한다. 레이저 조사 챔버(65)는 레이저 빔 조사에 의해 박막을 탈기시키고, 재결정화를 위해 박막을 어닐링하도록 설계되어 있다. 이는 샘플 홀더를 구비하며, 전달 챔버(64)를 통해 전달되어온 기판이 샘플 홀더 상에 배치된다. 레이저 조사 챔버(65)의 상단부상에는 엑시머 레이저(67)로부터 방출된 레이저 빔을 전달하는 석영 윈도우(66)가 있다. 레이저 빔은 레이저 조사 챔버(65)내에 배치된 기판에 비춰진다. 또한, 레이저 조사 챔버(65)의 상단부상에는 가스 도입구(68)가 있고, 가스 도입구를 통해 질소가 레이저 조사 챔버(65)내로 도입된다. 레이저 조사 챔버(65)의 측벽은 배출구(exit; 69)를 구비하고 있으며, 배출구를 통해 조사된 기판이 배출된다.
레이저 조사 챔버(65)위에 배열된 엑시머 레이저(67)는 60ns 또는 그 이상의 펄스폭을 갖는 레이저 빔을 방출한다. 본 실시예에서, 이는 그 에너지 밀도가 변화됨에 따라 탈기와 어닐링에 의한 재결정화 양자 모두를 위해 작용한다. 엑시머 레이저(67)는 샘플 홀더(75)상에 배치된 기판에 대해 수평방향으로 이동할 수 있다.
도 9에 도시된 반도체 박막 제조 장치는, 도 10 및 도 11을 참조로 하기에 설명하는 바와 같은 방식으로 탈기와 결정화를 위해 사용된다.
먼저, 기판(51)이 도 10a에 도시된 바와 같이, CVD 챔버(59)내의 샘플 홀더(62)상에 배치된다. 게이트(63)가 폐쇄된 상태로, 플라즈마 방전과 동시에 가스 도입구(60)를 통해 실란과 수소 가스를 도입시킴으로써, CVD가 시작되어 기판(51)상에 비정질 실리콘(a-Si) 막(52)을 형성하기 시작한다. 이와 같은 플라즈마 CVD의 경우에, 결과적인 비정질 실리콘 막(52)은 불가피하게 수소를 함유하게 된다.
플라즈마 방전 및 가스 공급이 중지된 상태에서, CVD 챔버가 배기된다. 그후, 전달 챔버(64)와 레이저 조사 챔버(65)도 배기된다. 게이트(63)가 개방되고, 그 위에 박막을 형성하기 위해 CVD 챔버(59)내에서 프로세싱되었던 기판(51)이 도 10b에 도시된 바와 같이 화살표(70) 방향으로 전달된다. 기판(51)은 전달 챔버(64)를 통과하여, 레이저 조사 챔버(65)에 도달한다. 기판(51)은 레이저 조사 챔버(65)내의 샘플 홀더(75)상에 배치된다. 기판(51)이 통과한 이후, CVD 챔버(59)와 전달 챔버(64) 사이의 게이트(63)가 폐쇄된다. CVD 챔버(59)로부터 레이저 조사 챔버(65)로의 전달 동안, 기판(51)은 대기에 노출되지 않는다. 상술한 절차는 오염없이 짧은 시간내에 완료된다.
레이저 조사 챔버(65)내의 샘플 홀더(75)상에 배치된 기판(51)은 도 10c에 도시된 바와 같이, 탈기(그 위에 형성된 비정질 실리콘막(52)으로부터 수소의 제거)를 위해 레이저 빔(72)으로 조사된다. 엑시머 레이저(67)로부터 방출된 레이저 빔(72)은 약 300 mJ/cm2의 에너지 밀도와, 60ns 또는 그 이상의 펄스폭을 갖는다. 이 에너지 밀도는 비정질 실리콘막(52)을 용융시키고 결정화하기에는 다소 불충분하다. 엑시머 레이저(67)로부터 방출된 레이저 빔(72)은 기판(51)상의 비정질 실리콘막(52)의 전체 표면을 덮지 않는다. 따라서, 엑시머 레이저(67)는 도 10c에 도시된 바와 같이, 화살표(71) 방향으로 기판(51)에 평행하게 이동된다. 이방식으로, 엑시머 레이저(67)는 탈기를 위해 비정질 실리콘 막(52)의 전체 표면을 주사한다. 선택적으로, 장치는 엑시머 레이저(67)가 고정적으로 유지된 상태로, X-Y 스테이지에 의해 샘플 홀더(75)가 수평방향으로 이동되도록 구성될 수 있다. 이 경우에, 레이저 조사 챔버(65)는 그 내부에서 기판(51)이 이동하도록 구성된 경우에 비해 크기가 두배가 되어야만 한다. 다른 가능한 배열은 엑시머 레이저(67)와 샘플 홀더(75) 양자 모두를 이동가능하게 구성하는 것이다. 레이저 빔(72) 조사는 순간적으로 비정질 실리콘 막(52)내의 수소 함량을 2원자% 이하로 감소시킨다. 이 탈기는 전기로내에서 어닐링함으로써 달성되는 것만큼 효과적인 것이다.
탈기 단계에 뒤이어, 엑시머 레이저(67)로부터 방출된 레이저 빔(73)으로 조사함으로써 비정질 실리콘 막(52)을 결정화하는 단계가 이어진다. 레이저 빔(73)은약 500mJ/cm2의 에너지 밀도를 갖는다. 레이저 빔(73) 조사는 탈기를 위한 레이저 빔(72)으로 조사되었던 박막을 파열시키지 않는다. 레이저 빔(73) 조사는 도 11a에 도시된 바와 같이, 화살표(71) 방향으로 엑시머 레이저(67)를 이동시킴으로써 달성될 수 있다. 이 방식으로, 기판(51)상의 비정질 실리콘막(52)의 전체 표면에 걸쳐 결정화를 위해 레이저 빔(73)을 주사하는 것이 가능하다. 선택적으로, 장치는 엑시머 레이저(67)가 고정적으로 유지되는 상태로, X-Y 스테이지에 의해 샘플 홀더(75)가 수평으로 움직이도록 구성될 수 있다. 다른 가능한 배열은 엑시머 레이저(67)의 레이저 빔(73)과 샘플 홀더(75) 양자 모두를 이동하도록 구성하는 것이다.
탈기 및 결정화된 기판(51)을 도 11b에 도시된 바와 같이 레이저 조사 챔버(65)의 측벽상에 형성된 배출구(69)를 통해 배출함으로써 절차가 완료된다.
본 실시예에서, 기판(51)상의 비정질 실리콘 막(52)은 동일한 엑시머 레이저(67)로부터 방출된 레이저 빔에 의해 탈기 및 결정화 양자 모두를 받게 된다. 본 실시예의 절차는, CVD 장치로부터 레이저 어닐링 장치로의 전달에 약 두시간이 소요되면서 전기로내에서 탈기가 수행되기 때문에 대기에 노출되는 것을 피할 수 없는 종래의 것 보다 우월한 장점을 가지고 있다. 대조적으로, 본 실시예에서는 모든 단계들(CVD, 탈기 및 결정화)이 동일한 반도체 박막 제조 장치를 사용하여 수행된다. 이는 높은 생산성을 초래한다. 부가적으로, 결정화에 앞선 완전한 탈기는 비정질 실리콘 막(52)이 파열되는 것을 방지한다. 이는 고품질 결정 반도체 박막에 기여한다.
(제 5 실시예)
본 실시예는 도 12에 도시된 바와 같은 반도체 박막 제조 장치를 예시한다. 장치는 샘플 홀더(80)와 한쌍의 엑시머 레이저 방출기들(83, 84)로 구성되어 있다. 샘플 홀더(80)상에는 기판(81)이 배치되고, 기판 상에 비정질 실리콘 막(82)이 형성된다. 엑시머 레이저 방출기들(83, 84)은 비정질 실리콘 막(82)에 대면하고 있다. 이들은 화살표(50) 방향으로 이동할 수 있다. 제 1 엑시머 레이저 방출기(83)는 비정질 실리콘 막(82)을 비추게되는 레이저 빔(87)을 방출한다. 레이저 빔(87)은 탈기(또는, 수소 제거)에 적합한 60ns 또는 그 이상의 펄스폭을 가지며, 300 sow 350mJ/cm2의 에너지 밀도를 갖는다. 제 2 엑시머 레이저 방출기( 84 )는, 제 1 레이저 방출기(83)가 레이저 빔(87)을 방출한 이후에, 레이저 빔(88)을 방출한다. 레이저 빔(88)은 500 내지 600mJ/cm2의 에너지 밀도를 갖는다.
쌍을 이룬 엑시머 레이저 방출기들(83, 84)이 화살표(50) 방향으로 이동할 때, 기판(81)상의 비정질 실리콘 막(82)은 연속적으로 탈기 및 재결정화되게 된다. 재결정화시에, 비정질 실리콘 막(82)은 이미 탈기되어 있기 때문에 파열되지 않게 된다. 도 12에 도시된 장치는 쌍을 이룬 엑시머 레이저 방출기들(83, 84)이 화살표(50) 방향으로 이동하도록 구성되어 있다. 이 구조는 기판(51)이 이동하거나, 엑시머 레이저 방출기들(83, 84)과 기판(51)이 서로에 대해 이동하도록 변형될 수 있다.
(제 6 실시예)
본 실시예는 도 13에 도시된 바와 같이, CVD 챔버와 조합되어 있는 반도체박막 제조 장치를 예시한다. 장치는 CVD 챔버(91)와 레이저 조사 챔버(93)로 구성되며, 이들은 전달 챔버를 통해 함께 결합되어 있다. 챔버들은 도 9에 도시된 것과 동일한 방식으로 구성되어 있다.
CVD 챔버(91)는 공간을 형성하고, 공간 내로 도입된 반응체 가스가 CVD에 의해 샘플 홀더(92)상에 배치된 기판상에 박막을 형성한다. 레이저 조사 챔버(93)는 공간을 형성하고, 공간 내에서 박막이 탈기를 위해, 그리고, 재결정화를 위한 어닐링을 위해 레이저 빔으로 조사된다. 이는 샘플 홀더(94)를 가지고 있으며, 샘플 홀더상에 전달 챔버로부터 전달되어온 기판(95)이 배치된다. 레이저 조사 챔버(93)의 상부벽에는 레이저 빔을 전달하는 석영 윈도우가 있다. 쌍을 이룬 엑시머 레이저 방출기들(97, 98)로부터 방출된 레이저 빔들은 이 석영 윈도우를 통과하여 레이저 조사 챔버(93)내에 배치된 기판상의 박막(96)을 비추게 된다.
제 1 엑시머 레이저 방출기(97)는 60ns 또는 그 이상의 펄스폭을 갖는 레이저 빔(99)을 방출한다. 이 레이저 빔은 기판상에 형성된 박막(96)의 탈기를 위한 것이다. 제 2 엑시머 레이저 방출기(98)는 레이저 빔(100)을 방출하고, 이 레이저 빔은 기판상의 박막(96)의 재결정화를 위해 어닐링하기 위한 것이다. 쌍을 이룬 엑시머 레이저 방출기들(97, 98)은 화살표(50) 방향으로 이동할 수 있다. 쌍을 이룬 엑시머 레이저 방출기들(97, 98)이 화살표(50) 방향으로 이동할 때, 기판(95)상의 비정질 실리콘 막(96)은 연속적으로 탈기 및 재결정화되게 된다. 재결정화시에, 비정질 실리콘 막(96)은 이미 탈기되어 있기 때문에 파열되지 않는다. 도 13에 도시된 장치는 쌍을 이룬 엑시머 레이저 방출기들(97, 98)이 화살표(50) 방향으로 이동하도록 구성되어 있다. 이 구조는 기판(95)이 이동하거나, 엑시머 레이저 방출기들(97, 98)과 기판(95)이 서로에 대해 이동하도록 변형될 수 있다.
(제 7 실시예)
본 실시예는 레이저 방출기로부터 방출된 레이저 빔이 빔 스플리터(beam splitter)에 의해 두 개의 레이저 빔들로 분할되어, 하나의 레이저 빔은 탈기를 위해 반도체 박막을 비추고, 다른 레이저 빔은 재결정화를 위해 반도체 박막을 비추게되는 것을 특징으로 하는 반도체 박막 제조 장치를 예시하고 있다. 장치는 도 14에 도시된 바와 같이 구성되어 있다. 이는 60ns 또는 그 이상의 펄스폭을 갖는 레이저 빔을 방출하는 하나의 레이저 방출기(55)를 구비한다. 레이저 빔은 레이저 빔의 경로내에 배치된 빔 스플리터(56)에 의해 분할된다. 빔 스필리터(56)에 의해 분할된 하나의 레이저 빔(46)은 기판(49)상의 반도체 박막(48)을 직접적으로 비추게 된다. 이 레이저 빔(46)은 탈기를 위해 기능한다. 빔 스플리터(56)를 통과한 나머지 레이저 빔은 미러(57)에 의해 반사되고, 반사된 레이저 빔(47)이 결정화를 위해 기판(49)상의 반도체 박막(48)을 비추게 된다. 도 14에 도시된 장치는 샘플 홀더(58)를 구비하고 있으며, 샘플 홀더 상에 기판(49)이 고정된다. 샘플 홀더(58)는 화살표(50) 방향으로 이동하고, 그래서, 반도체 박막(48)의 거의 전체 표면이 연속적으로 레이저 빔(46)에 의해 탈기되고, 레이저 빔(47)에 의해 결정화되게 된다.
본 실시예의 장치는 탈기를 위해 낮은 에너지 밀도를 갖는 레이저 빔(46)이 빔 스플리터(56)에 의해 반사되고, 결정화를 위해 높은 에너지 밀도를 갖는 레이저빔(47)이 빔 스플리터(56)를 통과하도록 배열된 광학 시스템을 가지고 있다. 광학 시스템은 레이저 빔의 순서가 반대가 되도록 변형될 수 있다. 본 실시예의 장치는 탈기 및 결정화가 진행되는 동안 샘플 홀더(58)가 이동하도록 작용한다. 이 구조는 레이저 유닛이 이동하거나, 레이저 유닛과 홀더가 서로에 대해 이동하도록 변형될 수 있다. 본 실시예의 광학 시스템은 레이저 빔을 둘로 분할하지만, 광학 시스템은 레이저 빔이 셋 또는 그 이상으로 분할되고, 분할된 레이저 빔들이 서로 산개되도록 변형될 수 있다.
본 발명에 따라서, 기판상의 비정질 반도체 박막은 비교적 큰 펄스폭, 즉, 60ns 또는 그 이상의 펄스폭을 갖는 레이저 빔으로 조사된다. 이 레이저 빔은 박막으로부터 수소를 제거하고, 그래서, 조사 영역내의 수소 함량이 확실히 감소된다. 따라서, 높은 에너지 밀도를 갖는 레이저 빔으로 조사하는 것이 수소로 인한 막 파열 같은 소정의 문제들을 겪지 않게 된다. 본 발명에 따라서, 엑시머 레이저에 의한 탈기 단계는 전기로를 사용하는 종래의 단계 보다 더 짧은 시간에 달성될 수 있다. 따라서, 본 발명의 방법은 반도체 박막과 반도체 디바이스들을 효율적으로 산출할 수 있다.
본 발명에 따라서, 반도체 박막은 비교적 큰 펄스, 즉 60ns 또는 그 이상의 펄스를 갖는 레이저 빔으로 조사된다. 따라서, 이 레이저 빔은 낮은 에너지 밀도, 즉, 60 내지 150mJ/cm2의 에너지 밀도를 가질 필요 없이, 효과적으로 탈기를 달성한다. 부가적으로, 조사가 에너지 강도가 상이한 둘 또는 그 이상의 레이저 빔들을사용하여 수행되는 경우에, 양호한 재현성을 갖는 균일한 탈기가 달성될 수 있다.
본 발명의 양호한 실시예를 특정 용어들을 사용하여 설명하였지만, 이런 설명들은 단지 예시의 목적일 뿐이며, 하기의 청구 범위의 개념 및 범주로부터 벗어나지 않고도 다양한 변화와 변용이 이루어질 수 있다는 것을 인지하여야 한다.

Claims (30)

  1. 박막 제조 방법에 있어서,
    휘발성 가스를 함유하는 원료 박막을, 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사하여, 그에 의해 상기 원료 박막으로부터 상기 휘발성 가스를 제거하는, 상기 조사 및 제거 단계를 포함하는 박막 제조 방법.
  2. 제 1 항에 있어서,
    상기 원료 박막은 적어도 2%의 휘발성 가스를 함유하는, 박막 제조 방법.
  3. 제 1 항에 있어서,
    상기 엑시머 레이저 빔으로 조사하는 단계는 적어도 두 종류의 레이저 빔들을 사용하는, 박막 제조 방법.
  4. 제 1 항에 있어서,
    상기 2개의 엑시머 레이저 빔들로 조사하는 단계는 강도가 상이한 적어도 두 종류의 레이저 빔들을 사용하는, 박막 제조 방법.
  5. 제 4 항에 있어서,
    강도가 상이한 두 종류의 레이저 빔으로 조사하는 단계는, 300mJ/cm2이하의강도를 갖는 레이저 빔으로 조사하는 단계, 및 300mJ/cm2또는 그 이상의 강도를 갖는 레이저 빔으로 조사하는 단계를 한번 또는 그 이상 반복함으로써 달성되는, 박막 제조 방법.
  6. 제 1 항에 있어서,
    상기 펄스폭은 60ns 내지 300ns인, 박막 제조 방법.
  7. 제 6 항에 있어서,
    상기 펄스폭은 100ns 내지 250ns인, 박막 제조 방법.
  8. 제 7 항에 있어서,
    상기 펄스폭은 120ns 내지 230ns인, 박막 제조 방법.
  9. 제 1 항에 있어서,
    상기 엑시머 레이저는, Ar2, Kr2, Xe2, F2, Cl2, KrF, KrCl, XeCl, XeF, XeBr, XeI, ArF, ArCl, HgCl, HgBr, HgI, HgCd, CdI, CdBr, ZnI, NaXe, XeTl, ArO, KrO, XeO, KrS, XeS, XeSe, Mg2와 Hg2로부터 선택된 하나 또는 그 이상의 엑시머 레이저들인, 박막 제조 방법.
  10. 제 1 항에 있어서,
    상기 휘발성 가스를 함유하는 원료 박막은 반도체 박막인, 박막 제조 방법.
  11. 제 10 항에 있어서, 상기 반도체 박막은 상기 막의 일부에 비정질 실리콘 막 또는 다결정 실리콘 막 중 어느 것인가를 함유하는, 박막 제조 방법.
  12. 제 10 항에 있어서,
    상기 원료 박막은 플라즈마 CVD, 저압 CVD, 상압 CVD, 촉매 CVD, 포토 CVD 및 레이저 CVD 중 어느 하나 또는 그 이상에 의해 형성되는, 박막 제조 방법.
  13. 제 10 항에 있어서,
    상기 원료 박막은 1nm을 초과하는 두께를 갖는, 박막 제조 방법.
  14. 제 1 항에 있어서,
    상기 원료 박막은 상기 휘발성 가스를 구성하는 원자들로서, 수소 원자, 헬륨 원자, 아르곤 원자, 네온 원자, 크립톤 원자, 및 크세논 원자로부터 선택된 적어도 한 종류를 함유하는, 박막 제조 방법.
  15. 제 14 항에 있어서,
    상기 휘발성 가스를 구성하는 상기 원자들은 적어도 2원자%의 양으로 함유되는, 박막 제조 방법.
  16. 박막 제조 방법에 있어서,
    휘발성 가스를 함유하는 원료 박막을, 상기 원료 박막의 두께 방향으로 적어도 하나의 영역이 상기 원료 박막 재료의 재결정화 온도 보다 더 낮은 온도로 유지되도록 엑시머 레이저 빔으로 조사하여, 그에 의해 상기 원료 박막으로부터 상기 휘발성 가스를 제거하는, 상기 조사 및 제거 단계를 포함하는 박막 제조 방법.
  17. 제 16 항에 있어서,
    상기 엑시머 레이저 빔으로 조사하는 단계는 상기 원료 박막의 표면 근처의 온도가 상기 원료 박막 재료의 재결정화 온도 보다 더 낮은 방식으로 수행되는, 박막 제조 방법.
  18. 제 17 항에 있어서,
    상기 원료 박막 재료는 비정질 실리콘 또는 다결정 실리콘 중 적어도 어느 것인가를 함유하고,
    상기 원료 박막 근처의 온도는 800℃ 내지 1100℃의 범위인, 박막 제조 방법.
  19. 제 16 항에 있어서,
    상기 원료 박막 재료는 비정질 실리콘 또는 다결정 실리콘 중 적어도 어느 것인가를 함유하고,
    상기 원료 박막 표면의 근처의 온도는 상기 원료 박막 재료의 재결정화 온도 보다 더 높고,
    상기 원료 박막의 표면으로부터 특정 깊이 또는 그 이상의 부분의 온도는 800℃ 내지 1100℃ 범위인, 박막 제조 방법.
  20. 반도체 박막에 있어서,
    60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사한 결과로서, 그 원료 박막 보다 더 적은 휘발성 가스를 함유하는 반도체 박막.
  21. 기판상에 형성된 반도체 박막을 갖는 반도체 디바이스에 있어서,
    상기 반도체 박막은 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사한 결과로서 그 원료 박막 보다 더 적은 휘발성 가스를 함유하는, 반도체 디바이스.
  22. 제 21 항에 있어서,
    상기 기판은 유리 기판인, 반도체 디바이스.
  23. 반도체 박막 제조 방법에 있어서,
    기판상에 원료 반도체 박막을 형성하는 단계,
    상기 원료 반도체 박막을 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저 빔으로 조사하여, 그에 의해 상기 원료 반도체 박막으로부터 휘발성 가스를 제거하는, 상기 조사 및 제거 단계와,
    이어서, 탈기된 반도체 박막을 에너지 빔으로 조사하여, 그에 의해 상기 탈기된 반도체 박막을 결정화하는, 상기 조사 및 결정화 단계를 포함하는 반도체 박막 제조 방법.
  24. 제 23 항에 있어서,
    상기 에너지 빔은 엑시머 레이저 빔인, 박막 제조 방법.
  25. 제 23 항에 있어서,
    상기 엑시머 레이저 빔으로 조사하는 단계는, 반도체 박막이 기판상에 형성된 이후에, 장치가 대기에 개방되지 않고 수행되는, 박막 제조 방법.
  26. 제 23 항에 있어서,
    상기 엑시머 레이저 빔으로 조사하는 단계는, 반도체 박막이 기판 상에 형성된 이후에, 장치가 대기에 개방되지 않고 수행되고,
    상기 반도체 박막의 결정화 단계는, 상기 에너지 빔으로 조사한 이후에, 장치가 대기에 개방되지 않고 수행되는, 박막 제조 방법.
  27. 제 23 항에 있어서,
    상기 엑시머 레이저로 조사하는 단계는 선행 조사 영역이 후속 조사 영역과 부분적으로 중첩되는 방식으로 한번 또는 그 이상 반복되는, 박막 제조 방법.
  28. 반도체 박막 제조 장치에 있어서,
    원료 반도체 박막이 기판 상에 형성되는 제 1 처리 챔버와,
    상기 제 1 처리 챔버에 인접하고, 상기 기판이 상기 기판 상에 형성된 상기 원료 반도체 박막으로부터 휘발성 가스의 제거를 위해 60ns 또는 그 이상의 펄스폭을 갖는 엑시머 레이저로 조사되는 제 2 처리 챔버를 포함하는 반도체 박막 제조 장치.
  29. 제 28 항에 있어서,
    상기 제 2 처리 챔버는 상기 반도체 박막이 에너지 빔을 조사함으로써 결정화되도록 작동되는, 반도체 박막 제조 장치.
  30. 레이저 방출기와, 레이저 빔 스플리터를 포함하는 반도체 박막 제조 장치에 있어서,
    상기 레이저 빔 스플리터는 상기 레이저 방출기로부터 방출된 레이저 빔을 분할하여, 하나의 분할된 레이저 빔이 탈기를 위해 반도체 박막을 조사하고, 다른 분할된레이저 빔이 결정화를 위해 반도체 박막을 조사하는, 반도체 박막 제조 장치.
KR1020010054335A 2000-09-05 2001-09-05 박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치 KR20020019419A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00269216 2000-09-05
JP2000269216 2000-09-05

Publications (1)

Publication Number Publication Date
KR20020019419A true KR20020019419A (ko) 2002-03-12

Family

ID=18755863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010054335A KR20020019419A (ko) 2000-09-05 2001-09-05 박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치

Country Status (3)

Country Link
US (1) US20020072252A1 (ko)
KR (1) KR20020019419A (ko)
CN (1) CN1348200A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5085902B2 (ja) * 2006-08-24 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置の製造方法
KR101155900B1 (ko) * 2009-11-10 2012-06-20 삼성모바일디스플레이주식회사 무기막, 상기 무기막을 포함하는 표시 장치 및 그 제조 방법
US10537963B2 (en) * 2014-04-18 2020-01-21 Apple Inc. Coated substrate and process for cutting a coated substrate
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法

Also Published As

Publication number Publication date
US20020072252A1 (en) 2002-06-13
CN1348200A (zh) 2002-05-08

Similar Documents

Publication Publication Date Title
US20020151115A1 (en) Process for production of thin film, semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film
US6746942B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US6528397B1 (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US7364952B2 (en) Systems and methods for processing thin films
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
KR20020096933A (ko) 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
JPH11307450A (ja) 薄膜の改質方法及びその実施に使用する装置
JP2000183358A (ja) 薄膜半導体装置の製造方法
JPH10223532A (ja) 半導体の作製方法及び半導体装置の作製方法
US9646831B2 (en) Advanced excimer laser annealing for thin films
WO2011056787A1 (en) Systems and methods for non-periodic pulse partial melt film processing
JP2002158173A (ja) 薄膜の製造方法、半導体薄膜、半導体装置、半導体薄膜の製造方法、及び半導体薄膜製造装置
KR100795323B1 (ko) 플랫 패널 디스플레이의 제조 방법
TWI390734B (zh) 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
KR20020019419A (ko) 박막 제조 방법, 반도체 박막, 반도체 디바이스, 반도체박막 제조 방법, 및 반도체 박막 제조 장치
US20060177361A1 (en) Crystallized film and process for production thereof
JP2002261040A (ja) 熱処理装置及び半導体装置の作製方法
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
JPH09199729A (ja) 半導体膜の結晶化方法、アクティブマトリクス基板及び液晶表示装置
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2002083768A (ja) 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
JP2001257173A (ja) エネルギービーム改質方法およびエネルギービーム改質装置
KR20190030462A (ko) 레이저 결정화 장치 및 그 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid