KR20020017959A - 반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치 - Google Patents

반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치 Download PDF

Info

Publication number
KR20020017959A
KR20020017959A KR1020010046996A KR20010046996A KR20020017959A KR 20020017959 A KR20020017959 A KR 20020017959A KR 1020010046996 A KR1020010046996 A KR 1020010046996A KR 20010046996 A KR20010046996 A KR 20010046996A KR 20020017959 A KR20020017959 A KR 20020017959A
Authority
KR
South Korea
Prior art keywords
substrate
silicon carbide
silicon oxide
oxygen
approximately
Prior art date
Application number
KR1020010046996A
Other languages
English (en)
Inventor
펠리샤(페이) 한
스리니바스디 네마니
샨카 벤카타라만
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20020017959A publication Critical patent/KR20020017959A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 기판으로부터 탄화규소를 제거하는 방법에 관한 것이다. 특히, 기판으로부터 탄화규소를 제거하는 방법은 탄화규소를 산화시켜 산화규소를 형성하고, 다음으로 산화규소가 기판으로부터 제거된다.

Description

반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치 {METHOD AND APPARATUS FOR REMOVING SILICON CARBIDE FROM SEMICONDUCTOR SUBSTRATES}
본 발명은 일반적으로 반도체 웨이퍼 가공장치, 특히 반도체 기판으로부터 탄화규소(silicon carbide)를 제거하는 방법 및 장치에 관한 것이다.
반도체 기판 가공장치 및 가공공정에 대한 연구 및 개발에서, 너무나 많은 공정 테스트가 수행되어야 한다. 이러한 공정 테스트에 사용되는 기판은 전형적으로 가장 먼저 처리되고, 다음으로 테스트 공정동안 증착된 재료를 제거하는 것을 포함하여 세척되며, 다음으로 다시 처리된다. 이러한 일련의 공정은 동일한 기판을 사용하여 여러번 반복되고, 이에 따라 고가의 기판을 다량으로 소비함없이 반복적으로 테스트될 수 있도록 한다. 하지만, 테스트는 기판 두께 및 표면 조성과 같이 기판이 테스트될 때마다 비교적 일정하게 유지되는 소정 기판 특성을 필요로 한다. 종종, 이러한 이유로, 테스트된 기판이 추가의 테스트 공정에 사용되기 전에, 기판 두께와 표면 조성이 테스트 이전의 기판 두께와 표면 조성과 실질적으로 유사하도록 기판을 유지하면서 기판상에 증착된 재료가 가장먼저 제거된다. 전형적으로, 테스트 공정 이후에 재사용될 기판은 테스트 공정 이전의 기판의 평균 두께의 대략 2%내의 평균 두께를 가진다.
하지만, 소정 형태의 재료는 기판으로부터 제거하기가 매우 어렵다. 특히, 탄화규소는 제거하기에 어렵고 고가의 비용이 든다. 불화수소산(hydrofluoric acid)을 가지고 에칭하는 것과 같이 기판으로부터 재료를 제거하는 전형적인 방법은 탄화규소를 제거하는데 사용하기에는 시간이 많이 걸리고 고가의 비용이 든다. 더욱이, 탄화규소를 에칭하기 위해 불화수소산을 사용하는 것은 기판상에 유기 중합체 형성을 야기한다. 이러한 중합체 형성은 기판의 표면 조성을 변화시키고 추가의 테스트 공정에서 이러한 기판이 사용될 수 없도록 한다. 기판 두께와 표면 조성의 일정성을 유지하면서 탄화규소를 제거하는 것이 미세소자 제조 산업에서 직면하는 문제이기도 하다.
그러므로, 기판으로부터 탄화규소를 제거하는 효율적이고 비교적 저가의 방법이 필요하다.
따라서, 본 발명은 기판으로부터 탄화규소를 제거하는 방법 및 장치를 제공하는 것을 목적으로 한다. 특히, 본 발명은 기판상의 탄화규소가 산화되어 산화규소(silicon oxide)를 형성하고 이후 산화규소가 제거되는 방법을 제공하는 것을 목적으로 한다.
도 1은 기판으로부터 탄화규소를 제거하는 시스템의 블록도.
도 2는 기판으로부터 탄화규소를 제거하는 방법의 일반적인 처리 순서도.
도 3은 도 2의 방법의 제 1 실시예의 처리 순서도.
도 4는 도 2의 방법의 제 2 실시예의 처리 순서도.
본 발명의 원리는 첨부된 도면과 관련된 이하의 상세한 설명을 통해 쉽게 이해될 수 있다.
또한, 이해를 돕기 위해 도면 전체에 대해 동일한 엘리먼트가 동일한 참조부호로 표시되도록 하였다.
이하의 설명을 감안할 때, 당업자라면 본 발명의 원리가 반도체 기판으로부터 탄화규소를 제거하는 데 용이하게 사용될 수 있다는 것을 알 수 있을 것이다.
본 발명은 일반적으로 기판으로부터 탄화규소를 제거하는 방법 및 장치를 제공한다. 일 특징으로, 기판상의 탄화규소는 산화되어 산화규소를 형성하고, 이후에 산화규소가 기판으로부터 제거된다. 산화규소는 불화수소산 용매를 사용하는 에칭과 같은 통상적인 세척 기술을 사용하여 탄화규소보다 훨씬 더 쉽게 제거된다. 산화규소가 제거된 이후, 기판은 탄화규소가 증착되도록 하는 처리 이전의 기판의 기판 두께 및 표면 조성과 실질적으로 동일한 두께 및 표면 조성을 가진 채로 남겨진다. 기판이 테스트를 위해 사용된다고 가정하면, 기판은 이 상태에서 추가의 테스트를 위해 재사용될 수 있다.
탄화규소는 이러한 방식으로 테스트 기판으로부터 여러번 제거되면서도, 테스트에 요구되었던 기판 두께 및 표면 조성과 관련된 요구되는 일관성을 제공한다. 예를 들면, 탄화규소가 제거된 이후 기판의 평균 두께는 탄화규소가 증착되기 이전의 기판의 평균 두께의 2% 내이다. 따라서, 단일 테스트 기판이 테스트를 위해 반복적으로 사용될 수 있기 때문에 테스트를 위해 고가의 기판을 다량으로 사용할 필요가 없다.
도 1은 기판으로부터 탄화규소를 제거하는 시스템(20)의 블록도이고, 여기서 탄화규소는 챔버(42)에 의해 증착되었다. 일반적으로, 탄화규소 제거 시스템(20)은 산화 챔버(30) 및 산화규소 에칭 시스템(32)을 포함한다. 본 발명의 일 실시예에서, 산화규소 에칭 시스템(32)은 에칭 스테이션(34), 세척 스테이션(36) 및 원심 분리기(38)를 포함한다. 물리 기상증착 챔버 또는 화학 기상증착 챔버와 같은 탄화규소 증착 챔버(42)내 세척 기판(221)상의 탄화규소의 증착 이후, (탄화규소를 포함하는) 기판(222)이 산화 챔버로 이동되고, 여기서 탄화규소는 산화되어 산화규소를 형성한다. 다음으로, (산화규소를 포함하는) 기판(223)이 에칭 스테이션(34)으로 이동된다. 에칭 스테이션내 산화규소의 에칭 이후, 기판은 세척 스테이션으로 이동되고, 여기서 기판은 세척되고 에칭 처리가 중지된다. 마지막으로, 기판은 원심 분리기에서 스핀 건조된다. 이러한 상태에서, 만일 기판을 추가의 테스트를 위해 재사용하고자 한다면, 세척 기판(221)이 탄화규소 증착 챔버(42)로 다시 이동된다.
기판으로부터 탄화규소를 제거하는 공정은 바람직하게는 하나 이상의 중앙처리장치(CPU) 및 관련 제어 소프트웨어를 저장하기 위한 메모리를 포함하는 지지 회로(컴퓨터 판독 매체)를 가진 프로그램 가능한 컴퓨터와 같은 처리 제어기에 의해제어된다. 단일 처리 제어기(40)는 증착, 산화 및 에칭을 제어하는데 사용되고, 다수의 처리 제어기가 사용될 수도 있다.
도 2는 기판으로부터 탄화규소를 제거하는 방법(50)의 일반적인 공정 순서도이다. 단계 100에서, 탄화규소를 포함하는 기판이 제공된다. 테스트 기판에 대해, 탄화규소는 일반적으로 층 형태이다. 하지만, 탄화규소는 라인, 비아, 플러그, 패드 등과 같이 기판상의 특징부일 수 있다. 단계 102에서, 탄화규소는 산화되어 산화규소를 형성한다. 단계 102는 도 3을 참조하여 이하에서 설명되는 바와 같이 여러 기술로 수행될 수 있다. 마지막으로, 단계 104에서, 산화규소가 제거된다. 단계 104는 도 3을 참조하여 이하에서 설명될 바와 같이 여러 처리 기술에 의해 수행된다.
도 3은 도 2의 방법의 제 1 실시예에 대한 순서도를 도시한다. 단계 100에서, 탄화규소를 포함하는 기판이 제공된다. 단계 200에서, 기판은 노(furnace)와 같은 기판 가열 시스템으로 이동된다. 기판은 당업자에게 공지된 바와 같이 자동 이동 로봇에 의해 이동될 수 있다. 단계 202에서, 기판 가열 시스템이 기판을 산소 분위기에서 가열하여 탄화규소를 산화시킴으로써 산화규소를 형성하도록 한다. 전형적으로, 탄화규소는 대략 5kÅ의 두께를 가진 층을 포함하고, 산화규소는 대략 4kÅ의 두께를 가진 층을 포함한다. 단계 204에서, 기판은 용매 에칭 시스템으로 이동된다. 단계 206에서, 용매 에칭 시스템은 용매에 기판을 담금(immersion)으로써 산화규소를 제거하도록 기판에 대한 용매 에칭 처리를 수행한다. 완충 불화수소산 용액과 같은 통상적인 용매 또는 다른 불소-기본 용매가 사용될 수 있다. 마지막으로, 단계 208에서, 기판은 용매 에칭 시스템으로부터 제거된다.
도 3의 단계 202를 수행하기 위한 처리 방법의 예
이하의 처리는 단계 202를 수행하기 위해 사용되고, 여기서 기판 가열 시스템은 기판을 가열하여 탄화규소를 산화시킴으로써 산화규소를 형성한다. 단계 202는 가열 시스템으로서 진공 노와 같은 노를 사용하여 수행된다. 기판이 노에 인도된 이후, 노의 내부 온도는 대략 650℃로 상승되고, 압력은 대기압으로 유지된다. 다음으로, 질소(N2) 기체가 대략 7slpm(standard liters per minute)의 유량으로 노에 유입되고, 노의 내부 온도는 대략 분당 10℃ 내지 20℃의 비율로 대략 650℃에서 1000℃로 상승된다. 대략 1000℃의 온도로 상승된 이후, 질소 유입이 중단되고 산소 기체(O2)가 대략 1분당 2slpm의 유량으로 노에 유입된다. 다음으로, 수소 및 산소 기체 혼합물이 대략 3.5slpm의 유량으로 유입되고, 수소 기체가 대략 2slpm의 유량으로 유입된다.
노에 수소 및 산소가 유입되는 동안, 기판은 제거될 탄화규소의 양에 따라 대략 20분에서 120분으로 1000℃ 노내에서 유지되고, 탄화규소는 산화되어 산화규소를 형성한다. 예를 들면, 대략 1kÅ의 두께를 가진 탄화규소층을 구비하는 기판에 대해, 기판을 대략 30분 동안 가열된다. 대략 2kÅ의 두께를 가진 탄화규소를 구비하는 기판에 대해, 기판은 대략 45분 동안 가열된다. 대략 4kÅ의 두께를 가진 탄화규소를 구비하는 기판에 대해, 기판은 대략 90분 동안 가열된다. 이러한 처리 동안, 이산화탄소 및 물이 노로부터 형성 및 배출된다. 이후, 수소 기체의 노로의유입이 중단되고, 산소가 대략 1분 동안 2slpm의 유량으로 챔버내에 유입된다. 다음으로, 산소 유입이 중단되고 질소 기체가 대략 7slpm의 유량으로 챔버로 유입되며, 온도는 대략 분당 10℃ 내지 20℃의 비율로 대략 1000℃에서 650℃로 감소된다. 마지막으로, 기판이 노로부터 제거된다.
상술된 예에서의 양은 소정 요인에 따라 특정 범위내에서 변화가능하다. 예를 들면, 상기 예에서 1000℃인 산소 온도는 대략 650℃로부터 1050℃의 범위일 수 있다. 더욱이, 유입된 질소 기체 대 유입된 산소 기체의 비는 변한다. 하지만, 수소 기체의 리터수 대 산소 기체의 리터수의 비는 대략 2 대 1 및 1.75 대 1 사이인 것이 바람직하다. 특히, 산화 처리가 진공 노내에서 수행되었다면, 수소의 리터수 대 산소의 리터수의 비는 대략 2 대 1이 바람직하다.
도 3의 단계 206을 수행하기 위한 처리 방법의 예
이하의 처리는 단계 206을 수행하는데 사용되며, 여기서 용매 애칭 시스템은 산화규소를 제거하기 위해 기판상의 용매 에칭 처리를 수행한다. 용매 에칭 시스템은 불화수소산 배스, 탈이온수 배스 및 원심 분리기를 포함한다. 불화수소산 배스는 49% 완충 불화수소산 용액을 포함한다. 기판이 불화수소산 배스에 가잘 먼저 배치되고 기판으로부터 어떠한 산화규소도 에칭하기 위해 대략 20분 동안 불화수소산 배스내에 잠긴다. 다음으로, 기판은 에칭 처리를 중단시키고 기판을 세척하기 위해 대략 5분 동안 탈이온수 배스에 담궈진다. 이후, 기판은 원심 분리기내에서 대략 5분 동안 스핀 건조된다. 마지막으로, 기판이 용매 에칭 시스템으로부터 제거된다(단계 207).
도 4는 도 2의 방법의 제 2 실시예의 순서도를 도시한다. 이러한 실시예에서, 산화규소의 산화가 플라즈마 산화 처리 챔버를 구비하는 플라즈마 산화 처리 시스템내에서 플라즈마 산화 처리에 의해 달성된다. 단계 100에서, 탄화규소를 포함하는 기판이 플라즈마 산화 처리 시스템으로 이동된다. 단계 300에서, 기판은 플라즈마 산화 처리 시스템으로 이동된다. 기판은 자동 이동 로봇에 의해 이동되고, 이는 당업자에게 공지되어 있다.
단계 302에서, 플라즈마 산화 처리가 탄화규소를 산화시켜 산화규소를 형성하도록 플라즈마 산화 처리 시스템의 플라즈마 산화 처리 챔버내 기판상에서 수행된다. 플라즈마 산화 처리는 불소 및 산소를 포함하는 기체로부터 고온(즉, 300℃ 이상) 플라즈마를 발생시키도록 고전력 RF 소스(즉, 500W 이상)를 사용한다.
산화규소의 용매 에칭은 도 2와 관련하여 설명된 바와 같은 방법으로 수행된다. 특히, 단계 204에서, 기판은 용매 에칭 시스템으로 이동된다. 단계 206에서, 용매 에칭은 산화규소를 제거하기 위해 기판상에서 수행된다. 마지막으로, 단계 208에서, 기판은 용매 에칭 시스템으로부터 제거된다.
비록 본 발명의 정신과 결합될 수 있는 여러 실시예가 설명되었지만, 당업자라면 이러한 정신과 결합될 수 있는 여러 많은 예를 변형하는 것이 가능할 것이다.
본 발명에 따르면, 기판으로부터 탄화규소를 효율적으로 제거할 수 있는 방법 및 장치가 제공된다.

Claims (23)

  1. 탄화규소를 포함하는 기판을 제거하는 방법으로서,
    탄화규소를 포함하는 기판을 제공하는 단계;
    탄화규소를 산화시켜 산화규소를 형성하는 단계; 및
    산화규소를 제거하는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 상기 탄화규소는 층인 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 탄화규소는 산소를 포함하는 분위기에서 기판을 가열함으로써 산화되는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서, 상기 기판은 질소 및 산소를 포함하는 기체 혼합물하에서 가열되는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서, 상기 질소 및 산소는 대략 3.5 대 1의 질소 대 산소의 중량비와 대략 2 대 1의 질소 대 산소의 중량비 사이로 제공되는 것을 특징으로 하는 방법.
  6. 제 4항에 있어서, 상기 질소 및 산소는 2 대 1의 질소 대 산소의 중량비로제공되며, 상기 기판은 진공 노에서 가열되는 것을 특징으로 하는 방법.
  7. 제 5항에 있어서, 상기 기판은 대략 650℃ 내지 1050℃ 범위의 온도에서 가열되는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서, 상기 기판은 대략 20분 내지 120분 동안 가열되는 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기 탄화규소는 노에서 기판을 가열함으로써 산화되는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서, 상기 산화규소는 용매 에칭 처리에 의해 제거되는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기 용매 에칭 처리는 불화물 용액을 사용하는 용매 에칭 처리인 것을 특징으로 하는 방법.
  12. 제 11항에 있어서, 상기 용매 에칭 처리는 49% 완충 불화수소산 용액을 사용하는 용매 에칭 처리인 것을 특징으로 하는 방법.
  13. 제 12항에 있어서, 상기 용매 에칭 처리는 탈이온수내에서 상기 기판을 린스하는 단계 및 원심 분리기내에서 상기 기판을 스핀 건조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서, 상기 탄화규소는 상기 기판의 플라즈마 산화 처리를 수행함으로써 산화되는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서, 상기 탄화규소는 플라즈마 산화 처리 챔버내에서 상기 기판의 플라즈마 산화 처리를 수행함으로써 산화되고, 상기 플라즈마 산화 처리 챔버는 플라즈마 산화 처리 시스템의 일부인 것을 특징으로 하는 방법.
  16. 제 1항에 있어서, 상기 탄화규소를 가지기 이전의 상기 기판의 평균 두께는 상기 산화규소의 적어도 일부를 제거한 이후의 상기 기판의 평균 두께의 대략 2%내 인 것을 특징으로 하는 방법.
  17. 기판으로부터 탄화규소를 제거하는 방법으로서,
    탄화규소를 가진 상기 기판을 제공하는 단계;
    2 대 1의 질소 대 산소 중량비로 제공되는 산소 기체 및 질소 기체하에서 상기 기판을 가열함으로써 상기 탄화규소의 적어도 일부를 산화시켜 산화규소층을 형성하는 단계; 및
    상기 산화규소층의 적어도 일부를 제거하는 단계를 포함하는 방법.
  18. 기판으로부터 탄화규소를 제거하는 방법으로서,
    탄화규소를 가진 상기 기판을 제공하는 단계;
    플라즈마 처리 챔버내에서 상기 기판의 플라즈마 산화를 수행함으로써 상기 탄화규소의 적어도 일부를 산화시켜 산화규소층을 형성하는 단계; 및
    상기 산화규소층의 적어도 일부를 제거하는 단계를 포함하는 방법.
  19. 탄화규소를 제거하는 시스템으로서,
    상기 탄화규소를 산화시켜 산화규소를 형성하는 산화 시스템; 및
    상기 산화규소를 제거하는 에칭 시스템을 포함하는 시스템.
  20. 제 19항에 있어서, 상기 에칭 시스템은:
    에칭 스테이션;
    세척 스테이션; 및
    원심 분리기를 포함하는 것을 특징으로 하는 시스템.
  21. 제 19항에 있어서, 상기 산화 시스템은 플라즈마 산화 처리 챔버를 포함하는 플라즈마 산화 처리 시스템인 것을 특징으로 하는 시스템.
  22. 제 20항에 있어서, 상기 산화 시스템은 가열 시스템인 것을 특징으로 하는 시스템.
  23. 제 22항에 있어서, 상기 가열 시스템은 노를 포함하는 것을 특징으로 하는 시스템.
KR1020010046996A 2000-08-04 2001-08-03 반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치 KR20020017959A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63307800A 2000-08-04 2000-08-04
US09/633,078 2000-08-04

Publications (1)

Publication Number Publication Date
KR20020017959A true KR20020017959A (ko) 2002-03-07

Family

ID=24538193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046996A KR20020017959A (ko) 2000-08-04 2001-08-03 반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치

Country Status (3)

Country Link
EP (1) EP1178527A3 (ko)
JP (1) JP2002151505A (ko)
KR (1) KR20020017959A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858540A (zh) * 2018-08-22 2020-03-03 株洲中车时代电气股份有限公司 一种碳化硅u型槽的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523558B2 (ja) * 1986-12-26 1996-08-14 株式会社日立製作所 処理方法
US5305221A (en) * 1990-05-04 1994-04-19 Atherton Robert W Real world modeling and control process for integrated manufacturing equipment
JPH0529296A (ja) * 1991-07-24 1993-02-05 Nec Corp ウエツト処理装置
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JPH08162408A (ja) * 1994-12-08 1996-06-21 Nec Corp 半導体装置の製造方法
JPH10199848A (ja) * 1997-01-09 1998-07-31 Mitsui Eng & Shipbuild Co Ltd 炭化ケイ素ウエハの表面汚染除去方法および炭化ケイ素ウエハ
DE19829309B4 (de) * 1997-07-04 2008-02-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
US6599814B1 (en) * 1999-05-03 2003-07-29 Interuniversitair Microelektronica Centrum (Imec) Method for removal of sic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858540A (zh) * 2018-08-22 2020-03-03 株洲中车时代电气股份有限公司 一种碳化硅u型槽的制备方法

Also Published As

Publication number Publication date
JP2002151505A (ja) 2002-05-24
EP1178527A2 (en) 2002-02-06
EP1178527A3 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
US20060102208A1 (en) System for removing a residue from a substrate using supercritical carbon dioxide processing
JP4036751B2 (ja) 洗浄並びにエッチング方法とその装置
US20060102204A1 (en) Method for removing a residue from a substrate using supercritical carbon dioxide processing
US7431855B2 (en) Apparatus and method for removing photoresist from a substrate
JP2001176855A (ja) 基板処理方法および基板処理装置
US20100024840A1 (en) Chamber plasma-cleaning process scheme
JP3526284B2 (ja) 基板表面の処理方法
JP2002050600A (ja) 基板処理方法及び基板処理装置
KR20170029063A (ko) 기판 처리 방법
KR20020017959A (ko) 반도체 기판으로부터 탄화규소를 제거하는 방법 및 장치
JPH11330064A (ja) 半導体装置の製造工程における薄膜形成方法
JPH0774140A (ja) 半導体装置の製造装置
US6495099B1 (en) Wet processing methods for the manufacture of electronic components
US20020023663A1 (en) Apparatus and method for preventing the re-adherence of particles in wafer-cleaning process
WO2002029857A1 (en) Method of cleaning electronic device
US20050284572A1 (en) Heating system for load-lock chamber
JPH0590239A (ja) 洗浄方法及び洗浄装置
KR20200041401A (ko) 기판 세정 조성물, 이를 이용한 기판 처리 방법 및 기판 처리 장치
US6589356B1 (en) Method for cleaning a silicon-based substrate without NH4OH vapor damage
US20240014029A1 (en) Method of removing a by-product from a component of a semiconductor apparatus
JP7254437B2 (ja) シリコン部品を調整するための方法
KR100436007B1 (ko) 에치설비및에치방법
CN107170665B (zh) 一种在氧化硅湿法刻蚀中降低硅损伤的方法
US6458707B1 (en) Tool for semiconductor manufacturing apparatus and method for using the same
JP2006165372A (ja) 枚葉式洗浄装置および洗浄方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid