KR20020013141A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20020013141A
KR20020013141A KR1020000046592A KR20000046592A KR20020013141A KR 20020013141 A KR20020013141 A KR 20020013141A KR 1020000046592 A KR1020000046592 A KR 1020000046592A KR 20000046592 A KR20000046592 A KR 20000046592A KR 20020013141 A KR20020013141 A KR 20020013141A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
mask
semiconductor device
insulation layer
Prior art date
Application number
KR1020000046592A
Other languages
English (en)
Other versions
KR100617073B1 (ko
Inventor
박근주
백계현
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000046592A priority Critical patent/KR100617073B1/ko
Publication of KR20020013141A publication Critical patent/KR20020013141A/ko
Application granted granted Critical
Publication of KR100617073B1 publication Critical patent/KR100617073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자의 전기적 안정성 및 공정 마진을 확보할 수 있는 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계와, 상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계와, 상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계와, 상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성한다.

Description

반도체 소자의 제조방법{Method for Fabricating of Semiconductor Device}
본 발명은 반도체 소자에 관한 것으로 특히, 트렌치 영역의 디팩트(Defect)를 제거여 누설전류를 방지하고 수율(Yield)을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래의 반도체 소자의 제조공정 단면도이다.
도 1a에 도시된 바와 같이 반도체 기판(11)상에 패드 산화막(12)과 질화막(13)을 차례로 적층하여 형성한다.
여기에서 상기 패드 산화막(12)과 상기 질화막(13)은 각각 100∼150Å과 1000∼1500Å의 두께로 증착하여 형성한다.
그리고, 상기 질화막(13)상에 포토레지스트(14)를 도포한 후, 노광 및 현상 공정으로 상기 질화막(13)의 소정부분이 노출되도록 상기 포토레지스트(14)를 패터닝한다.
이어, 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 상기 반도체 기판(11)의 표면이 노출되도록 상기 질화막(13)과 패드 산화막(12)을 선택적으로 제거하여 트렌치 영역을 정의한다.
이때, 상기 질화막(13)과 패드 산화막(12)의 식각 이후에 상기 포토레지스트(14)를 구성하는 CF계열의 중합체 물질이 상기 트렌치 영역이 정의된 상기 반도체 기판(11)상에 잔류하게 된다.
이는 차후에 트렌치(15)를 형성하기 위하여 상기 트렌치가 정의된 반도체 기판(11)을 식각할 때에 식각 공정을 방해하는 블랙 마스크(Black mask)로 작용한다.
그리고, 도 1b에 도시된 바와 같이 포토레지스트(14)를 마스크로 이용한 건식 식각(Dry etch)으로 상기 노출된 반도체 기판(11)을 소정 깊이로 제거하여 트렌치(15)를 형성하고, 상기 포토레지스트(14)를 제거한다.
이때, 상기 블랙 마스크 하부의 상기 반도체 기판(11)이 식각되지 않으므로 인하여 상기 트렌치(15)가 형성된 반도체 기판(11)에 디펙트(16)가 발생된다.
즉, 상기 트렌치(15) 내부에 실리콘 기둥(Silicon Pillar) 또는 블랙 실리콘(Black Silicon) 내지 실리콘 코어(Silicon core)라 불리우는 콘 타입 디팩트(Cone Type Defect) 등이 발생된다.
이어, 도 1c에 도시된 바와 같이 상기 트렌치(15)가 매립되도록 상기 트렌치(15)를 포함한 반도체 기판(11)의 전면에 산화막을 증착하고, CMP(Chemical Mechanical Polishing) 공정으로 상기 트렌치(15) 내부에만 남도록 상기 산화막을 제거하여 STI(Shallow Trench Isolation) 영역(17)을 형성하여 종래의 반도체 소자를 완성한다.
도 2a 내지 도 2b는 종래의 반도체 소자의 트렌치 프로파일을 촬영한 사진으로 트렌치(15) 내부에 콘 타입 디펙트가 발생되었음을 나타낸다.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 소자 격리 영역 내에 형성되는 실리콘 기둥 내지 콘 타입 디팩트로 인하여 소자의 절연 특성이 열화되고 누설 전류가 증가는 등의 결함으로 인하여 반도체 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 안정적인 트렌치를 형성하여 누설전류를 방지하고 수율을 향상시키는데 적합한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조공정 단면도
도 2a 내지 도 2b는 종래의 반도체 소자의 트렌치 프로파일을 촬영한 사진
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도 4는 본 발명의 실시예에 따른 반도체 소자의 트렌치 프로파일을 촬영한 사진
도면의 주요 부분에 대한 부호설명
21 : 반도체 기판 22 : 패드 산화막
23 : 질화막 24 : 포토레지스트
25 : 트렌치 26 : STI 영역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계와, 상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계와, 상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계와, 상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이다.
우선, 도 3a에 도시된 바와 같이 반도체 기판(21)에 패드 산화막(22)과 질화막(23)을 적층하여 형성한다.
이때, 상기 패드 산화막(22)은 100∼150Å의 두께로 증착하고, 상기 질화막(23)은 1000∼1500Å의 두께로 증착하여 형성한다.
그리고, 상기 질화막(23)상에 포토레지스트(24)를 도포하고 노광 및 현상 공정으로 상기 질화막(23)의 일정영역이 노출되도록 상기 포토레지스트(24)를 패터닝한다.
이어, 상기 패터닝된 포토레지스트(24)를 마스크로 이용하여 상기 반도체 기판(21)의 표면이 노출되도록 상기 질화막(23)과 패드 산화막(22)을 선택적으로 제거하여 트렌치 영역을 정의한다.
이때, 상기 질화막(23)과 패드 산화막(22)의 식각 후에 트렌치 형성시에 블랙 마스크로 작용하는 CF계열의 중합체 물질이 상기 트렌치 영역이 정의된 상기 반도체 기판(21)상에 잔류하게 된다.
그리고, 도 2b에 도시된 바와 같이 상기 블랙 마스크가 발생된 상기 반도체 기판(21)을 10∼15mTorr의 압력조건의 반응챔버에 로딩한 후에 상기 반응챔버 내부로 산소를 포함한 반응 가스를 플로우시킴과 동시에 이르곤 가스를 스퍼터링한다. 이때, 상기 산소의 플로우량이 20∼40sccm이고, 아르곤(Ar) 가스의 플로우량이 50∼100sccm이 되도록 한다. 그리고, 상기 반응챔버에 100Watt의 바이어스 전력을 인가하고, 300Watt의 플라즈마 동작 전력을 인가하여 식각 공정을 실시한다. 그러면, 상기 아르곤 가스의 스퍼터링(Sputtering)에 의하여 물리적으로 상기 블랙 마스크가 제거됨과 동시에 다음과 같은 화학반응을 통하여 블랙 마스크가 제거된다.
CxFy+ O2→ CO2+ COFy+ F
또는
상기 산소를 포함한 반응가스에 20∼40sccm의 N2H2가스를 더하면, 다음과 같은 화학반응을 통하여 상기 블랙 마스크가 제거된다.
CxFy+ O2+ N2H2→ HF + CO2+ N2
즉, 플라즈마내에서 산소 반응성 핵종이 블랙 마스크 표면으로 확산되어 흡착과 화학반응을 통하여 휘발성 물질로 변화시키어 상기 블랙 마스크를 상기 반도체 기판(21)으로부터 탈리시키는 것이다.
그리고, 도 3b에 도시된 바와 같이 상기 포토레지스트(24)를 마스크로 이용하여 상기 노출된 반도체 기판(21)을 소정깊이로 식각하여 트렌치(25)를 형성하고 상기 포토레지스트(24)를 제거한다.
그리고, 도 3d에 도시된 바와 같이 상기 트렌치(25)가 매립되도록 상기 트렌치(25)를 포함한 반도체 기판(21)의 전면에 산화막을 증착하고, CMP 공정으로 상기 트렌치(25) 내부에만 남도록 상기 산화막을 제거하여 STI 영역(26)을 형성하여 본 발명에 따른 반도체 소자를 완성한다.
도 4는 본 발명에 따른 반도체 소자의 트렌치 프로파일을 찍은 사진으로 콘 타입 디팩트 혹은 실리콘 기둥과 같은 불량이 발생되지 않았음을 나타낸다.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 소자 격리 영역의 콘 타입 디팩트를 제거할 수 있으므로 누설 전류를 감소시킬 수 있다.
둘째, 소자 격리 영역의 콘 타입 디팩트를 제거할 수 있으므로 소자간의 절연도를 증가시킬 수 있어 소자의 전기적 안정성 및 신뢰성을 향상시킬 수 있다.
셋째, 소자 격리 영역의 결함을 줄일 수 있으므로 반도체 소자의 수율을 향상시킬 수 있다.

Claims (5)

  1. 반도체 기판에 제 1 절연막과 제 2 절연막을 적층하여 형성하는 단계;
    상기 제 2 절연막의 소정부분을 노출시키는 마스크를 이용하여 상기 반도체 기판이 노출되도록 상기 제 2 절연막과 제 1 절연막을 제거하여 트렌치를 정의하는 단계;
    상기 반도체 기판에 산소를 포함한 반응 가스를 플로우시키고 아르곤 가스를 스퍼터링하여 상기 마스크 물질의 일부가 떨어져 나와서 상기 트렌치가 정의된 상기 반도체 기판에 부착되어 형성된 블랙 마스크를 제거하는 단계;
    상기 마스크를 이용하여 상기 노출된 반도체 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내부에 제 3 절연막을 매립하여 소자 격리 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서, 상기 블랙 마스크는 10∼15mTorr의 압력과, 300∼100W의 고주파 전력하에서 제거함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 산소를 포함한 반응 가스의 플로우량은 20∼40sccm인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서, 상기 아르곤 가스의 플로우량은 50∼100sccm인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 3항에 있어서, 상기 반응가스에 20∼40sccm의 N2H2가스를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020000046592A 2000-08-11 2000-08-11 반도체 소자의 제조방법 KR100617073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046592A KR100617073B1 (ko) 2000-08-11 2000-08-11 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046592A KR100617073B1 (ko) 2000-08-11 2000-08-11 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020013141A true KR20020013141A (ko) 2002-02-20
KR100617073B1 KR100617073B1 (ko) 2006-08-30

Family

ID=19682816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046592A KR100617073B1 (ko) 2000-08-11 2000-08-11 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100617073B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295742A (zh) * 2017-12-22 2020-06-16 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295742A (zh) * 2017-12-22 2020-06-16 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
US11908729B2 (en) 2017-12-22 2024-02-20 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations
CN111295742B (zh) * 2017-12-22 2024-05-03 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻

Also Published As

Publication number Publication date
KR100617073B1 (ko) 2006-08-30

Similar Documents

Publication Publication Date Title
USRE45361E1 (en) Semiconductor device manufacturing method having high aspect ratio insulating film
KR20030013761A (ko) 트렌치 소자분리 구조체 및 그 형성 방법
JP2001223207A (ja) エッチングポリマーを利用した半導体素子の製造方法及び半導体素子
US20080079083A1 (en) Semiconductor device and a method of manufacture therefor
KR100617073B1 (ko) 반도체 소자의 제조방법
CN110265353B (zh) 沟槽隔离结构及其形成方法
JP2000031261A (ja) 半導体装置のトレンチ隔離形成方法
US20090108359A1 (en) A semiconductor device and method of manufacture therefor
KR100478496B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
JPH10189731A (ja) コンタクトホール形成方法
KR100282416B1 (ko) 반도체소자의제조방법
KR20010004682A (ko) 반도체소자의 하드마스크 형성방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100532839B1 (ko) 반도체 제조공정의 샐로우 트렌치 형성방법
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR100508865B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100244297B1 (ko) 반도체소자의 격리막 형성방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR20020091916A (ko) 반도체소자의 소자 분리막 형성방법
KR20050106879A (ko) 반도체 소자의 게이트스페이서 제조 방법
KR20100032039A (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR20030053541A (ko) 소자분리막 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee