KR20020012126A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020012126A
KR20020012126A KR1020010045078A KR20010045078A KR20020012126A KR 20020012126 A KR20020012126 A KR 20020012126A KR 1020010045078 A KR1020010045078 A KR 1020010045078A KR 20010045078 A KR20010045078 A KR 20010045078A KR 20020012126 A KR20020012126 A KR 20020012126A
Authority
KR
South Korea
Prior art keywords
wiring board
electrode
multilayer wiring
range
semiconductor device
Prior art date
Application number
KR1020010045078A
Other languages
English (en)
Other versions
KR100441382B1 (ko
Inventor
타나카나오타카
미우라히데오
카도요시유키
요시다이쿠오
나이토우타카히로
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20020012126A publication Critical patent/KR20020012126A/ko
Application granted granted Critical
Publication of KR100441382B1 publication Critical patent/KR100441382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 LSI칩상에 형성된 범프전극과 배선기판상의 전극패드와의 전기적 접속을 보증온도범위내에서 고신뢰를 확보할 수 있는 반도체장치를 실현하기 위하여 접착제(3)의 선팽창계수를 20ppm ~ 60ppm으로 하고 빌드업(Build Up)부재(6)의 탄성계수를 5GPa ~ 10GPa로 한다. 그리고, 빌드업부재(6)를 상기 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위에서 존재하고 0℃ ~ 100℃의 범위에서는 존재하지 않는 다층빌드업기판으로 한다. 물성(物性)값을 이와 같이 설정하는 것에 의해 LSI칩(1)상에 형성된 범프전극(2)과 배선기판(5)상의 전극패드(4)와의 전기적접속을 보증온도범위내에 있어서 고신뢰로 확보할 수 있는 반도체장치를 실현하는 것이 가능 하다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체장치의 실장구조와 제조방법에 관한 것이다.
LSI칩을 금속범프등으로 직접배선기판에 탑재하는 플립칩실장방법에서는 납땜범프를 탑재한 LSI칩을 리플로 가열에 의해 배선기판에 용해 융합결합시키는 방법이 일반적으로 다수 실행되었다.
상기는 납땜이 비교적 저온에서 용해융합하고 LSI칩고정시 위치어긋남을 셀프정렬효과에 의해 보정할 수 있는 프로세스상의 이점을 구비하고 있다는 이유에 의한 점에서 크다.
그러나, 배선 기판이 유기계의 플라스틱기판인 경우 LSI칩과 배선기판과의 사이의 열팽창계수차에 의해 납땜범프에 커다란 열굴곡이 발생하고 온도사이클 시험등에 의해 납땜접합부가 과로파괴를 일으키는 가능성이 높다.
상기의 방지책으로서 LSI칩과 배선기판과의 사이의 간격부분이 유리등의 미소한 입자(일반적으로 필러(Filler)로 칭함)를 첨가한 엑폭시계의 열경화성의 수지를 충진하고, LSI칩과 배선기판과의 상이의 열팽창차이에 의한 변형을 구속하는 것으로 납땜범프에 발생하는 열굴곡을 저감하고 온도사이클시의 접속신뢰성을 향상시키는 방법(일반적으로 언더필링(Under filling)구조로 칭하는 실장방법)이 일반적으로 실시되고 있다.
그런데, 상기 언더필링구조에 의한 실장방법에서는 LSI칩을 배선기판에 탑재한 후에 새로운 수지를 충진하는 공정이 필요해지기 때문에 제조가격이 증가하는 문제점이 발생한다.
특히, 멀티칩모듈(MCM)과 같이 복수개의 칩을 탑재한 경우에는 개개의 수지충진프로세스가 필요해지기 때문에 가격뿐아니라 양산시의 지령면에서도 손실이 크다.
상기로 인하여 최근에는 플립칩어태치(FlipChipAttach 이하 단순하게 FCA법으로 명기)로 칭하는 제조공정을 간편화 한 실장방법이 주목을 받고 있다.
상기 FCA법을 일본국 공개특허공보 평10-270496호를 예를 들어 설명한다.
상기 공개특허공보에서는 LSI칩의 전극패드상에 형성된 범프전극을 배선기판의 전극패드에 눌러붙이고 양자를 전기적으로 접속하고 있는 반도체장치의 모식적 단면도가 나타나고 있다.
구체적으로 설명하면 LSI칩상의 전극패드에 범프전극을 형성한다. 다음으로 배선기판상의 전극패드상에 열경화성 수지로 이루어지는 필름형의 접착제를 가(假)압착시킨다. 최후에 LSI칩상의 범프전극이 배선기판상의 전극패드에 대응 하는 위치에서 LSI칩을 부착하면 동시에 열압착하고 배선 기판상의 전극 패드에 범프전극을 눌러붙힌 상태에서 수지를 경화시킨다.
누름접합온도로부터 냉각에 의해 수지는 열수축 및 경화수축을 발생하고 범프전극과 배선기판상의 전극패드와의 사이에 접촉압력이 발생한다. 이 접촉압력에 의해 범프전극은 배선기판상의 전극패드와 전기적으로 접속된다.
본 FCA 법은 범프전극과 배선기판상의 전극패드와는 기계적으로는 접합하고 있지 않으므로 LSI칩과 배선기판과의 열팽창차이에서 범프전극에 커다란 열굴곡이 발생하는 것은 아니다.
따라서 언더필링공정이 필요없고 누름접합시간도 짧기 때문에 제조가격이 낮게 억제되고 금후의 급속한 접속피치의 미세화에도 대응이 가능하고 반 경화상태에서 검사가 가능하기 때문에 검사 및 수리가 용이하다.
또한, 유동성이 없고 불아연성으로 α선의 영향과 환경으로의 영향이 작은 이점을 구비하고 있다.
그런데 상기 외 범프전극이 기계적이 아니고 접촉압력에 의해 배선기판상의 전극패드와의 전기적접속의 구성이 되어 있기 때문에, 금속제의 범프전극과 이들을 봉입한 접착제와의 열팽창차이의 영향에 의해 반도체장치의 보증온도범위내에서 접촉압력이 사라져버리고 전기적으로 단선해 버리는 문제가 있었다.
상기와 같은 과제에 대해서 종래의 기술에 대해서는 접착제의 물질성만을 변경하는 것으로 주요한 대응이 되고 있지만, 이것은 시험작등의 반복으로부터 경험적으로 개량이 실행될 뿐이다.
상기에서 본 발명에서는 LSI칩상에 형성된 범프전극과 배선기판상에 형성된 전극배드와의 압착경화 후의 접촉압력이 범프전극과 전극패드와의 각종 경계조건의 변화에 대해서 어떻게 변화하는가를 구조해석에 의해 산출하고, 반도체장치의보증온도범위내에서 접촉압력을 충분하게 구비하는 구조로 하기 위한 설계상의 본질은 어떤것인가에 대해서 검토하고 접속메카니즘을 완료한 상태에서 구조의 적정화를실행하는 것이 가능한 방법 및 그 방법으로부터 알수 있는 구체적인 반도체의 실장구조를 실현한다.
즉, 본 발명의 목적은 LSI칩상에 형성된 범프전극과 배선기판상에 전극패드의 전기적접속을 보증온도범위내에 있어서 고신뢰로 확보할 수 있도록 반도체장치 및 그 제조방법을 실현하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 다음과 같이 구성된다.
(1) LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고, 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서, 상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는다.
(2) LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상에 금속제의 범프전극이 접착제를 매개하여 압착탑재되고, 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서, 상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내로 한다.
(3) LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고, 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서, 상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는다.
(4) LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서,상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 40ppm의 범위로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 10 ~ 20GPa의 범위내로 하고, 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는다.
(5) 바람직하게는 상기 (1) ~ (4)에 있어서 상기 다층배선기판의 표피층의 유기부재는 빌드업재료이다.
(6) 또한 바람직하게는 상기 (1) ~ (4)에 있어서 상기 접착제는 도전입자가 혼재된 이방(異方)도전재료이다.
(7) LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치의 제조방법에 있어서 상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재에 있어서, DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내로 하고 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는 상기 유기부재를 이용하고, 상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 TMA계측에 의한 선팽창계수가 20 ~ 60ppm의 범위의 접착제를 상기 다층배선기판의 전극패드상에 압착하고 상기 LSI칩의 범프전극과 상기 다층배선기판의 전극패드를 열압착하여 상기 접착제를 경화시켜 상기 범프전극과 상기 다층배선기판의 전극패드를 전기적으로 접속한다.
도 1 은 본 발명에 관한 한 실시형태가 적용되는 반도체장치의 단면도이다.
도 2 는 본 발명의 원리를 인출하기 위한 구조해석에 이용한 해석모델형상을 나타내는 모식도이다.
도 3 은 Au범프전극 접촉면의 가소성 굴곡발생량이 접착제 선팽창계수에 전해지는 영향을 나타내는 그래프이다.
도 4 는 기판전극(Cu)접촉면의 상당굴곡발생량(빌드업 기판탄성계수 IMPa의 경우)을 나타내는 그래프이다.
도 5 는 빌드업부재의 DMA계측에 의한 저장탄성계수와 손실계수와의 측정예를나타내는 그래프이다.
도 6 은 빌드업부재의 사전굴곡보유유지후의 응력완화측정결과의 예를 나타내는 그래프이다.
<주요부분에 대한 도면부호의 설명>
1 : LSI칩 2 : 범프전극(Au)
3 : 접착제 4 : 기판전극(Cu, Cu/Ni/Au)
5 : 기판코어부재 6 : 기판표피층부재(빌드업부재)
우선 본 발명에 관한 경위에 대해서 이하에 설명한다.
도 2는 유한요소법에 의한 구조해석에 의해 범프전극과 배선기판상의 전극패드와의 접촉응력변화를 검토하기 위하여 작성한 해석모델의 모식도이다.
도 2에 있어서 범프전극재료를 일반적으로 이용되고 있는 금범프로서 기판측의 배선재료(Cu)와 금 범프를 탄성가소성체로서 열탄성가소성의 접촉해석에 의해 실행하였다.
또한, 도 3은 이용한 접착제의 선팽창계수가 30, 60, 90ppm의 경우에 대해서 일반적으로 실행되고 있는 온도사이클조건(125℃ ~ -55℃)의 냉각하한온도에 있어서 금범프접촉면에 발생한 가소성굴곡을 산출한 결과를 나타내는 그래프이다.
도 3에서 접착제의 선팽창계수를 60pp보다 작게하는 것에 의해 Au범프가 거의 탄성변형 범위내에서 접촉이 가능한 것을 알수있다.
즉, 선팽창계수가 커지면 Au범프의 가소성변형이 가속되고 동작환경과 신뢰도 시험의 상승온도과정에 있어서 접착제의 열팽창에 따르는 Au범프접촉면의 접촉압력이 급속하게 감소하여 단선에 이르게 되버리기 때문에 선팽창계수는 60ppm이하로 할 필요가 있다.
그런데, 접착제의 경화수축과 열수축에 의해 Au범프접촉면에 접촉압력을 발생하기 때문에 적어도 Au범프보다 선팽창계수가 크지않으면 안되기 때문에 20ppm이상은 필요하다.
상기 결과는 해석모델에 의거하여 특정구조로 해석한 것이지만 장래적인 범프전극의 협소피치화에 대하여 범프전극이 또한 소형화한 경우에 있어서도 동일한 메카니즘이 또한 가속되기 때문에 접착제의 물질성을 상기의 범위내로 하는 것이 유효한 수단이라고 할수 있다.
또한, 흡습시험에 있어서는 접착제가 흡습에 의해 팽윤(膨潤)하는 것으로 Au범프접촉면과 접촉압력을 감소시키기 위하여 상기 관점에서 저열팽창화가 유효하다.
또한, 도 2에 나타난 해석모델은 빌드업층의 한 다층배선기판을 염두하고 있지만 일반적으로 시판되어 있는 빌드업부재의 물질성값으로서 카탈로그값 베이스의 탄성계수는 1 ~ 2MPa와 부재에 비하여 저탄성의 재료로 구성되어 있다.
또한, 도 4는 빌드업부재의 탄성계수를 IMPa로 한경우에 냉각하한온도에 있어서 전극패드(Cu)접촉면에 발생한 가소성굴곡을 산출한 결과의 그래프이다.
베이스의 빌드업부재가 저탄성이면 Au범프의 가소성변형이 억제되어도 전극패드의 변형이 크게되고 전극패드측이 가소성변형을 발생해버린다.
따라서, 온도사이클하한온도에 있어서 Au범프와 전극패드와의 쌍방이 가소성 변형을 발생하지않는 범위에서 접촉압력을 유지하는 것이 유효한 수단이다. 그리고 상기를 위하여 빌드업부재의 탄성계수로서는 접착제의 선팽창계수가 60ppm이하의 경우에 있어서 적어도 5GPa 이상의 필요한 구조해석에 의해 명확해진 것이다.
한편, 베이스의 빌드업부재가 과도하게 경화하면 Au범프측만의 가소성변형이 가속되기 때문에 Au범프와의 강성의 발란스를 취하는 것이 이상적인 조건인 것을 견출하였다.
일반적으로 Au범프의 탄성계수는 종류에 의해 다르게 오지만 7 ~ 10GPa정도의 범위내에 있으므로 빌드업부재의 물성으로서도 동일한 정도의 탄성계수가 바람직하다. 이로 인하여 빌드업부재의 타성계수로서 적어도 5 ~ 10GPa의 범위내에 있는 것이 유효수단으로 결론에 이르렀다.
빌드업부재의 탄성계수가 FR-4와 같은 종래의 부재만의 10 ~20GPa정도로 경화하면 접착제의 선팽창계수가 큰 경우에는 금범프의 가소성 변형이 가속되고 특히 온도사이클시험에 있어서 접속신뢰성의 악화가 염려된다. 그러나 상기는 접착제의 선팽창계수(t)의 발란스로 변화화기 때문에 접착제의 유리전위온도 이하의 선팽창계수가 30 ~ 40ppm이하(빌드업부재의 탄성계수 10 ~ 20GPa의 범위에 대한 계수)의 보다 저팽창계수를 가지는 재료와의 조합이면 종래의 코어베이스의 탄성계수도 접속신뢰성은 충분하게 확보된다.
도 5에는 빌드업부재의 DMA계측에 의한 저장탄성계수와 손실계수의 일반적인 예를 모식적으로 나타내는 그래프이다. 빌드업부재는 기판부재에 가요성제를 혼합한 구성이기 때문에 가요(可撓)제의 영향으로 엑폭시계의 유리전이온도(손실계수의 피크)(Tg2)와는 별도로 70℃~80℃의 영역으로 저온측의 유리전이온도(Tg1)가 나타나는 경우가 일반적이다.
기판단품의 신뢰성을 고려한 경우에는 유리전이온도가 저온측으로서 상기에 의해 탄성계수가 저하하여 기판구성재료간의 응력을 완화시키는 것은 유효한 수단이다.
혹은 종래로부터 실행되고 있는 C4범프에 의한 플립칩실장에서는 납땜범프에 의해 기계적으로 결합하고 언더필링에 의해 보강하는 구조이기 때문에 저온측에 유리전위온도가 존재하고 기판표피층이 저탄성화하는 것은 접속신뢰성을 확보하는점에서 유효한 수단이다.
그런데, 본 발명의 대상인 Au범프와 기판상의 전극패드와의 사이에 접촉압력에 의해 전기적인 접속을 실행하고 있는 실장구조에 있어서는 반도체장치의 동작환경온도와 일반적으로 실행되고 있는 고온방치와 고온고습등의 내열내습시험을 시험온도인 85℃부근에서 보유유지되면 상기는 빌드업부재의 천이영역부근에 있어서 보유유지되는 것을 의미한다.
이로 인하여 필연적으로 Au범프와 전극패드와의 사이의 접촉압력은 빌드업부재의 천이영역에서의 점착탄성효과에 의한 응력완화(b)에 의해 시간존재로 서서히감소하고 접속신뢰성을 악화시키게 된다.
도 6은 도 5에 나타나는 물질성의 빌드업부재에 85℃에 있어서 인장예정굴곡을 전하고 변위를 보유유지할 때의 응력변화를 실험에 의해 산출한 결과이다. 도 6에 나타나는 바와 같이 5시간의 정도의 보유유지에 의해 초기 60%정도까지 응력완화가 발생하고 있고 탄성계수의 연질화분을 포함하면 85℃에 5시간보유유지하는 것만으로 실온에 있어서의 접촉압력의 약50%정도까지 감소해버리는 것이 예상된다.
따라서, 접촉압력에 의해 전기적인 접속을 실행하는 실장구조에 있어서는 지금까지의 일반적인 상식과는 다르게 100℃이하로 유리전위온도가 존재하는 가요제를 사용하고 있지 않는(바꾸어말하면 100℃이하로 유리전위온도(Tg1)가 존재하지 않음)빌드업부재를 이용한 다층빌드업기판을 사용하는 것이 유효한 수단이라는 결론에 도달한다.
다음으로 상기 경위에 의거하여 이루어진 본 발명의 구체적인 실시형태에 대해서 설명한다.
도 1은 본 발명의 한 실시형태인 반도체실장구조의 단면도이다.
도 1에 있어서 LSI칩(1)의 알루미늄전극패드상에는 금속제의 범프전극(2)이 형성되어 있다. 상기 범프전극(2)은 접촉면이 산화하지 않는 것 또는 프로세스적으로도 양산성이 우수한 볼 본딩기술과 도금기술로 형성이 가능한 금(Au)을 채용하는 것이 바람직하다. 본 발명의 한 실시형태에서는 스터드 범핑(Stud Bumping)기술에 의해 형성한 금범프를 이용하여 실장한 경우를 나타내고 있다.
Au범프전극의 사이즈는 제품칩의 전극패드의 피치에 의해 달라지지만 50 ~ 100㎛의 피치제품에 있어서는 범프전극 40 ~ 60㎛정도가 바람직하고 실장후의 범프전극 높이는 20 ~ 30㎛정도가 바람직하다.
탑재하는 기판은 일반적으로 제품기기의 머더보드로서 광역으로 이용되어 있고 FR-4등의 유기기판에게 2차실장을 고려한 경우의 열적합성 또는 협피치에 대응이 가능한 기판을 고려한 경우 현상태의 FR-4와 같은 라미네이트 타이프의 기판에서는 상기 기술한 바와 같은 패드피치로 라인과 스페이스를 확보하는 것이 프로세스상 곤란하다.
상기로 인하여 코어부재의 상층에 빌드업부재를 매개하여 배선층을 적층하여 올려가고 빌드업타입의 기판이 현상태에서는 적절하고 본 발명도 상기와 같은 유기기판에 탑재한 경우에 대해서 특히 유효하다.
빌드업층(6)은 기판코어부재(5)의 상층에 한층당 30㎛정도로 2~3층 적층하여 올려지고 배선층이 구성된다. 기판의 최상층에 전극패드(4)가 형성되고 이 전극패드(4)의 영역에 두께 30 ~ 50㎛정도의 시트형으로 형성된 접착제(3)가 가압착된다. 그리고 LSI칩(1)상에 형성된 범프전극(2)은 빌드업층(6)상에 형성되어 있는 전극패드(4)에 대응하는 위치에서 부착되고 180℃ ~ 250℃정도의 온도로 열압착에 의해 탑재된다.
이 때 열압착하중에 의해 범프전극 2군은 기판탑재면의 평탄도에 익숙해지도록 변형하고 상기 상태에서 범프전극 2군의 주변을 일괄봉입하는 형으로 접착제(3)가 경화한다.
상기에 의해 LSI칩(1)상에 형성된 범프전극2군은 압착시의 잔류응력과 접착제(3)의 열수축 및 경화수축에 의해 배선기판상에 형성된 전극패드 2군과 접촉압력에 의해 전기적으로 접속된다.
또한, 접착제(3)의 재료로서는 접착신뢰성이 높고 열팽창계수도 비교적 작은 엑폭시계의 열경화성 수지를 이용하는 것이 바람직하고 예를들면 니켈(Ni)등의 도전성의 입자(또는 필러로 명기)를 혼입시키는 것에 의해 이방도전재료로서 전기적으로 접속신뢰성의 한계향상이 가능하다.
상기와 같은 제조프로세스에서 제작된 반도체실장구조에 있어서 다음의 (1) ~ (3)의 3개의 물질성에 관한 요소가 있다.
(1) 범프전극(2)과 기판상에 형성된 전극패드(4)와의 전기적인 접속을 실행하기 위하여 충진된 접착제(3)의 TMA(Thermomechanical analyzer)에 의한 계측으로 접착제(3)의 유리전위온도이하에 있어서의 평균적인 선팽창계수가 20ppm이상 60ppm이하인 접착제로 구성되어 있는 것.
(2) 탑재된 기판의 최표피층의 유기부재(본 발명의 실시형태에서는 빌드업부재)(6)의 DMA(Determination of dynamic mechanical property : ISO규격 6721- 1 ~ 7)에 의한 계측으로 실온(20℃)에서의 저장탄성계수(Ea')의 계측결과가 5 ~ 10GPa의 범위내이고 가능하면 실온에서 100℃의 범위에서 5GPa이상인 것으로 구성될 것.
(3) 탑재된 기판의 최표피층의 유기부재(본 발명의 실시형태에서는 빌드업부재)(6)의 동일한 DMA계측에서 구해지는 손실계수(tanδEa')의 계측결과에 있어서 100 ~ 250℃의 범위에는 피크가 존재하지만 0℃ ~ 100℃의 범위에는 피크가 존재하지 않는 다층기판으로 구성되어 있는 것.
상기 물질성에 관한 요소(1) ~ (3)이 전부 만족되는 조건의 제조방법으로 반도체장치를 제조했을 경우에는 상기 반도체장치는 최고의 퍼포먼스가 발휘된다.
즉, 반도체장치의 제조방법에 있어서 전극패드(4)가 형성된 다층배선기판(5)의 표피층의 유기부재(6)이고 DMA계측에 의한 저장탄성계수가 실온 환경에서 5 ~10GPa의 범위이고 또한 DMA계측에 의한 실온계수의 피크치(유리전이온도)가 100℃~250℃ 범위내에 존재하고 0℃~100℃의 범위내에는 존재하지 않는 유기부재(6)를 이용하여 반도체장치의 보증온도범위내의 냉각하한온도에서 범프전극(2)과 다층배선기판(5)상에 형성된 전극패드(4)가 각각 탄성변형범위내에서 전기적으로 접촉하도록 TMA계측에 의한 선팽창계수가 20 ~ 60ppm의 범위의 접착제(3)를 다층배선기판(5)의 전극패드(4)상에 압착하고 LSI칩(1)의 범프전극(2)과 다층배선기판(5)의 전극패드(4)를 열압착하여 접착제(3)를 경화시켜서 범프전극(2)과 다층배선기판(5)의 전극패드(4)를 전기적으로 접속한다.
이상과 같이 본 발명의 한 실시형태에 의하면 접착제(3)의 선팽창계수를 20ppm ~ 60ppm으로 하고 빌드업부재(6)의 탄성계수를 5GPa ~ 10GPa로 하고 빌드업부재(6)를 상기 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위에서 존재하고 0℃ ~ 100℃의 범위에서는 존재하지 않는 다층빌드업 기판으로한 것이므로 LSI칩상에 형성된 범프전극과 배선기판상의 전극패드와의 전기적 접속을 보증온도범위내에 있어서 고신뢰로 확보할 수 있는 반도체장치 및 그 제조방법을 실현하는 것이 가능하다.
또한, 상기 기술한 예는 상기요소(1) ~ (3)을 전부 만족시키는 경우의 예이지만 예를들면 상기 요소(1)과 (2)만 혹은 요소(1)과 (3)만을 만족하여도 충분한 개선효과를 기대하는 것이 가능하다.
요소(1) 과 (3)만을 만족시키는 경우에는 빌드업부재(6)의 탄성계수를 1 ~ 20GPa로 하고 접착제(3)의 유리전위온도이하의 선팽창계수가 20 ~ 40ppm인 것이 바람직하다.
또한, 본 발명의 실시형태에서는 코어부재와 빌드업부재가 분리한 구성이기 때문에 빌드업부재의 물질성으로서 취급되고 있지만 장래적인 기판기술의 진보에 의해 협피치에 대응이 가능한 기판구조의 구성이 변화한 경우에 있어서도 발명의 본질로서는 기판표피층의 유기부재의 물질성이 상기 요건을 만족하는 것이면 동일한 효과를 구하는 것이 가능하다.
본 발명에 의하면 LSI상에 형성된 범프전극과 탑재기판상에 형성된 전극패드의 접촉압력에 의해 전기적인 접속이 달성되는 반도체실장구조에 있어서 (1) 접착제(3)의 선팽창계수를 20ppm ~ 60ppm으로 하는 것 (2) 빌드업부재(6)의 탄성계수를 5GPa ~ 10GPa로 하는 것 (3) 빌드업부재(6)를 상기 손실계수의 피크치(유리정위온도)가 100℃ ~ 250℃의 범위로 존재하고 0℃ ~ 100℃의 범위에서는 존재하지 않는 다층빌드업기판으로 하는 것의 3개의 요소(1) ~ (3)의 전체를 만족시키지만 요소(1)과 (3)을 만족시키거나 혹은 (1)과 (2)를 만족시키도록 구성한 것으로 LSI칩상에 형성된 범프전극과 배선기판상의 전극패드와의 전기적접속을 보증온도범위내에 있어서 고신뢰로 확보할 수 있는 반도체장치 및 그 제조방법을 실현하는 것이 가능하다.

Claims (7)

  1. LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서,
    상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는 것을 특징으로 하는 반도체장치.
  2. LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상에 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서,
    상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내로 하는 것을 특징으로 하는 반도체장치.
  3. LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서,
    상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 60ppm의 범위로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는 것을 특징으로 하는 반도체장치.
  4. LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에 상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치에 있어서,
    상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 상기 접착제의 TMA계측에 의한 선팽창계수를 20 ~ 40ppm의 범위로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 저장탄성계수가 실온환경에서 10 ~ 20GPa의 범위내로 하고,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재의 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는 것을 특징으로 하는 반도체장치.
  5. 청구항 1에서 청구항 4중 어느 한항에 있어서,
    상기 다층배선기판의 표피층의 유기부재는 빌드업재료인 것을 특징으로 하는 반도체장치.
  6. 청구항 1에서 청구항 4중 어느 한항에 있어서,
    상기 접착제는 도전입자가 혼재된 이방도전재료인 것을 특징으로 하는 반도체장치.
  7. LSI칩상의 전극패드면에 금속제의 범프전극이 형성되고 상기 LSI칩의 범프전극의 배치위치에 대응하는 위치에 금속제의 전극패드가 형성된 다층배선기판상에상기 LSI칩상의 금속제의 범프전극이 접착제를 매개하여 압착탑재되고 상기 범프전극과 다층배선기판의 전극패드가 전기적으로 접속되는 반도체장치의 제조방법에 있어서 ,
    상기 전극패드가 형성된 다층배선기판의 표피층의 유기부재로서 DMA계측에 의한 저장탄성계수가 실온환경에서 5 ~ 10GPa의 범위내이고 또한 DMA계측에 의한 손실계수의 피크치(유리전위온도)가 100℃ ~ 250℃의 범위내에 존재하고 0℃ ~ 100℃의 범위내에는 존재하지 않는 상기 유기부재를 이용하고,
    상기 반도체장치의 보증온도범위내의 냉각하한온도에서 상기 범프전극과 상기 다층배선기판상에 형성된 전극패드가 각각의 탄성변형범위내에서 전기적으로 접촉하도록 TMA계측에 의한 선팽창계수가 20 ~ 60ppm의 범위의 접착제를 상기 다층배선기판의 전극패드상에 압착하고,
    상기 LSI칩의 범프전극과 상기 다층배선기판의 전극패드를 열압착하여 상기 접착제를 경화시켜 상기 범프전극과 상기 다층배선기판의 전극패드와 전기적으로 접속하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2001-0045078A 2000-08-04 2001-07-26 반도체장치 및 그 제조방법 KR100441382B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00236467 2000-08-04
JP2000236467A JP2002050718A (ja) 2000-08-04 2000-08-04 半導体装置

Publications (2)

Publication Number Publication Date
KR20020012126A true KR20020012126A (ko) 2002-02-15
KR100441382B1 KR100441382B1 (ko) 2004-07-23

Family

ID=18728501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0045078A KR100441382B1 (ko) 2000-08-04 2001-07-26 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6646350B2 (ko)
JP (1) JP2002050718A (ko)
KR (1) KR100441382B1 (ko)
TW (1) TW497238B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
US6989586B2 (en) * 2003-03-31 2006-01-24 Intel Corporation Integrated circuit packages with reduced stress on die and associated substrates, assemblies, and systems
WO2004094550A1 (en) * 2003-04-10 2004-11-04 3M Innovative Properties Company Heat-activatable adhesive
US7034403B2 (en) * 2003-04-10 2006-04-25 3M Innovative Properties Company Durable electronic assembly with conductive adhesive
JP4360240B2 (ja) * 2004-03-22 2009-11-11 日立化成工業株式会社 半導体装置と半導体装置用多層基板
KR20060018453A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 히트 싱크를 갖는 반도체 소자
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
US8159825B1 (en) * 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
US8008767B2 (en) 2006-09-13 2011-08-30 Sumitomo Bakelight Co., Ltd. Semiconductor device
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法

Also Published As

Publication number Publication date
US20020072145A1 (en) 2002-06-13
JP2002050718A (ja) 2002-02-15
US6646350B2 (en) 2003-11-11
KR100441382B1 (ko) 2004-07-23
TW497238B (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
US7061122B2 (en) Components, methods and assemblies for multi-chip packages
US6224711B1 (en) Assembly process for flip chip package having a low stress chip and resulting structure
US5834848A (en) Electronic device and semiconductor package
US7728440B2 (en) Warp-suppressed semiconductor device
US7462939B2 (en) Interposer for compliant interfacial coupling
US20020011657A1 (en) Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same
JP2004362602A (ja) Ｒｆｉｄタグ
US20060110927A1 (en) Package for a semiconductor device
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
US20070235881A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device
KR100441382B1 (ko) 반도체장치 및 그 제조방법
JP2006324393A (ja) 半導体装置及びその製造方法
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
US20020063324A1 (en) Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
WO2004023392A1 (ja) Rfidタグ
JP2002289735A (ja) 半導体装置
WO2004018719A1 (en) Negative volume expansion lead-free electrical connection
JP4243077B2 (ja) 半導体装置およびその製造方法
KR20100020771A (ko) 반도체 패키지의 제조 방법
KR100997790B1 (ko) 반도체 패키지용 기판 및 그의 제조 방법
Nishida et al. Ultra-Thin and High-Density Packaging Using Both Sides Flip Chip Technology
JP2000340692A (ja) 配線基板、半導体装置、電子装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee