KR20020010055A - 반도체 장치의 식각방법 - Google Patents
반도체 장치의 식각방법 Download PDFInfo
- Publication number
- KR20020010055A KR20020010055A KR1020000043845A KR20000043845A KR20020010055A KR 20020010055 A KR20020010055 A KR 20020010055A KR 1020000043845 A KR1020000043845 A KR 1020000043845A KR 20000043845 A KR20000043845 A KR 20000043845A KR 20020010055 A KR20020010055 A KR 20020010055A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- conductive layer
- insulating layer
- layer
- semiconductor device
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 11
- 238000004148 unit process Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 식각방법에 관한 것으로서 본 발명의 방법은 제 1 도전층, 제 1 절연층, 제 2 절연층 및 제 2 도전층의 적층 구조를 가진 반도체 장치에 있어서, 상기 제 1 절연층, 제 2 절연층 및 제 2 도전층을 제 2 도전층의 식각장비 내에서 순차적으로 식각한다. 따라서, 본 발명에서는 한 장비 내에서 도전층과 절연층을 식각함으로써 공정을 단순화할 수 있다.
Description
본 발명은 반도체 장치의 식각방법에 관한 것으로서, 특히 도전층 상에 적층된 절연층, 절연층, 도전층을 도전층의 식각장비 내에서 순차적으로 식각함으로써 공정을 단순화할 수 있는 식각방법에 관한 것이다.
일반적으로 반도체 장치의 제조공정은 실리콘 웨이퍼 상에 도전층과 절연층을 도포하고 식각하여 소정의 패턴을 형성하여 전기적 회로를 구현하는 것이다. 따라서, 하나의 완성된 반도체 소자를 제조하기 위해서는 수많은 도포공정과 식각공정이 요구된다.
특히 최근에 반도체 소자의 미세화로 각 단위공정을 수행한 다음에는 오염을 제거하기 위하여 많은 세척공정을 거치게 된다.
이와 같은 단위공정과 단위공정 사이의 세척공정은 불량발생을 줄이기 위하여 필연적으로 수반되는 공정이므로 단위공정의 수가 증가될수록 전체적인 공정기간이 길어지는 단점이 있다.
따라서, 반도체 제조사들은 공정의 단순화를 위하여 많은 연구와 시간을 투자하고 있다.
통상적으로 반도체 소자의 도전층으로 폴리실리콘을 많이 사용하고 있다. 이와같은 폴리실리콘으로 형성된 도전층을 상부 도전층과 절연시키기 위해서 산화막과같은 절연층을 이들 사이에 형성한다.
폴리실리콘 도전층 상에 제 1 절연층 및 제 2 절연층을 형성한 다음에 그 위에 다시 폴리실리콘 도전층을 형성한 경우에는 상부 도전층을 패턴닝하고 연속적으로 하부의 절연층을 식각할 경우가 발생된다.
이와 같은 공정 조건에서 종래에는 상부 폴리실리콘 도전층은 폴리실리콘 식각장비, 예컨대 미국 AMT 사의 DPS PLOY-ESC 장비를 사용하여 SF6 및 Cl2 식각가스로 식각한다. 이어서, 폴리실리콘 식각공정시 표면에 응축된 가스를 제거하기 위하여 수세(SCRUBBER)공정을 거친다. 다음에 절연층 식각장비, 예컨대 미국 AMT사의 CENTURA(MxP+) OXIDE-ESC 장비를 사용하여 CHF3, CF4 및 Ar 식각가스로 식각한다.
따라서, 종래의 방식은 폴리실리콘 식각설비와 산화막 식각설비가 각각 구비되어야 하므로 설비의 효용성이 떨어질 뿐만 아니라 공정기간이 길어지는 문제가 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 도전층 식각설비 내에서 도전층과 절연층을 순차적으로 식각함으로서 설비의 효용성을 향상시키고 공정을 단순화할 수 있는 반도체 장치의 식각방법을 제공하는 데 있다.
도 1은 본 발명에 의한 도전층, 절연층, 절연층, 도전층이 적층된 상태를 나타낸 도면.
도 2는 본 발명에 의한 도전층, 절연층, 절연층, 도전층의 적층 구조를 선택적으로 식각한 상태를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 제 1 도전층
14 : 제 1 절연층 16 : 제 2 절연층
18 : 제 2 도전층 20 : 포토레지스트
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 방법은 제 1 도전층, 제 1 절연층, 제 2 절연층 및 제 2 도전층의 적층 구조를 가진 반도체 장치에 있어서, 상기 제 1 절연층, 제 2 절연층 및 제 2 도전층을 제 2 도전층의 식각장비 내에서 순차적으로 식각하는 것을 특징으로 하는 반도체 장치의 식각방법.
상기 제 1 및 제 2 절연층의 식각 가스는 CF4 가스를 사용한다. 상기 식각 가스에 HeO2 또는 N2를 혼합하여 사용한 것이 바람직하다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 의한 도전층, 절연층, 절연층, 도전층이 적층된 상태를 나타낸다. 반도체 기판(10) 상에 제 1 도전층(12)으로 폴리실리콘을 도포하고, 그 위에 제 1 절연층(14)으로 제 1 산화막을 도포하고 , 제 1 산화막 상에 제 2 절연층(16)으로 제 2 산화막을 도포한다. 이어서, 제 2 절연층(16) 상에 제 2 도전층(18)으로 폴리실리콘을 도포한다. 제 2 도전층(18) 상에 포토레지스트(20)를 도포하고 노광 현상 공정을 거쳐서 마스크 패턴을 형성한다.
도 2는 본 발명에 의한 도전층, 절연층, 절연층, 도전층의 적층 구조를 선택적으로 식각한 상태를 나타낸다. 도 2는 상기 마스크 패턴을 사용하여 제 2 도전층(18), 제 2 절연층(16)을 순차적으로 식각하고 제 1 절연층(14)를 일정 깊이로 식각한 후에 마스크 패턴을 제거한 상태를 나타낸다.
식각공정은 미국 AMT 사 P5000(MxP+) POLY-ESC 장비에서 다음 조건으로 식각공정을 수행한다.
ME : 35mT/130W/30G/10SF6/40Cl2/EPD+100%
OE : 35mT/300W/30G/80CF6/5HeO2/95"
즉, SF6 및 Cl2 식각가스를 사용하여 먼저 폴리실리콘인 제 2 도전층을 식각하고 이어서, CF6 및 HeO2 식각가스를 사용하여 제 2 절연층 및 제 1 절연층의 일부를 식각한다.
여기서, 산화막 식각가스 중 HeO2는 N2를 사용할 수도 있다.
그러므로, 기존의 식각방식에 비하여 폴리실리콘을 식각한 다음에 표면에 응축된 가스를 제거하기 위한 수세공정과 산화막 식각설비를 거치지 않고 도전층과 절연층의 식각이 한 설비 내에서 가능하므로 공정이 단순화된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수있음을 이해할 수 있을 것이다.
이상, 설명한 바와 같이 본 발명에서는 하나의 식각설비 내에서 식각가스를 달리하여 폴리실리콘과 산화막을 연속적으로 식각함으로써 공정을 단순화할 수있다.
Claims (4)
- 제 1 도전층, 제 1 절연층, 제 2 절연층 및 제 2 도전층의 적층 구조를 가진 반도체 장치에 있어서, 상기 제 1 절연층, 제 2 절연층 및 제 2 도전층을 제 2 도전층의 식각장비 내에서 순차적으로 식각하는 것을 특징으로 하는 반도체 장치의 식각방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 절연층의 식각 가스는 CF4 가스인 것을 특징으로 하는 반도체 장치의 식각방법.
- 제 2 항에 있어서, 상기 식각 가스에 HeO2 및 N2를 혼합하여 사용한 것을 특징으로 하는 반도체 장치의 식각방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 도전층은 폴리실리콘이고 상기 절연층은 산화막인 것을 특징으로 하는 반도체 장치의 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043845A KR20020010055A (ko) | 2000-07-28 | 2000-07-28 | 반도체 장치의 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043845A KR20020010055A (ko) | 2000-07-28 | 2000-07-28 | 반도체 장치의 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020010055A true KR20020010055A (ko) | 2002-02-02 |
Family
ID=19680644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000043845A KR20020010055A (ko) | 2000-07-28 | 2000-07-28 | 반도체 장치의 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020010055A (ko) |
-
2000
- 2000-07-28 KR KR1020000043845A patent/KR20020010055A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| CN107564803A (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| WO2004034442A2 (en) | Method for semiconductor gate width reduction | |
| KR20020010055A (ko) | 반도체 장치의 식각방법 | |
| KR100338097B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100253392B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| KR100213212B1 (ko) | 식각방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH07135198A (ja) | エッチング方法 | |
| KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
| KR0147771B1 (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
| KR950013693B1 (ko) | 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 | |
| KR20000065842A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20040102405A (ko) | 반도체 소자의 제조방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| KR19980056995A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| JPH0613354A (ja) | 半導体装置とその製造方法 | |
| KR19990005875A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20020002932A (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |