KR20020007949A - 패턴 측정 장치 및 측정 방법 - Google Patents

패턴 측정 장치 및 측정 방법 Download PDF

Info

Publication number
KR20020007949A
KR20020007949A KR1020000054768A KR20000054768A KR20020007949A KR 20020007949 A KR20020007949 A KR 20020007949A KR 1020000054768 A KR1020000054768 A KR 1020000054768A KR 20000054768 A KR20000054768 A KR 20000054768A KR 20020007949 A KR20020007949 A KR 20020007949A
Authority
KR
South Korea
Prior art keywords
pattern
measuring
dimension
measurement
automatic
Prior art date
Application number
KR1020000054768A
Other languages
English (en)
Other versions
KR100700467B1 (ko
Inventor
니따신지
Original Assignee
고미야 히로요시
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고미야 히로요시, 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 고미야 히로요시
Publication of KR20020007949A publication Critical patent/KR20020007949A/ko
Application granted granted Critical
Publication of KR100700467B1 publication Critical patent/KR100700467B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Abstract

반도체를 제조할 때 LSI 회로 등의 미세 패턴 중, 자동 치수 측정 장치를 이용하여 배선 패턴으로 대표되는 광범위에 미치는 길게 연속된 패턴의 치수를 측정할 때, 측정자가 지정하는 특정 패턴의 치수에 대하여 개인차 없이 위치를 결정하여 측정한다.
LSI 회로중에 있어서 존재하는 미세 패턴의 치수를 측정하는 장치로서, 피측정 패턴에 대하여 자동 정렬·자동 기준점 맞춤 기능과, 정렬 포인트·기준점으로부터 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행하는 기능과, 지정된 임의 패턴의 치수의 자동 측장을 행하는 기능과, 측정된 패턴의 치수의 자동 집계·통계 처리를 행하는 기능을 갖는다.

Description

패턴 측정 장치 및 측정 방법{PATTERN MEASURING DEVICE AND PATTERN MEASURING METHOD}
본 발명은 반도체를 제조할 때 LSI 회로 등의 웨이퍼 상의 미세 패턴의 치수를 자동 측정하는 장치 및 방법에 관한 것이다. 더욱 구체적으로는, 측장 SEM(SEM은 주사형 전자 현미경) 등의 자동 치수 측정 장치를 이용하여, 웨이퍼 상의 광범위에 걸치는 패턴의 치수를 자동 측정하는 장치 및 방법에 관한 것이다.
종래에 사용되었던 자동 치수 측정 장치에는 예를 들어 측장 SEM이 있는데, 도4에 도시한 LSI 회로에 있어서의 배선과 같은 긴 라인 패턴(1)에 대하여, 광범위에 미치는 패턴 치수를 측정할 때는 측정 화면상에 나타난 목적의 패턴의 측정 위치(2)를 인간의 손에 의해서 지정함으로써 그 때마다 측정했다.
현재, 반도체를 제조할 때 LSI 회로에 있어서의 패턴의 미세화가 가속됨에 따라서 배선 부분 등의 라인 폭도 더욱 좁아지기만 한다. 그로 인해, LSI를 제조할 때 패턴 형성시에는 레지스트 형상의 조도(요철), 기초 단차의 영향 등 여러가지 폐해를 입게 되는 치수를 제어하는 것이 곤란한 상황으로 되어 있다. 따라서, 배선과 같은 광범위에 걸치는 긴 라인에 대하여 특정한 패턴 치수를 개인차 없이 측정하고, 또한 얻어진 데이터를 통계적으로 처리함으로써 프로세스의 우위성, 안정성, 즉 패턴 가공 장치의 정밀도를 확인하는 것이 필요하다. 그러나, 상기에 제시한 종래의 방법에서는 인간에 의한 장소의 특정 및 치수 측정이 행해지므로, 측정 자체에 개인차가 발생해 버려서 정확한 패턴 평가를 행하는 것이 불가능하다.
본 발명은 이상과 같은 과제를 해결하려고 하는 것으로, 광범위에 미치는 패턴 중 지정한 정확한 측정 위치에 있어서의 패턴 치수를 자동적으로 측정할 수 있도록 하는 것이다.
도1은 본 발명에 있어서의 패턴 치수 측정의 흐름을 도시한 개략도.
도2는 본 발명에 의한 치수 측정 방법을 도시한 개략도.
도3은 본 발명에 의한 자동 치수 측정 장치의 구성 개략도.
도4는 종래의 치수 측정 방법을 도시한 개략도.
<도면의 주요 부분에 대한 부호의 설명>
1, 3 : 라인 패턴
2, 4 : 측정 장소
5 : 측정 장소의 좌표를 설정하기 위한 십자 표시
6A, 6B : 기준점
7A, 7B : 기준점의 좌표를 설정하기 위한 십자 표시
8 : 실제로 치수를 측정하려고 하는 웨이퍼
9 : 로드 로크 챔버
10 : 진공 챔버
11 : XY 스테이지
12 : 광학 현미경
13 : 전자 현미경
14 : CPU(컴퓨터)
청구항 1에 기재된 패턴 측정 장치는, 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 수단과, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를 결정하는 수단과, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 수단을 포함하는 것이다.
청구항 2에 기재된 패턴 측정 장치는 청구항 1에 기재된 웨이퍼 패턴 측정 장치에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 수단을 포함하는 것이다.
청구항 3에 기재된 패턴 측정 방법은, 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 단계와, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를결정하는 단계와, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 단계를 포함하는 것이다.
청구항 4에 기재된 패턴 측정 방법은 청구항 3에 기재된 웨이퍼 패턴 측정 방법에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 단계를 포함하는 것이다.
본 발명의 자동 치수 측정 장치 및 방법에서는 반도체를 제조할 때 필요해지는 LSI 회로로서 웨이퍼 상에 형성되는 패턴을 임의의 수만큼 화상 등록해 두고, 이것을 기준 패턴으로 한다. 반도체의 제조시에 웨이퍼 상에 형성된 일정 패턴의 치수를 측정하려고 할 때, 피측정 패턴에 대응하는 기준 패턴을 취출하여 그 화상을 이용함으로써, 피측정 패턴에 대한 자동 정렬 또는 자동 기준점 맞춤을 행하고, 피측정 패턴의 정렬 위치 또는 기준점으로부터 임의의 좌표 위치에 존재하는 패턴을 자동 측장할 수 있도록 한 것이다.
그 수단으로서는, 우선 기준 패턴에 대하여 측정하고 싶은 좌표 위치의 근방에 있는 임의의 적어도 두 군데의 포인트를 정렬 포인트, 또는 기준점으로서 설정하고, 여기에 정확하게 자동 정렬 또는 자동 기준점 맞춤을 행한다.
다음에, 측정하고 싶은 좌표 위치가 조금 전 설정한 정렬 포인트, 또는 기준점으로부터 어느 정도의 거리에 위치하는지를 좌표 측정에 의해 구한다.
다음에, 웨이퍼 상에 형성된 피측정 패턴에 대하여 기준 패턴의 정렬 포인트 또는 기준점에 대응하는 정렬 포인트 또는 기준점을 찾아낸다. 그리고, 이 기준점으로부터 기준 패턴에서의 측정 좌표를 기초로 측정하고 싶은 좌표 위치를 산출한다. 그렇게 하면 긴 패턴을 측정하는 경우에 있어서도 완전히 동일한 장소를 지정하여 측정할 수 있다.
이상의 방법을 다른 LSI 칩에 대하여 반복해서 행함으로써 웨이퍼 내의 임의의 수의 패턴에 있어서의 기초 단차의 차이 등에 따른 치수의 균일성, 편차 등의 확인을 행할 수 있다. 또, 이들의 치수 데이터를 지정 위치마다 자동 집계·통계 처리함으로써 프로세스의 안정성을 확인할 수 있다.
다음에, 패턴 치수 측정의 순서를 구체적으로 설명한다.
도1은 실제로 패턴 치수를 측정하는 경우의 공정 흐름, 도2는 본 발명에 의한 치수 측정 방법을 설명하기 위한 패턴 개략도, 도3은 자동 치수 측정 장치의 구성 개략도이다.
도1의 공정 흐름에 표시한 단계 1에서, 반도체 제조에서 사용하는 임의의 패턴에 관해서 자동 정렬 패턴 또는 기준 패턴의 등록을 행한다.
단계 2에서 치수를 측정하려고 하는 임의의 지정 패턴(피측정 패턴)의 등록을 행한다.
단계 3에서 선택된 기준 패턴에 대하여 자동 정렬 포인트 또는 기준점을 설정하고, 이 자동 정렬 포인트·기준점으로부터 치수를 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행한다.
이 단계에 대하여 구체적으로 설명한다.
도2에 도시한 바와 같이, 광범위에 미치는 라인 패턴(3)중 임의의 지정된 측정 장소(4)를 설정으로 하기 위해서 화면상에 십자 표시의 커서(5)를 표시시키고SEM 등의 화상 데이터를 등록한다. 이 경우, 측정 장소(4)에 있어서 라인 패턴(3)의 라인 선폭을 측정하는 것을 목적으로 한다.
다음에, 그 근방에 있는 임의의 포인트(6A)를 설정하기 위해서 화면상에 십자 표시의 커서(7A)를 표시시키고, 이것을 제1 정렬 포인트 또는 제1 기준점으로 한다.
마찬가지로, 다른 장소에 임의의 포인트(6B)를 설정하기 위해서 화면상에 십자 표시의 커서(7B)를 표시시키고, 이것을 제2 정렬 포인트 또는 제2 기준점으로 한다.
이와 같이 기준점을 복수 배치함으로써, 실제로 측정하고 싶은 패턴(4)의 좌표가 두 개의 정렬, 또는 기준점(6A, 6B)의 좌표로부터 스테이지의 이동량을 기초로 결정된다.
즉, 이 기준점(6A, 6B)으로부터 라인 패턴(3)의 지정된 측정 장소(4)까지의 거리를 각각의 좌표 데이터로부터 계산한다. 계산된 값을 이용하면 기준점(6A, 6B)으로부터 측정하고 싶은 패턴(3)의 측정 장소(4)까지의 거리가 고정된다. 이와 같이 하면, 다른 측정자가 측정해도 기준점(6A, 6B)의 위치를 정확하게 설정함으로써 임의의 측정하고 싶은 패턴(3)의 측정 장소(4)가 정확하게 고정된다. 이것을 레시피 중에 위치 정보로서 설정하면 개인차 없이 치수의 측정을 자동으로 행할 수 있다.
다음에, 단계 4에서 웨이퍼에 형성된 피측정 패턴에 대하여 제1 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다.
단계 5에서 제2 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다.
단계 6에서 지정된 측정 장소로 이동하여 치수의 자동 측정을 행한다.
이상의 단계 4 내지 6은 기준 패턴에 있어서의 기준점의 설정과, 지정된 측정 장소의 결정 및 치수 측정과 동일한 방법에 의해 행한다. 이에 따라, 기준점(6)의 위치를 정확하게 설정하고, 다른 측정자가 측정해도 피측정 패턴(3)의 측정 장소(4)가 정확하게 고정되며, 그 위치에서의 패턴 치수의 자동 측정이 가능해진다.
다음에, 단계 7에서 측정된 패턴 치수의 자동 집계·통계 처리를 행한다.
도3은 본 발명에 의한 패턴 치수 자동 측정을 실시하는 자동 치수 측정 장치의 개략 구성을 도시한 도면이다. 도3에 있어서, 도면 부호 8은 실제로 치수를 측정하려고 하는 웨이퍼, 9는 로드 로크 챔버, 10은 진공 챔버, 11은 XY 스테이지, 12는 광학 현미경, 13은 전자 현미경, 14는 화상 처리를 행하는 CPU 또는 컴퓨터를 나타낸다.
도3을 참조하여 패턴 치수 측정에 대하여 설명한다.
처음에 웨이퍼(8)를 로드 로크 챔버(9)를 통해서 진공 챔버(10) 내의 XY 스테이지(11) 상에 흡착시켜 고정한다.
다음에, 웨이퍼(8) 내의 LSI 칩의 피측정 패턴에 대하여 제1 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다(단계 4). 또한, 제2 기준점에 있어서의 자동 정렬·자동 기준점 맞춤을 행한다(단계 5).
구체적으로는, 웨이퍼(8)를 광학 현미경(12)을 이용하여 저배율에서의 비정밀 정렬·기준점 맞춤을 행하고, 정렬 포인트 또는 기준점(6)을 동정(同定)하여 비정밀의 위치 결정을 행한다. 다음에, 전자 현미경(13)을 이용하여 고배율에서의 정밀 정렬·기준점 맞춤을 행하고, 정렬 포인트 또는 기준점(6)을 다시 동정하여 정확한 위치 결정을 행한다.
다음에, 앞서 레시피에 설정한 정렬 포인트 또는 기준점(6)과, 측정하고 싶은 임의의 측정 위치(4)(지정 위치)의 위치 정보를 이용하여 패턴의 자동 측정을 행한다(단계 6).
이 방법을 웨이퍼 내의 다른 LSI 칩에 대하여 반복 실시함으로써, 복수의 LSI 칩의 임의의 수의 패턴에 있어서의 치수의 측정을 행할 수 있다.
또한, 얻어진 데이터를 CPU(14)에 의해 자동 집계·통계 처리함으로써, 측정한 패턴의 웨이퍼 내의 균일성, 편차(표준 편차 등)를 자동적으로 구하는 것이 가능해진다(단계 7).
이상 설명한 바와 같이 본 발명에 따르면, LSI 회로중에 있어서 존재하는 미세 패턴의 치수를 측정하는 장치로서, 도1에 도시한 바와 같은 자동 정렬·자동 기준점 맞춤 기능과, 정렬 포인트·기준점으로부터 측정하려고 하는 임의의 지정 위치까지의 좌표·거리의 측정을 행하는 기능과, 지정된 임의 패턴의 치수의 자동 측장을 행하는 기능과, 측정된 패턴의 치수의 자동 집계·통계 처리를 행하는 기능을 갖는 패턴 자동 측정 장치가 얻어진다.
또한, 본 발명의 자동 치수 측정 장치 및 방법에서는 반도체를 제조할 때 필요해지는 LSI 회로로서 웨이퍼 상에 형성된 일정 패턴의 치수를 측정하는 경우에있어서 임의의 패턴을 임의의 수만큼 화상 등록하고, 등록된 패턴의 화상을 필요한 만큼 취출하여 정렬시에 이들 화상을 이용함으로써 목적의 패턴을 찾아내며, 자동 정렬 또는 자동 기준점 맞춤을 행하는 것이 가능해지는 패턴 인식 기능을 갖는다.
또한, 상기의 방법에 의해서 얻어진 정렬 위치 또는 기준점으로부터 임의의 좌표 위치에 존재하는 패턴을 자동 측장할 수 있다.
또, 얻어진 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터 등을 통계 처리할 수 있다.
또한, 본 발명에 따르면 반도체를 제조할 때 LSI 회로 등의 미세 패턴 중 자동 치수 측정 장치를 이용하여 배선 패턴으로 대표되는 광범위에 미치는 길게 연속된 패턴의 치수를 측정할 때, 측정자가 지정하는 특정 패턴의 치수에 대하여 개인차 없이 위치를 결정하여 측정하는 것이 가능해진다. 이에 따라, 패턴 가공 장치 또는 프로세스의 우위성을 조사하는 동시에, 그 안정성을 확인할 수 있다.
이상과 같이 본 발명에 의한 패턴 자동 측정 장치 및 방법에 따르면, LSI 칩에 형성된 임의의 패턴에 대하여 임의의 지정 위치의 패턴 치수를 정밀도 높게 측정하는 것이 가능해진다. 또한, 얻어진 데이터를 자동적으로 집계·통계 처리를 행함으로써 작업 효율을 높일 수 있고, 패턴 가공 장치 또는 프로세스의 안정성을 유지하므로 유력한 공구가 된다.

Claims (4)

  1. 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 수단과, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를 결정하는 수단과, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 수단을 포함하는 것을 특징으로 하는 패턴 측정 장치.
  2. 제1항에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 수단을 포함하는 것을 특징으로 하는 패턴 측정 장치.
  3. 웨이퍼 상에 형성되는 소정의 기준 패턴에 대하여 2이상의 기준점과 임의의 패턴 측정 위치를 설정하여 좌표 위치를 결정하는 단계와, 웨이퍼 상에 형성된 피측정 패턴에 대하여 상기 기준 패턴에 대응하는 기준점을 확정하고, 이 기준점으로부터 피측정 패턴 상의 패턴 측정 위치를 결정하는 단계와, 상기 패턴 측정 위치에 있어서 패턴 치수를 측정하는 단계를 포함하는 것을 특징으로 하는 패턴 측정 방법.
  4. 제3항에 있어서, 패턴 치수의 측장 결과를 자동으로 집계하여 측정 위치마다의 데이터를 통계 처리하는 단계를 포함하는 것을 특징으로 하는 패턴 측정 방법.
KR1020000054768A 2000-07-14 2000-09-19 패턴 측정 장치 및 측정 방법 KR100700467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000213565A JP3519348B2 (ja) 2000-07-14 2000-07-14 パターン測定装置及び測定方法
JP2000-213565 2000-07-14

Publications (2)

Publication Number Publication Date
KR20020007949A true KR20020007949A (ko) 2002-01-29
KR100700467B1 KR100700467B1 (ko) 2007-03-28

Family

ID=18709298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054768A KR100700467B1 (ko) 2000-07-14 2000-09-19 패턴 측정 장치 및 측정 방법

Country Status (2)

Country Link
JP (1) JP3519348B2 (ko)
KR (1) KR100700467B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963450B1 (ko) * 2002-02-04 2010-06-17 어플라이드 머티어리얼즈 인코포레이티드 하전입자 반응성 레지스트를 검사하는 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251245A (ja) * 2005-03-09 2006-09-21 Nec Electronics Corp 測長パターン、半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268777B1 (ko) * 1993-11-12 2000-11-01 김영환 반도체소자의 패턴결함 검사방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963450B1 (ko) * 2002-02-04 2010-06-17 어플라이드 머티어리얼즈 인코포레이티드 하전입자 반응성 레지스트를 검사하는 시스템 및 방법

Also Published As

Publication number Publication date
KR100700467B1 (ko) 2007-03-28
JP3519348B2 (ja) 2004-04-12
JP2002031508A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
US6150231A (en) Overlay measurement technique using moire patterns
US6484060B1 (en) Layout for measurement of overlay error
KR100808707B1 (ko) 계측 스테이지 눈금 조정 방법
US9244365B2 (en) Method for measuring pattern misalignment
EP0947828A2 (en) Method and apparatus for improved inspection measurements
CN107561875B (zh) 一种套刻误差量测和问题评估的方法
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
CN116184769A (zh) 套刻对准标识及套刻方法
CN114038776B (zh) 解决因晶圆翘曲形变导致对准偏差的方法
TW202419985A (zh) 基於相關關係的套刻鍵標定心系統及其方法
CN111128829B (zh) 对准方法及校准方法
KR100700467B1 (ko) 패턴 측정 장치 및 측정 방법
KR101647688B1 (ko) 마스크 내 다이 크기 및 개수 자동 획득 방법
CN105446090B (zh) 对准测量方法
JP3948084B2 (ja) 電子線描画用精度測定方法
KR100519374B1 (ko) 반도체 장치의 오버레이 측정 방법
TWI847860B (zh) 用於半導體製程的疊對量測的計量方法
CN117410276B (zh) 一种半导体器件的光学量测结构及其量测方法
KR100408722B1 (ko) 스탭퍼 정렬마크
KR20020065080A (ko) 웨이퍼 워피지 측정 방법
KR0179148B1 (ko) 정렬도 측정용 오버레이 패턴구조
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100342386B1 (ko) 홀 선폭과 샷 스케일 동시 측정 패턴
KR100546336B1 (ko) 복수의 교점을 가지는 오버레이 키 및 이를 이용한오버레이 측정 방법
JPH0964153A (ja) 半導体ウェハのチップ位置認識方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee