KR20020006448A

KR20020006448A - 자기저항효과형 자기헤드의 제조방법

Info

Publication number: KR20020006448A
Application number: KR1020010041101A
Authority: KR
Inventors: 다카다아키오; 사사키가츠키; 시미즈이도시히코; 마츠키고키
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 2000-07-11
Filing date: 2001-07-10
Publication date: 2002-01-19
Also published as: JP2002025020A; US20020066177A1

Abstract

본 발명의 과제는 ESD 또는 EOS로 인한 정전기 파괴를 억제하고, 특성 열화없이 자기저항효과형 자기헤드를 적절하게 제조할 수 있는 방법을 제공하는 것이다. 적층형 자기헤드 형성 공정(S1)에 있어서, MR헤드의 소자회로를 전기적으로 단락시키는 단락 패턴을 형성한다. 정밀연마 공정(S4)을 행하기 전에, 또는 웨이퍼 바아(wafer bar) 절단 공정(S6) 중에서, 단락 패턴이 절단된다.

Description

자기저항효과형 자기헤드의 제조방법{Method for manufacturing magneto-resistive effect type magnetic heads}

본 발명은, 예를 들어 하드 디스크 드라이브에서 재생용 헤드로서 사용되는 자기저항효과형 자기헤드를 제조하는 방법에 관한 것이다.

최근에, 하드 디스크 드라이브 등의 자기기록/재생장치에 있어서는, 자기 기록매체에 기록된 신호를 읽어들이기 위한 재생용 헤드로서, 자기저항효과형 자기헤드(이하, MR헤드라 함)가 널리 사용되고 있다.

이 MR헤드는, 자기저항효과소자(이하, MR소자라 함)의 자기저항효과를 이용하여 자기기록매체 상에 기록된 신호를 읽어들이는 자기헤드이다. 이 MR헤드는 일반적으로, 연자성막으로 이루어지는 상하 한 쌍의 자기 실드 층(magnetic shield layer)과, 이 상하 한 쌍의 자기 실드 층 사이에 비자성 비전도성 막으로 이루어진 갭(gap)과, 이 갭에 매립된 박막으로 형성된 MR 소자를 갖는다. 이 MR 헤드에 있어서, MR 소자는, 그 일부가 외부에 노출하도록 형성되어 있고, 외부 자계의 변화에 대응하여 저항값이 변화하도록 되어 있다. 또한, 이 MR소자는, 한 쌍의 단자부에 전기적으로 접속되어 있고, 외부자계의 변화에 따른 MR소자의 저항값의 변화가, 전압변화로서 그 단자부로부터 검출될 수 있다.

이 MR헤드는, 자기 유도에 의해 자기 기록 매체 상에 기록된 신호를 읽어들이는 인덕티브(inductive)형의 자기헤드에 비해 재생감도가 높고, 약간의 외부 자계의 변화도 확실히 검출할 수 있다. 그러므로, 기록 밀도의 고밀도화를 지향하는 자기기록 재생장치에 대한 재생용 헤드로서 적합하다. 특히, 최근에는, 종래의 이방성 자기저항 효과보다도 큰 거대 자기저항 효과(giant magneto-resistive effect)를 발휘하는 스핀밸브 구조의 거대 자기저항 효과소자(이하, GMR소자라 함)가 MR소자로서 사용되어가고 있고, 재생감도가 상당히 개선되었다. 그러므로, MR헤드는, 또한 기록밀도의 고밀도화를 실현하기 위한 필수적인 디바이스이다.

기록밀도의 고밀도화에 대응하기 위해서는, 상술한 MR헤드의 폭이나 높이가 사이즈가 작게 되는 것이 바람직하다. 즉, 감소된 폭의 MR헤드는, 트랙 폭 및 트랙 피치의 감소를 실현하며, 감소된 높이의 MR헤드는, 데이터 출력의 향상을 실현할 수 있다.

반면에, 상술한 MR헤드의 폭이나 높이의 사이즈가 작아짐에 따라, MR헤드의 제조공정 중에, 정전기 방전(ESD: Electro Static Discharge)이나 과전압, 과전류(EOS: Electrical Over Stress)에 기인한 정전기 파괴가 종종 일어난다.

상술한 바와 같이, MR헤드는 일반적으로, 상하 한 쌍의 자기 실드층 사이에 갭이 설치되어 있고, 이 갭 중에 MR 소자가 매립된 구조로 되어 있다. 자기 실드 층 사이의 갭은, 그 두께 또는 갭 길이가 수백 nm로 매우 얇게 되어 있다. 그러므로, 이 갭의 양 단부 사이에 전위차가 생기면, 갭 중에 매립된 MR소자에 소자파괴가 발생할 수 있다.

이와 같은 갭 양단에서의 전위차는, 예를 들어, 작업자가 MR헤드에 실수로 닿거나, 대전된 물질이 우연히 MR헤드와 접촉할 때 쉽게 발생한다. 또한, MR헤드는, 상술한 바와 같이, MR소자의 일부가 외부에 노출되어 있으므로, 외부의 자계 변화에 매우 민감하다. 그러므로, 구조적으로 전위차가 발생하기 쉽다. 이러한 이유로, MR헤드의 제조공정 중에서는, 반도체 집적회로나 액정 패널 등의 제조공정과 같이, 특히 정전기 파괴에 대한 대책을 강구할 필요가 있다.

그러므로, MR헤드의 제조공정에서는, 정전기 파괴에 대해 유효하다고 고려되는 각종 조치를 취한다. 예를 들어, 작업자에 정전화(靜電靴, antistatic shoes)나정전착의(靜電着衣, antistatic clothes), 리스트·스트랩(wrist strap)의 착용을 의무로 하고, 장치 접지(earth)나 이오나이저, 도전성 매트를 사용한다.

그러나, 이상과 같은 조치를 취해도, 제조된 MR헤드 중에는, 정전기 파괴가 원인으로 생각되는 특성 열화가 종종 발견된다. 그러므로, 정전기 파괴를 완전하게 방지하지 못하는 것이 현상태이다.

또한, 특히, 기록밀도의 고밀도화에 대응하기 위해 MR소자의 소자 폭이나 소자 높이가 작게 된 MR헤드에는, 25V정도인 낮은 대전 전위에서도 특성이 열화되며, ESD나 EOS에 의한 정전기 파괴가 일어났다고 생각되는 몇몇 MR헤드도 발견되었다. 앞으로, 기록밀도의 더 고밀도화가 진행되는 경우에는, 이와 같은 정전기 파괴는 더욱더 발생할 것으로 고려된다. 그러므로, MR헤드의 정전기 파괴에 대해, 보다 유효하다고 고려되는 대책을 취하는 것이 바람직하다.

그러므로, 본 발명은, 이상과 같은 실정을 감안하여 창안된 것이며, ESD나 EOS에 의한 정전기 파괴를 억제할 수 있으며, 특성 열화없이 자기저항효과형 자기헤드를 적절하게 제조할 수 있는 자기저항효과형 자기헤드 제조방법을 제공하여 상술한 장애를 극복하는 것을 목적으로 한다.

본 발명에 따른 자기저항효과형 자기헤드의 제조방법은, 자기저항효과소자와 이 자기저항효과소자에 접속된 한 쌍의 단자부를 갖는 소자회로를 웨이퍼 상에 복수형성하고, 이 복수의 소자회로가 형성된 웨이퍼를 각 소자회로씩 절단하는 것에 의해, 복수의 자기저항효과형 자기헤드를 일괄하여 제조하는 때에, 상기 소자회로를 웨이퍼 상에 형성하는 단계에서, 이 소자회로를 전기적으로 단락시키는 단락 패턴을 각 소자회로마다 형성하고, 최종적으로 자기저항효과형 자기헤드를 완성시키기 전 단계에서, 상기 단락 패턴을 절단하는 단계를 포함한다.

본 발명의 자기저항효과형 자기헤드의 제조방법에 따라, 소자회로를 웨이퍼 상에 형성하는 단계에서, 이 소자회로를 전기적으로 단락시키는 단락 패턴이 각 소자회로마다 형성되므로, 정전기 방전(ESD)이나 과전압, 과전류(EOS)로 인한 자기저항효과소자의 정전기 파괴가 효과적으로 억제된다. 그리고, 이 각각의 소자회로의 단락 패턴은, 자기저항효과형 자기헤드를 완성시키기 전 단계에서 절단되므로, 완성된 자기저항효과형 자기헤드는, 외부 자계의 변화에 따른 자기저항효과소자의 저항값의 변화를 적절하게 검출할 수 있다.

또한, 단락 패턴의 절단은, 자기저항효과소자의 소자 높이를 결정하기 전 단계, 또는, 복수의 소자 회로가 형성된 웨이퍼를 각 소자회로씩 절단하는 단계에서 행하는 것이 바람직하다.

자기저항효과소자의 소자 높이를 결정하기 전 단계에서 단락패턴의 절단을 행하도록 한 경우에는, 단락 패턴에 의해 정전기 방전(ESD)이나 과전압, 과전류(EOS)에 의한 자기저항효과소자의 정전기 파괴를 효과적으로 억제할 수 있는 것은, 자기저항효과소자의 소자 높이를 결정하기 전 단계까지로 된다. 이 경우에는, 자기저항효과소자의 소자 높이를 결정하는 때에 자기저항효과소자의 저항값을 검출할 수 있다. 그러므로, 앞서 검출된 자기저항효과소자의 저항값에 근거하여, 제조된 자기저항효과형 자기헤드의 특성을 미리 조사하면서, 양호한 성능의자기저항효과소자의 최종적인 소자 높이를 결정할 수 있다.

복수의 소자회로가 형성된 웨이퍼를 각각의 소자회로에 대해 절단하는 단계에서 단락 패턴의 절단을 행하도록 한 경우에는, 자기저항효과소자의 저항값을 검출하면서 자기저항효과의 소자 높이를 결정하는 것은 할 수 없다. 그 대신에, 복수의 소자회로가 형성된 웨이퍼를 각각의 소자회로에 대해 절단하는 단계까지, 정전기 방전(ESD)이나 과전압, 과전류(EOS)에 의한 자기저항효과소자의 정전기 파괴를 효과적으로 억제할 수 있다. 이 경우에는, 자기저항효과형 자기헤드의 특성검사는, 웨이퍼가 각각의 소자회로에 대해 절단된 후에 행해지게 된다.

본 발명의 상술한 목적 및 다른 목적, 특징 및 장점은 첨부한 도면을 참조하여 본 발명의 양호한 실시예의 상세한 설명으로부터 보다 명백해진다.

도 1은 슬라이더 헤드를 공기 윤활면(ABS)측으로부터 본 사시도.

도 2는 상기 슬라이더 헤드의 적층형 자기헤드의 확대 사시도.

도 3은 본 발명을 적용한 슬라이더의 제조 방법을 설명하는 플로우챠트.

도 4는 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하기 위한, 다수의 적층형 헤드 및 단자부가 형성된 웨이퍼의 사시도.

도 5는 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하기 위한, MR헤드의 소자회로를 단락(making a short circuit)시키기 위한 단락 패턴이 형성된 상태를 나타내는 평면도.

도 6은 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하는, 웨이퍼 바아의 사시도.

도 7은 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하며, 도 7a는 웨이퍼 바아의 절단위치를 확대하여 도시한 평면도이고, 도 7b는 홈을 형성하여 단락 패턴이 절단된 상태를 도시한 평면도.

도 8은 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하며, 웨이퍼 바아의 한쪽의 주면 위에 레지스트 패턴이 형성된 상태를 나타내는 사시도.

도 9는 본 발명을 적용한 슬라이더 헤드의 제조방법을 설명하며, 그 한쪽의 주면 위에 부상 패턴에 상응하는 볼록(convex) 패턴을 갖는 웨이퍼 바아의 사시도.

도 10은 종래의 제조방법에 의해 제조된 슬라이더 헤드의 특성을 나타내는 도면.

도 11은 본 발명에 따른 제조방법에 의해 제조된 슬라이더 헤드의 특성을 나타내는 도면.

도 12는 단락 패턴의 형상의 다른 예를 도시하는 평면도.

도 13은 단락 패턴의 형상의 또다른 예를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

1: 슬라이더 헤드 2: 슬라이더

10: 적층형 자기헤드 11a 내지 11d: 단자부

12: MR헤드 16: GMR 소자

17, 18: 재생전극 24, 25: 도체 패턴

26: 단락 패턴 30: 웨이퍼

31: 웨이퍼 바아

이하, 본 발명에 따른 양호한 실시예를 첨부한 도면을 참조하여 하기에 상세히 설명한다. 하기의 설명에서, 본 발명은 공기윤활면인 하나의 주면(main surface)을 갖는 슬라이더를 각각 가지며 슬라이더의 한 측면에 적층형 자기 헤드가 구비된, 하드 디스크 드라이브용의 슬라이더 헤드를 제조하는 경우에 적용된다. 적층형 자기 헤드는 재생용 헤드로서의 자기저항효과형 자기헤드(이하, MR헤드로 함)와, 이 MR헤드 상에 기록용 헤드로서 사용하기 위한 인덕티브 박막 헤드로 구성된다. 그러나, 본발명은, 하기의 실시예에 한정되지 않으며, 슬라이더 헤드를 제조하는 다른 경우에도 널리 적용될 수 있다.

하드 디스크 드라이브에 사용되는 슬라이더 헤드(1)는, AlTiC 등의 경질 재료가 직사각형의 판형상으로 성형되어 이루어진 슬라이더(2)를 갖는다. 이 슬라이더(2)는 기록매체로서 사용되는 자기 디스크의 회전조작으로 인해 발생하는 공기 흐름을 받아, 슬라이더(2)자체를 부양시키기 위한 부상 패턴(3; floatation pattern)이 구비된 하나의 주면(2a)을 갖는다. 이 부상 패턴(3)은, 도 1 중 화살표 A 방향으로 흐르는 공기 흐름을 받아 슬라이더(2) 자체에 적절한 부양력이 얻어질 수 있도록, 소정의 형상으로 형성되어 있다. 이 부상 패턴(3)이 구비된 주면(2a)은, 공기 윤활면(ABS: Air Bearing Surface)으로서 기능한다.

슬라이더(2)는 공기 유출쪽의 측면(2b)을 가지며, 이는 자기 디스크에 대하여 신호의 입력이나 읽어들임을 행하는 적층형 자기헤드(10)와, 이 적층형 자기 헤드(10)와 외부회로를 전기적으로 접속시키기 위한 단자부(11a, 11b, 11c, 11d)가 구비된다.

적층형 자기 헤드(10)는, 자기저항효과에 의해 신호를 읽어들임을 행하는 재생용 MR 헤드(12)와, 자기유도에 의해 신호의 입력을 행하는 기록용 인덕티브 박막 헤드(13)를 가지며, 이 인덕티브 박막 헤드(13)는 MR헤드(12) 상에 적층된다.

MR 헤드(12)는, 각각 연자성 막으로 이루어진 하부 자기 실드 층(14)과 상부 자기 실드 층(15)과, 비자성 비도전성 재료로 이루어진 갭 막을 경유해 상기 하부 자기 실드 층(14)과 상부 자기 실드 층(15)의 사이에 유지되는 자계 감지용 MR 소자(16)를 가진다. MR소자(16)는, 거대 자기저항효과를 발휘할 수 있는 스핀밸브(spin valve) 구조의 GMR막을 가진다(이하, 이 GMR막으로 이루어진 MR소자를 GMR소자(16)로 함). 이 GMR소자(16)는 그 한 단부가 슬라이더(2)의공기윤활면(ABS)으로 된 주면(2a)으로부터 자기 디스크의 신호기록면을 마주하도록 형성되어 있다. 또한, GMR소자(16)의 좌우 양단부에는, 한 쌍의 재생 전극(17, 18)의 한 단부측이 각각 접속되어 있다. 이 재생 전극(17, 18)의 다른 단부측은, 도체 패턴을 경유하여 상기 단자부(11a, 11b)에 접속되어 있다.

슬라이더 헤드(12)에는, MR헤드(12)의 GMR소자(16)와 한 쌍의 재생 전극(17, 18) 및 도체 패턴 쌍과, 한 쌍의 단자부(11a, 11b)가, 자기 디스크의 신호기록면에 기록된 신호를 읽어들이기 위한 소자회로를 형성한다. 이 MR헤드(12)에는, 자기 디스크의 신호기록면에 기록된 신호에 대응하여 변화하는 자기 디스크로부터의 자계에 대응하여, GMR소자(16)의 저항값이 변화하게 되어 있다. 그리고, 이 GMR소자(16)의 저항값변화가, 전압변화로서 단자부(11a, 11b)를 통해 검출되게 된다.

또한, 적층형 자기헤드(10)에서는, MR헤드(12)의 상부 자기실드층(15)은, 인덕티브 박막헤드(13)의 하층 코어(21)로서도 기능한다. 인덕티브 박막 헤드(13)는, 자기코어를 함께 구성하며 슬라이더(2)의 공기윤활면인 주면(2a)측에서 기록 갭(G)을 갖고 서로 마주하는 하층 코어(21) 및 상층 코어(22)를 가진다. 인덕티브 박막 헤드(13)는, 슬라이더(2)의 주면(2a)으로부터 이격된 위치에서, 하층 코어(21) 및 상층 코어(22)의 사이에 적층 및 권취된(wound) 박막 코일(23)을 갖는다. 이 하층 코어(21) 및 상층 코어(22)는 슬라이더(2)의 주면(2a)으로부터 가장 멀리 떨어진 위치에서, 서로 접속된다.

박막 코일(23)은 나선형상(spiral)으로 형성되며, 그 중심은 하층 코어(21)와 상층 코어(22)가 접속된 부분에 위치된다. 박막 코일(23)은 도체 패턴을 통해 단자부(11c, 11d)에 접속된 내측 단부 및 외측의 단부를 갖는다.

이 인덕티브 박막 헤드(13)는, 자기 디스크의 신호기록면에 기록해야할 신호에 따라 박막 코일(23)이 구동되고, 자기 코어를 함께 형성하는 하층 코어(21)와 상층 코어(22) 사이의 상기 갭(G)으로부터, 기록해야할 신호에 따라 누설 자속(leakage flux)을 생성한다. 이러한 누설 자속을 적용하여 자기 디스크의 신호기록면에 신호가 기록된다.

이렇게 구성된 적층형 자기헤드(10)는, 박막형성 프로세스 하에 슬라이더(2)의 공기유출측인 측면(2b) 상에 형성된다. 그리고, Al₂O₃등으로 이루어지는 도시되지 않은 보호막이 슬라이더 헤드(1)의 적층형 자기헤드(10)의 주위에 형성되고, 이 보호막에 의해 적층형 자기헤드(10)가 보호되도록 된다.

이상과 같이 구성되는 슬라이더 헤드(1)는, 슬라이더(2)의 공기윤활면(ABS)인 주면(2a)이 자기 디스크의 신호기록면을 마주하도록, 하드 디스크 드라이브의 서스펜션 아암의 일단부에 장착된다. 자기 디스크가 회전되면, 자기 디스크와 슬라이더 헤드(1)의 사이에 공기 흐름이 발생된다. 슬라이더(2)의 공기윤활면(ABS)인 주면(2a)은 자기 디스크의 회전조작에 따라 발생되는 공기 흐름을 받아, 슬라이더 헤드(1)를 소정의 부상량만큼 부상시킨다. 이 때, 적층형 자기 헤드(10)가 구동되고 자기 디스크에 대한 신호의 입력이나 읽어들임이 행하여지게 된다.

다음으로, 본 발명을 적용하여 슬라이더 헤드(1)를 제조하는 방법에 대해 설명한다.

도 3은 슬라이더 헤드(1)를 제조하기 위한 제조 단계를 도시한다. 도시된 바와 같이, 슬라이더 헤드(1)는, 적층형 자기헤드 형성 공정(S1)과, 웨이퍼 바아 형성 공정(S2)과, ELG 연마 공정(S3)과, 정밀연마공정(S4)과, 에칭 공정(S5)과, 웨이퍼 바아 절단 공정(S6)을 통해 제조된다.

우선, 적층형 자기헤드 형성 공정(S1)에서는, 도 4에 도시된 바와 같이, AlTiC 등으로 이루어지는 웨이퍼(30) 상에, 다수의 적층형 자기헤드(10) 및 다수의 단자부(11a, 11b, 11c, 11d)가, 박막형성 프로세스에 의해 일괄하여 형성된다. 이 때, 웨이퍼(30) 상에는, 한 조의 적층형 자기헤드(10) 및 단자부(11a, 11b, 11c, 11d) 마다에, 후술하는 ELG 연마 공정(S3)에서 사용되는 다수의 저항센서(27)도 형성된다. 웨이퍼(30)는 최종적으로 슬라이더 헤드(1)의 슬라이더(2)로 된다.

본 발명에 따른 제조방법에서는, 이 적층형 자기헤드 형성 공정(S1)에서, MR헤드(12)의 소자회로, 즉, 자기 디스크의 신호기록면에 기록된 신호를 읽어들이기 위한 소자회로를 전기적으로 단락시키기 위한 단락 패턴(26)이 한 조의 적층형 자기헤드(10) 및 단자부(11a, 11b, 11c, 11d) 마다에 대해 MR헤드(12)의 GMR소자(16) 및 한 쌍의 재생 전극(17, 18)과, 한 쌍의 도전 패턴(24, 25)과, 한 쌍의 단자부(11a, 11b)를 전기적으로 접속하도록 형성된다.

이 단락 패턴(26)은, 그 한 단부(26a)가 단자부(11a)에 접속되고, 다른 단부(26b)가 단자부(11b)에 접속된다. 이 단락 패턴(26)은 저항센서(27)까지 연장하는 중도부(middle portion)를 갖는다. 이 저항센서(27)는, 최종적으로 슬라이더 헤드(1)가 완성된 후에는 제거된다. 따라서, 저항센서(27)로 연장된 단락 패턴(26)의 중도부도, 최종적으로는 제거된다.

또한, 이 단락 패턴(26)은, 그 한 단부(26a) 및 다른 단부(26b)가 단자부(11a, 11b)에만 접속되며, 다른 부분은 소자회로나 저항센서(27)로부터 확실히 절연된다.

다음에, 웨이퍼 바아 형성 공정(S2)에서, 다수의 자기헤드(10) 및 단자부(11a, 11b, 11c, 11d)가 일괄형성된 웨이퍼(30)가, 도 4 중에서 파선을 따라 절단된다. 이 때, MR헤드(12)의 소자회로는 단락 패턴(26)에 의해 단락되어 있으므로, 이 웨이퍼 바아 형성 공정(S2) 중에서 GMR소자(16)에 정전기 파괴가 효과적으로 방지된다.

다음으로, ELG연마공정(S3)에서, 각 웨이퍼 바아(31) 마다에 ELG(Electric Lapping guide) 연마가 행해진다. 이 ELG연마 수행시에, 웨이퍼 바아(31)의 한 쪽의 주면(31a)이 저항센서(27)로부터의 출력에 근거하여 연마량을 제어하면서 연마된다. 그러므로, MR헤드(12)의 GMR소자(16)의 소자 높이, 즉, 최종적으로 슬라이더(2)의 공기 윤활면(ABS)으로 되는 웨이퍼 바아(31)의 주면(31a)측으로부터 이격된 GMR소자(16)의 높이가, 소정의 값이 된다.

저항센서(27)는, MR헤드(12)의 GMR소자(16)와 동일한 막이며, GMR소자(16)와 동일한 높이에 위치되는 센서부(27a)를 갖는다. 그리고, 이 센서부(27a)에는 한 쌍의 전극(27b, 27c)이 접속되어 있고, 센서부(27a)의 저항값 변화가 이들 전극(27b, 27c)으로부터 전압변화로서 검출될 수 있다.

MR헤드(12)의 GMR소자(16) 및 저항센서(27)의 센서부(27a)의 저항값은 이들소자의 높이에 따라 변화한다. 즉, 이들 GMR소자(16) 및 센서부(27a)의 저항값은 이 소자 높이가 작게 될수록 저항값이 증가한다. 따라서, 저항센서(27)의 센서부(27a)의 저항값을 검출하는 것으로써, 이 센서부(27a)의 소자 높이와 거의 갖게 되는 GMR소자(16)의 소자 높이를 검출할 수 있다.

ELG연마공정(S3)에서, 웨이퍼 바아(31)는 GMR소자(16)의 소자 높이가 소정의 값을 가지도록 저항센서(27)의 센서부(27a)의 저항값에 근거하여 GMR소자(16)의 소자 높이가 검출되면서, 주면(31a)이 소정량 연마된다. 이 때, 각각의 MR헤드(12)의 소자회로는 단락패턴(26)에 의해 단락되어 있으므로, 이 ELG 연마 공정(S3) 중에서 GMR소자(16)에 정전기 파괴가 효과적으로 방지된다.

또한, GMR소자(16)의 최종적인 소자 높이는, 웨이퍼 바아(31)의 주면(31a)에 크라운 형상을 부여하는 연마를 행할 때에 결정된다. 따라서, ELG연마 공정(S3)에서는, 정밀 연마 공정(S4)에서 수행될 연마를 고려한 관점에서 연마량이 제어된다. 웨이퍼 바아(31)는 주면(31a)이 도 5 중에 파선으로 도시된 연마 위치까지 도달하도록 연마된다.

다음으로, 본 발명을 적용한 제조방법에서는, 정밀 연마 공정(S4)으로 나가기 전에, 적층형 자기 헤드 공정(S1)에서 형성된 단락 패턴(26)의 절단이 행해진다. 도 7a 및 도 7b에 도시된 바와 같이, 단락 패턴(26)은 절단은, 웨이퍼 바아(31)의 저항센서(27)가 형성된 위치인 절단 위치에 연마석(grinding stone)을 적용하여 절단(cut off)하고, 단락 패턴(26)의 중도부가 절단되는 홈(32)을 웨이퍼 바아(31)에 형성한다. 또한, 이 홈(32)은, 웨이퍼 절단 공정(S6)에서, 웨이퍼바아(31)가 절단되는 절단 위치에 연마석을 위치결정용 홈으로서도 기능한다.

단락 패턴(26)을 절단한 후에는 정전기 파괴방지가 행해지지 않지만, 단락 패턴(26)을 절단하기 전에는 ESD나 EOS로 인한 GMR소자(16)의 정전기 파괴가 확실하게 방지되므로, 전체적으로, GMR소자(16)에 일어나는 정전기 파괴의 발생율을 대폭적으로 저감시킬 수 있다.

단락 패턴(26)을 절단한 후에 MR헤드(12)의 소자회로가 오픈(open)되므로, 정밀연마 공정(S4)에서 GMR소자(16)의 저항값을 검출하면서 GMR소자(16)를 정밀하게 연마하여 MR헤드(12)의 성능이 개선되도록 GMR소자(16)의 소자 높이를 높은 정밀도로 결정할 수 있다.

단락 패턴(26)의 절단이 종료한 후, 정밀연마 공정(S4)에서 각각의 웨이퍼 바아(31) 마다에 정밀연마가 행해진다. 이 정밀연마 단계(S4)에서, 웨이퍼 바아(31)의 주면(31a)은, 최종적으로 얻어지는 슬라이더(2)의 양호한 부상 자세를 실현할 수 있는 크라운 형상이도록 연마되며, GMR소자(16)의 소자 높이는 GMR소자(16)의 최종적인 소자 높이가 결정하도록 조정된다. 이 때, 정밀연마는, GMR소자(16)의 저항값을 검출하면서 행해진다. 상술한 바와 같이, GMR소자의 저항값은 GMR소자의 소자 높이에 따라 변화하게 되므로, 양호한 성능을 갖는 GMR소자(16)의 최종적인 소자 높이가 측정된 저항값에 근거하여 MR헤드(12)의 특성을 조사하기 위해 GMR소자(16)의 저항값을 측정하고 이 조사에 근거하여 GMR소자(16)를 연마하여 결정될 수 있다.

다음에, 에칭 공정(S5)에서, 도 8에 도시한 바와 같이, 웨이퍼 바아(31)의주면(31a) 상에, 슬라이더(2)의 부상 패턴(3)에 대응하는 레지스트 패턴(33; resist pattern)이 포토리소 프로세스(photolitho processing)에 의해 형성된다. 그리고, 이 레지스트 패턴(33)을 이용하여, 웨이퍼 바아(31)의 주면(31a)에 대하여 드라이 에칭과 같은 에칭 가공이 시행되어, 도 9에 도시한 바와 같이, 웨이퍼 바아(31)의 주면(31a) 상에, 최종적으로 슬라이더(2)의 부상 패턴(3)인 볼록 패턴이 형성된다.

다음에, 웨이퍼 바아 절단 공정(S6)에서, 웨이퍼 바아(31)가, 단락 패턴(26)을 절단될 때에 형성된 홈(32)을 따라 절단된다. 그러므로, 도 1에 도시된 슬라이더 헤드(1)가 완성된다.

이상과 같이, 본 발명을 적용한 제조방법에 따르면, 적층형 자기헤드 형성 공정(S1)에서 형성된 단락 패턴(26)에 의해 MR헤드(12)의 소자 회로가 단락된 상태에서 웨이퍼 바아 형성 공정(S2) 및 ELG 연마 공정(S3)이 행해지게 되므로, ESD나 EOS로 인한 GMR소자(16)에서의 정전기 파괴가 확실하게 방지되고, 최종적으로 얻어진 슬라이더 헤드(1)에서의 GMR소자(16)의 정전기 파괴의 발생율을 대폭적으로 저감시킬 수 있다.

도 10은 단락 패턴(26)이 형성되지 않는 종래의 제조 방법에 의해 제조된 슬라이더 헤드의 특성을 나타낸다. 도 11은 단락 패턴(26)이 형성되는 본 발명에 따른 제조 방법에 의해 제조된 슬라이더 헤드(1)의 특성을 나타낸다. 종래의 제조 방법은 단락 패턴(26)이 형성되지 않는 것을 제외하고는 본 발명에 따른 제조 방법과 유사하다. 종래의 제조방법에 의해 제조된 슬라이더 헤드에는, 도 10에 도시한 바와 같이, 저항값이 높게 되어 있음에도 불구하고 어떠한 출력(power output)도 얻을 수 없거나, 또는 그 특성이 열화된 것(D로 나타낸 부분)이 다수 보여짐을 알 수 있다. 이 슬라이더 헤드의 특성 열화는, GMR소자(16)의 정전기 파괴에 기인하여 일어난 것으로 고려된다.

반면에, 도 11에 도시한 바와 같이, 본 발명을 적용한 제조방법에 의해 제조된 슬라이더(1)에는, 이와 같은 특성 열화가 전혀 일어나지 않음을 알 수 있다. 이는, GMR소자(16)에 정전기 파괴가 일어나지 않았기 때문으로 고려된다. 결과적으로, 본 발명을 적용한 제조방법으로 슬라이더 헤드(1)를 제조될 때, GMR소자(16)의 정전기 파괴를 효과적으로 방지할 수 있다.

상술한 설명에서, 단락 패턴(26)은 GMR소자(16)의 최종적인 소자 높이가 정밀연마 공정(S4)에서 결정되기 전에 절단된다. 그러나, 단락 패턴(26)은 웨이퍼 바아(31)가 절단되는 웨이퍼 바아 절단 공정(S6)에서 절단될 수 있다.

단락 패턴(26)의 절단을 웨이퍼 바아(31)를 절단할 때에 동시에 행하도록 한 경우에는, 웨이퍼 바아(31)가 절단될 때까지는 MR헤드(12)의 소자 회로가 단락 패턴(26)에 의해 단락된 상태 그대로이므로, GMR소자(16)의 최종적인 소자 높이는 정밀연마 공정(S4)에서 GMR소자(16)의 저항값을 측정하면서 GMR소자(16)를 정확하게 연마하여 결정될 수는 없다.

그러므로, 이 경우에는, 웨이퍼 바아(31)는 GMR소자(16)의 소자 높이가 최종적으로 예정된 값을 갖도록 연마 가공기를 제어하여 예정된 양만큼 정확하게 주면(31a)이 연마된다. 그 다음에, MR헤드(12)의 특성검사가, 웨이퍼 바아 절단 공정(S6)에서 웨이퍼 바아(31)가 절단되어, 슬라이더 헤드(1)가 완성된 후에 행해지게 된다. 또한, 웨이퍼 바아(31)의 주면(31a)을 정밀하게 연마할 때에, 홈(32)이 형성되지 않았고, 저항센서(27)를 사용할 수 있으므로, 이 저항센서(27)로부터의 출력에 따라 연마량을 제어하면서 정밀연마를 행할 수 있다.

상술한 바와 같이, 단락 패턴(26)의 절단을 웨이퍼 바아(31)를 절단할 때에 동시에 행하도록 한 경우에는, GMR소자(16)의 저항값을 측정하면서 GMR소자(16)가 정밀하게 연마될 수 없다. 이 경우에는, 웨이퍼 바아(31)가 절단될 때까지 MR헤드(12)의 소자 회로가 단락 패턴(26)에 의해 단락된 상태가 유지된다. ESD나 EOS로 인한 GMR소자(16)의 정전기 파괴가 웨이퍼 바아(31)가 절단될 때까지 확실하게 방지된다. 그러므로, GMR소자(16)의 정전기 파괴가 보다 확실하게 방지될 수 있다. 기록밀도의 고밀도화에 대응하기 위해, GMR소자(16)의 소자 폭이나 소자 높이의 사이즈가 감소되는 경우에는, 정전기 파괴가 종종 일어날 것으로 고려된다. 그러므로, 이와 같은 경우에는, 단락 패턴(26)의 절단을 웨이퍼 바아(31)를 절단할 때에 동시에 행하는 것이 매우 유리하다.

단락 패턴(26)의 절단을 웨이퍼 바아(31)를 절단할 때에 동시에 행하도록 한 경우, GMR소자(16)의 정전기 파괴를 보다 확실하게 방지하기 위해서는, 웨이퍼 바아(31)를 절단하는 중에도, 가능한 한 오랫동안, MR헤드(12)의 소자 회로가 단락 패턴(26)에 의해 단락된 상태로 있는 것이 바람직하다. 이 경우에는, 도 12에 도시한 바와 같이, 단락 패턴(26)은, 그 중도부(26c)가, 사용되는 연마석이 최후에 이 중도부(26c)에 도달하도록 웨이퍼 바아(31)의 다른 쪽의 단부(31b)에 위치되는 것이 바람직하다.

단락 패턴(26)이 그 중도부(26c)가 웨이퍼 바아(31)의 다른 쪽의 단부(31b)에 위치하도록 한 경우에, 연마석이 이 단락 패턴의 중도부(26c)에 도달할 때까지는, MR헤드(12)의 소자 회로가 단락 패턴(26)에 의해 단락된 상태로 된다. 그러므로, GMR소자(16)의 정전기 파괴를 보다 확실하게 방지할 수 있다. 이 경우에는, 웨이퍼 바아(31)의 절단위치에 연마석을 적용하여 홈(32)을 형성하여도, 단락 패턴(26)은 절단되지 않는다. 그러므로, 연마석을 절단위치에 적용할 때 위치결정용 홈으로서도 기능하는 홈(32)이 웨이퍼 바아 절단 공정(S6)에 앞서 형성될 수도 있다.

단락 패턴(26)을 절단하는 시기에 따라 단락 패턴(26)의 형상을 크게 변경하는 것이 바람직하지 않을 수 있다. 도 5에 도시된 단락 패턴(26)의 형상을 기준으로 하고, 단락 패턴(26)의 절단을 웨이퍼 바아(31)를 절단하는 때에 동시에 하는 경우에, 이 기본 형상의 단락 패턴(26)에 부가 패턴(28; additional pattern)을 부가하여, 도 13에 도시한 것과 같은 형상의 단락 패턴(26)으로 하는 것이 바람직하다. 이 경우에는, 단락 패턴(26)의 절단 시기에 대응한 형상의 변경을 최소한으로 할 수 있다.

상술한 설명에서, 상기 단락 패턴(26)의 형상은, 소자 회로를 각각 단락시키기 위한 패턴 형상의 양호한 예들이며, 본 발명은 이들 예에 한정되지 않는다. 즉, 단락 패턴(26)의 형상은, 제조 공정과 비용과 같은 여러 조건을 고려하여, 적절하게 변경될 수 있다. 또한, 단락 패턴(26)은, 이상의 예와 같이, 편평하게 형성되는대신에, 깊이 방향으로 매립되도록 하여 형성될 수 있다.

본 발명의 자기저항효과형 자기헤드의 제조방법에 따르면, 소자 회로를 웨이퍼 상에 형성하는 단계에서 전기적으로 단락시키는 단락 패턴이 각각의 소자회로마다에 형성되므로, 단락 패턴이 절단될 때까지 정전기 방전(ESD)이나 과전압, 과전류(EOS)로 인해 자기저항효과소자에서의 정전기 파괴가 효과적으로 억제될 수 있다. 그리고, 각각의 소자 회로의 단락 패턴은 자기저항효과형 자기헤드를 완성시키기 전의 단계에서 절단되므로, 자기저항효과 소자가 정전기 파괴에 기인한 특성 열화가 없고, 외부 자계의 변화에 따라 자기저항효과 소자의 저항값의 변화를 적절히 검출할 수 있는 자기헤드를 제조할 수 있다.

Claims

자기저항효과소자와 이 자기저항효과소자에 접속된 한 쌍의 단자부를 갖는 소자회로를 웨이퍼 상에 복수로 형성하고, 이 복수의 소자회로가 형성된 웨이퍼를 각각의 소자회로에 대해 절단하여 복수의 자기저항효과형 자기헤드를 일괄하여 제조하는 자기저항효과형 자기헤드 제조방법에 있어서,

상기 소자회로를 웨이퍼 상에 형성하는 단계에서 소자회로를 전기적으로 단락시키는 단락패턴을 각각의 소자회로에 형성하는 단계와,

자기저항효과형 자기헤드를 완성하는 단계에 앞서, 각각의 소자 회로의 상기 단락 패턴을 절단하는 단계를 포함하는 자기저항효과형 자기헤드 제조방법.
제 1 항에 있어서,

상기 자기저항효과소자의 소자 높이를 결정하는 단계에 앞서, 상기 단락 패턴을 절단하는 자기저항효과형 자기헤드 제조방법.
제 1 항에 있어서,

상기 복수의 소자회로가 형성된 웨이퍼를 각각의 소자회로에 대해 절단하는 단계에서, 상기 단락 패턴을 절단하는 자기저항효과형 자기헤드 제조방법.