KR20020002537A - 고속과 저전력을 위한 버스 라인 구동 회로 - Google Patents

Abstract

본 발명은 반도체 집적 회로의 고속과 저전력으로 버스 라인을 구동하는 버스 라인 구동 회로에 관한 것으로 적은 전압 스윙을 구현하여 파워 소모가 적고 빠른 속도로 동작할 수 있는 버스 라인 구동 회로를 제공하는데 그 목적이 있다. 이를 위하여 본 발명은 반도체 집적회로에 있어서, 출력노드가 버스 라인에 연결되어 있는 직렬 연결된 제1 및 제2 인버터를 구비하되, 상기 제1인버터의 풀업 트랜지스터와 전원전압단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제1엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제2엔모스트랜지스터를 구비하며, 상기 제1인버터의 풀다운 트랜지스터와 접지단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제2엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제4엔모스트랜지스터를 구비하는 것을 특징으로 한다.

Description

고속과 저전력을 위한 버스 라인 구동 회로{Bus line driving circuit for high-speed and low power}

본 발명은 반도체 집적 회로에 관한 것으로, 특히 고속과 저전력으로 버스 라인을 구동하는 버스 라인 구동 회로에 관한 것이다.

일반적으로, 반도체 집적회로의 칩 설계에 있어서, 인터커넥션(Interconnection)이나 버스 라인은 길게 라우팅(Routing)하는 경우가항상 존재하며 특히 버스 라인에는 로드에 해당하는 큰 저항과 캐패시터가 존재하기 때문에 이를 충분히 구동하기 위한 회로가 필요하게 된다.

도1은 종래 기술의 버스 라인 구동 회로의 상세한 회로도이다.

도1을 참조하면, 종래기술의 버스 라인 구동 회로는 입력 신호를 입력받는 다수의 인버터(100)로 구성된다.

도1에서 저항(110)과 상기 캐패시터(120)는 통상 버스라인이 가지고 있는 라인의 저항과 캐패시터이며, 상기 인버터(100)는 이러한 라인의 저항을 충분히 드라이빙할 수 있을 정도의 사이즈를 가진다.

이러한 종래 기술은 라인의 길이에 대한 로드에 따라 인버터의 크기를 가져야 하며 또한 일반적인 전원전압에서 접지로의 전이, 또는 접지에서 전원전압으로의 전이에 대하여 풀 스윙(Full swing)을 가져야하기 때문에 속도가 감소하고 파워가 증대되는 문제점을 가지게 되어 칩 자체의 실현과 가격 경쟁력에도 큰 문제점이 발생한다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위햐여 안출된 것으로써, 적은 전압 스윙을 구현하여 파워 소모가 적고 빠른 속도로 동작할 수 있는 버스 라인 구동 회로를 제공하는데 그 목적이 있다.

도1은 종래 기술의 버스 라인 구동 회로의 상세한 회로도,

도2는 본 발명의 버스 라인 구동 회로의 상세한 회로도,

도3은 본 발명의 또 다른 실시예를 나타내는 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

200 : 피모스트랜지스터 210 : 제1엔모스트랜지스터

220 : 제1인버터

상기 목적을 달성하기 위하여 본 발명의 버스 라인 구동 회로는 출력노드가 버스 라인에 연결되어 있는 직렬 연결된 제1 및 제2 인버터를 구비하되, 상기 제1인버터의 풀업 트랜지스터와 전원전압단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제1엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제2엔모스트랜지스터를 구비하며, 상기 제1인버터의 풀다운 트랜지스터와 접지단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제2엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제4엔모스트랜지스터를 구비하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도2는 본 발명의 버스 라인 구동 회로의 상세한 회로도이다.

도2를 참조하면, 본 발명의 버스 라인 구동 회로는 게이트단으로 입력신호를 입력받고 소스-드레인 경로가 노드A와 노드C 사이에 형성된 피모스트랜지스터(200)와, 게이트단으로 입력신호를 입력받고 소스-드레인 경로가 노드C와 노드B 사이에 형성된 제1엔모스트랜지스터(210)와, 상기 노드C의 신호를 입력받아 버스 라인으로 출력하는 제1인버터(220)와, 상기 제1인버터(220)의 출력을 입력받는 제2인버터(230)와, 상기 제2인버터(230)의 출력을 게이트단으로 입력받고 소스-드레인 경로가 전원전압단과 노드A 사이에 형성된 제2엔모스트랜지스터(240)와, 상기 제1인버터(220)의 출력을 입력받고 소스-드레인 경로가 전원전압단과 노드A 사이에형성된 제3엔모스트랜지스터(250)와, 상기 제2인버터(230)의 출력을 게이트단으로 입력받고 소스-드레인 경로가 노드B와 접지단 사이에 형성된 제4엔모스트랜지스터(260)와, 상기 제1인버터(220)의 출력을 게이트단으로 입력받고 소스-드레인 경로가 노드B와 접지단 사이에 형성된 제5엔모스트랜지스터(270)를 구비한다.

동작을 살펴보면, 먼저 최초 입력신호에 논리 하이가 인가되면 상기 피모스트랜지스터(200)는 오프되고 상기 제1엔모스트랜지스터(210)는 온되며, 제1 및 제2인버터(220, 230)를 통하여 출력된 값에 의해 상기 제5엔모스트랜지스터(270)와 상기 제3엔모스트랜지스터(250)가 온되고 상기 제2엔모스트랜지스터(240)와 상기 제4엔모스트랜지스터(260)이 오프된다. 이 때 노드C는 상기 제1엔모스트랜지스터(210)와 상기 제5엔모스트랜지스터(270)에 의해 논리 로우의 전압을 가지며, 다음의 입력신호의 논리 로우 레벨에 대비하여 상기 제3엔모스트랜지스터(250)에 의해 노드A가 전원전압(Vdd) - Vtn으로 차지되게 된다.

한편, 입력신호에 논리 로우가 인가되면, 상기 피모스트랜지스터(200)가 온되고 상기 제1엔모스트랜지스터(210)는 오프가 되며, 상기 제1 및 제2인버터(220, 230)를 통하여 출력된 값에 의해 상기 상기 제5엔모스트랜지스터(270)와 상기 제3엔모스트랜지스터(250)가 오프되고 상기 제2엔모스트랜지스터(240)와 상기 제4엔모스트랜지스터(260)이 온된다. 이 때 노드C는 상기 피모스트랜지스터(200)와 상기 제2엔모스트랜지스터(240)에 의해 논리 하이의 전압을 가지며, 다음의 입력신호의 논리 하이 레벨에 대비하여 상기 제4엔모스트랜지스터(260)에 의해 노드B가 접지단으로 디스차지(Discharge)되게 된다. 이 때 노드C의 논리 하이 값은 전원전압 레벨이 아니고 전원전압(Vdd) - Vtn의 전압 레벨을 갖게 된다.

본 발명은 출력의 전압 스윙이 상기 제2엔모스트랜지스터(240)와 상기 피모스트랜지스터(200)의 소자 고유의 특징인 전압 전달 특성으로 인하여 " 전원전압(Vdd) - 문턱전압(Vtn) 에서 접지 전압(Vgnd) 사이" 에서 형성되므로 적은 전력 소모를 가지며, 상기 제3엔모스트랜지스터(250)와 상기 제4엔모스트랜지스터(260)의 구성으로 항상 다음의 반전된 입력신호에 대비해 디스차지(Discharge), 차지(Charge)함으로써 속도를 향상시킬 수 있다.

도3은 본 발명의 또 다른 실시예를 나타내는 회로도이다.

도3을 참조하면, 도2에 도시된 본 발명의 버스 라인 구동 회로(300)로 버스 라인을 구동하고 그 다음 단에 인버터(310)을 연결해서 사용한 예를 도시하고 있다.

다음 단의 인버터(310)의 출력 스윙을 " Vdd - Vtn 에서 Vgnd "로 하여 고속, 저전력의 동작을 구현할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 본 발명은 출력 스윙을 적게 구현하여 저전력 소모의 동작을 구현함과 동시에 빠른 속도로 동작하게 함으로써 반도체 집적 회로의 칩 설계의 원가 절감과 퍼퍼먼스(performance) 증대를 가져올 수 있다.

Claims (2)

1. 반도체 집적 회로의 버스라인 구동회로에 있어서,

   출력노드가 버스 라인에 연결되어 있는 직렬 연결된 제1 및 제2 인버터를 구비하되, 상기 제1인버터의 풀업 트랜지스터와 전원전압단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제1엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제2엔모스트랜지스터를 구비하며, 상기 제1인버터의 풀다운 트랜지스터와 접지단 사이에 상기 출력노드의 신호를 반전하여 입력받는 제2엔모스트랜지스터와, 상기 출력노드의 신호를 입력받는 제4엔모스트랜지스터를 구비하는 것을 특징으로 하는 버스라인 구동 회로
2. 제 1 항에 있어서,

   상기 제2인버터의 출력에 연결된 인버터를 더 포함하는 것을 특징으로 하는 버스 라인 구동 회로.