KR20020001767A - 엔코딩된 신호에 간단한 로고 삽입 - Google Patents
엔코딩된 신호에 간단한 로고 삽입 Download PDFInfo
- Publication number
- KR20020001767A KR20020001767A KR1020017011689A KR20017011689A KR20020001767A KR 20020001767 A KR20020001767 A KR 20020001767A KR 1020017011689 A KR1020017011689 A KR 1020017011689A KR 20017011689 A KR20017011689 A KR 20017011689A KR 20020001767 A KR20020001767 A KR 20020001767A
- Authority
- KR
- South Korea
- Prior art keywords
- data signal
- signal
- sub
- data
- modified
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
- H04N19/467—Embedding additional information in the video signal during the compression process characterised by the embedded information being invisible, e.g. watermarking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2389—Multiplex stream processing, e.g. multiplex stream encrypting
- H04N21/23892—Multiplex stream processing, e.g. multiplex stream encrypting involving embedding information at multiplex stream level, e.g. embedding a watermark at packet level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/83—Generation or processing of protective or descriptive data associated with content; Content structuring
- H04N21/835—Generation of protective data, e.g. certificates
- H04N21/8358—Generation of protective data, e.g. certificates involving watermark
Abstract
본 발명은, 출력 수정된 데이터 신호(129)를 제공하기 위해, 서브-화상들로 분할된 연속적인 화상들에 대응하는 엔코딩된 데이터 신호(128)에서 데이터를 수정하는 방법에 관한 것이다. 특히, 이 발명은 압축된 비이도 데이터 신호(128)에 추가 데이터 신호(130)를 삽입하는데 사용될 수 있다. 본 발명에 따라 제안된 장치들/다이어그램들은 부분적인 디코딩 수단과 부분적인 재-엔코딩 수단을 적어도 포함하는 트랜스코더 장치를 기초로 한다. 이 방법은, 다른 서브-단계들 사이에서 단순화들 및 조합들의 장점을 가지면서, 최소수의 기능적 DCT/IDCT 서브-단계들을 포함하는 종래의 기술에 비해 비용-효과 해결책을 제공한다. 엔코딩된 비디오 신호로의 데이터 삽입을 이용한다.
Description
발명의 배경
엔코딩된 데이터 신호에서의 데이터 수정은 스튜디오 편집 환경에서 매우 중요한 기능이 되어왔다. 국제특허출원 WO99/51033(PHF98546) 공보에 그 가능한 해결책이 제안되어있다. 상기 공보에는 엔코딩된 데이터 신호에서 데이터를 수정하기 위한 방법 및 그에 대응하는 디바이스가 개시되어있다. 상기 공보에 개시된 방법은비트 레이트 트랜스코딩(bit rate transcoding)을 이용하여 MPEG-2 비트스트림에 추가 데이터 신호 삽입, 예를 들어 로고 삽입을 가능하게 한다. 도 1에 도시된 그에 대응하는 다이어그램은 트랜스코딩 모듈(101) 및 로고 추가 브랜치(102;logo addition branch)를 포함한다. 본 기술 분야에 숙련된 자들에게 잘 알려져 있는, 트랜스코딩 모듈(101)은 개략적으로,
- 입력 신호(128)를 수신하고 소위 에러 잔류(error residue)라고도 불리는, 디코딩된 데이터 신호 Error_I'(n)를 제공하기 위한 부분적인 디코딩 브랜치(119)로서, 이 브랜치는 가변길이 디코딩(107), 주파수 영역에서 디코딩된 데이터 신호 Error_I(n)를 제공하는 역 양자화기(108) 및 픽셀 영역에서 디코딩된 데이터 신호 Error_I'(n)를 제공하는 역 이산 코사인 변환(IDCT)(109)을 직렬로 포함하는, 상기 디코딩 브랜치와,
- 출력 신호(129)를 제공하고 코딩 에러를 발생시키기 위한 재-엔코딩 브랜치(121)로서, 상기 출력 신호(129)를 제공하기 위해 수정된 데이터 신호 A'(n)에 대해 동작하는, 상기 재-엔코딩 브랜치는 이산 코사인 변화(DCT)(10), 양자화(111), 가변길이 코딩(112), 그 뒤에 이어지는 버퍼(113) 및 출력 신호(129)의 일정한 화상 질을 보장하는 조절 수단(114)을 직렬로 포함하며, 또한, 국부 디코딩은 상기 재-엔코딩 브랜치 내부에서 실행되며, 상기 재-엔코딩 브랜치는 역양자화(115) 및 그 뒤에 이어지는 역 이산 코사인 변환(116)을 직렬로 포함하며, 감산 서브-단계는 상기 코딩 에러를 제공하도록 실행되어 결과적으로 상기 서브-단계(116)와 상기 신호 A'(n)사이의 차로부터 유래하는, 상기 재-엔코딩 브랜치와,
- 입력 신호의 움직임 벡터들V(n)를 사용하는 움직임 보상(106), 이전 신호를 저장하는 그와 관련된 메모리(106) 및 제 2 감산기(124)를 포함하는 중간 브랜치(120)으로서, 또한 예측 루프(prediction loop)로 불리는, 이 브랜치는 감산 서브-단계(124)를 이용하여 상기 디코딩된 데이터 신호로부터 움직임-보상된 코딩 에러를 감산함으로써, 출력 신호(129)에서의 품질 드리프트를 피하는, 상기 중간 브랜치를, 포함한다.
로고 추가 브랜치(102)는 가산 서브-단계(122)에 의해, 디코딩된 신호 Error_I'(n)에 픽셀 기준의 잔류 신호를 가산함으로써 실행된다. 이 브랜치는 픽셀 기준의 잔류 신호를 제공하여, 결과적으로 130으로 언급된 추가 데이터 신호 Logo(n)와, 움직임 보상 서브-단계(103)에 이해 얻어지고 주 입력 신호로서 동일한 벡터들V(n)의 사용으로 메모리(104)에 미리 저장된 로고를 포함하는 참조 화상들을 기초하는, 127로 언급된 움직임-보상된 로그 예측 신호 PRED(Logo(n-1),V(n)) 사이에서 감산으로부터 유래한다.
도 1에 도시된 종래의 다이어그램에서, 110으로 규정된 하나의 이산 코사인 변환뿐만 아니라, 109,116으로 규정된 2개의 역 이산 코사인 변화들이 실행된다. 제 1 역 이산 코사인 변환(109)은 역 양자화(108)이후에 얻어진 주파수 계수들을 탈 양자화(dequantized)하도록 인가된다. 상기 서브-단계(109)는 입력 신호(128)에 관련된 픽셀-기초 에러 잔류에 액세스하도록 픽셀 영역에 액세스하여, 가산 서브-단계(122)에 의해 픽셀 영역에 데이터 가산 실행을 허용한다. 105에 의해 발생된드리프트 보정 신호의 감산 이후, 이 추가로부터 기인된 픽셀-기초 신호는 그 뒤 프로세싱 수단에 의해 재-엔코딩된다. 이를 위해, 픽셀-기초 데이터를 주파수 데이터(frequential data)로 변환하기 위해 이산 코사인 변환(110)이 가해지고, 상기 주파수 데이터는 그 후, 출력 신호(129)를 발생시키도록 양자화 및 엔트로피-코딩(entropy-coded)될 것이다. 또한, 제 2 역 이산 코사인 변환(116)은, 움직임 보상(105)이 픽셀-기초 데이터에 대해 실행되도록, 재-엔코딩 브랜치에서 행해진다. 그러한 DCT/IDCT는 픽셀/주파수 영역에서 각 화상의 각각의 데이터 콘텐트(data content)를 규정하는 8×8픽셀 블록들에 대해 실행된 블록-기초 프로세스들이다. 널리보급된 소위 4:2:0-625 또는 4:2:2:-625 비디오 포맷들을 처리할 때, 각 픽셀은 DCT/IDCT 프로세스들이 극적으로 높은 CPU 부하를 유발하는 많은 수의 8×8 블록들에 의해 규정된다. 실제로, 그러한 프로세스들은 높은 해상도(resolution)의 거대한 양의 가산의 복합적인 단계들을 필요로 하고, 이들은 강한 디지털 신호 프로세서들로만 실행될 수 있으므로, 비교적 저가의 디바이스들 또는 생산품들의 정세도(definition)를 제외한다. 이 종래 기술 해결책은 CPU 부하에 관하여 비용이 존재하고, 또한, 그 하드웨어 실행에서 유연성의 부족을 유발한다.
발명의 분야
본 발명은, 적어도, 엔코딩된 데이터 신호를 디코딩하고 디코딩된 데이터 신호를 제공하는 단계와, 수정된 데이터 신호에 대해 실행되는 재-엔코딩 단계를 포함하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법에 관한 것이다.
또한, 본 발명은 상기 방법을 수행하기 위한 비디오 프로세싱 디바이스들에 관한 것이다. 이 발명은, 예를 들어, 방송국이 코딩된 화상들의 시퀀스에 추가 데이터를 도입하기를 원하는 경우에, 이용될 수 있다. 본 발명은 MPEG-2 압축 분야에서만 응용되는 것이 아니라 어떠한 디지털 데이터 압축 시스템에서도 일반적으로 더 응용될 수 있음을 알 수 있다.
본 발명의 특정 특징들은 이하 기술되는 실시예들을 참조하여 설명될 것이며, 동일한 부분들 또는 서브-단계들은 동일한 방식으로 규정되는, 첨부된 도면과 연계해서 고려될 것이다.
도 1은 종래 기술에서 알려진 바와 같은, 그의 로고 추가 브랜치를 갖는 트랜스코더의 개략을 도시하는 도면.
도 2는 본 발명에 따른 기술적인 해결책의 제 1 실시예를 도시하는 도면.
도 3은 본 발명에 따른 기술적인 해결책의 제 2 실시예를 도시하는 도면.
도 4는 본 발명에 따른 기술적인 해결책의 제 3 실시예를 도시하는 도면.
도 5는 본 발명에 따른 기술적인 해결책의 제 4 실시예를 도시하는 도면.
도 6은 본 발명에 따른 기술적인 해결책의 제 5 실시예를 도시하는 도면.
도 7은 본 발명에 따른 기술적인 해결책의 제 6 실시예를 도시하는 도면.
발명의 요약
본 발명의 목적은, 중앙 처리 장치(CPU)에 부담을 적게 주는, 종래 기술로부터 유래된 엔코딩된 데이터 신호에서 데이터를 수정하는 방법을 제공하는 것이다.
제 1 응용에서, 본 발명에 따른 데이터 수정 방법은,
- 상기 픽셀-기초 잔류 신호의 주파수 변환으로부터 유래하는 주파수 잔류 신호를 제공하기 위한 변환 단계로서, 상기 주파수 잔류 신호는 상기 디코딩된 데이터 신호에 가산되는, 상기 변환 단계와,
- 상기 수정된 데이터 신호를 제공하기 위해 상기 주파수 잔류 신호를 상기 디코딩된 데이터 신호에 가산하기 위한 서브-단계를 포함하는 것을 특징으로 한다.
제 2 응용에서, 상기 코딩 에러로부터 움직임-보상된 신호를 제공하는 중간 단계를 포함하는, 본 발명에 따른 데이터 수정 방법은, 상기 재-엔코딩 단계 이전에 상기 움직임-보상된 신호가 상기 수정된 데이터 신호로부터 감산되는 것을 특징으로 한다.
제 3 응용에서, 추가 데이터 신호와 그의 예측된 버전 사이의 차로부터 유래하는 잔류 신호를 포함하는, 본 발명에 따른 데이터 수정 방법은, 상기 추가 데이터 신호를 상기 중간 단계에 삽입하는 서브-단계들을 포함하는 것을 특징으로 한다.
제 4 응용에서, 본 발명에 따른 데이터 수정 방법은 상기 재-엔코딩 단계 이전에 상기 수정된 데이터 신호에 상기 추가 데이터 신호를 가산하는 서브-단계를 포함하는 것을 특징으로 한다.
도2 내지 도7에 도시된 대응하는 다이어그램들은 각각, 상기 가산 또는 감산 서브-단계들에 의해 트랜스코더 드리프트 보정 루프에 놓여진 신호에 또는, 입력 데이터 신호에 관련된 디코딩된 데이터 신호에 추가 데이터 신호(130)의 데이터 추가를 기초로 한다.
본 발명에 따라. 종래 기술의 해결책과 비교하면, CPU-소비 DCT/IDCT 서브-단계들은 CPU상의 제한된 부하를 포함하는 DCT/IDCT 서브-단계들과 대체되고, 그 답례로 데이터 삽입의 구조가 수정되고, 그러한 단순화들은, 추가에 비교해 볼 때 DCT의 분배 또는 움직임 보상의 선형과 같은, 그들 자체 특성들의 사용시, 또한 다른 서브-단계들 사이에서 조합들을 가져다주는 장점들을 얻을 수 있다. 따라서, 본 발명은 비용 효과 해결책을 유발하는, 최소 수의 기능적인 서브-단계들을 포함한다.
본 발명의 다른 목적은 상술한 방법들을 실행하기 위한 디바이스들을 제안하는 것이다.
이를 위해, 제 1 실현에서, 본 발명은 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스에 관한 것으로,
- 상기 픽셀-기초 잔류 신호의 주파수 변환으로부터 유래하는 주파수 잔류 신호를 제공하기 위한 변환 수단으로서, 상기 주파수 잔류 신호는 상기 디코딩된 데이터 신호에 가산되는, 상기 변화 수단과,
- 상기 수정된 데이터 신호를 제공하기 위해 상기 디코딩된 데이터 신호에 상기 주파수 잔류 신호를 가산하는 수단을 포함하는 것을 특징으로 한다.
제 2 실현에서, 본 발명은 디코딩된 데이터 신호에 데이터를 가산하기 위한 트랜스코딩 디바이스에 관한 것으로, 상기 중간 브랜치에 수정된 데이터 신호를 삽입하기 위한 삽입 수단을 포함하는 것을 특징으로 한다.
제 3 실현에서, 본 발명은 디코딩된 데이터 신호에 데이터를 가산하기 위한 트랜스코딩 디바이스에 관한 것으로, 상기 재-엔코딩 전에 상기 수정된 데이터 신호에 추가 데이터 신호를 가산하기 위한 수단을 포함하는 것을 특징으로 한다.
본 발명의 상세한 설명들 및 다른 특징들은 이하 주어질 것이다.
상술한 바대로, 본 발명은 엔코딩된 데이터 신호에서 데이터를 수정하는 종래의 기술의 방법의 비용을 감소시키는 것을 목적으로 한다. 이러한 발명은 입력 신호로서 MPEG-2 코딩된 비디오 신호들의 경우에 잘 채택될 것이며, 예를 들어,MPEG-4, H.261 또는 H.263 표준들에 기술된 것처럼, 블록-기초 압축 방법으로 엔코딩되어온 어떤 코딩된 신호에 그러한 방법이 적용될 수 있음은 본 기술 분야의 통상의 지식을 가진자들에게 명백할 것이다. 계속해서, 본 발명은 엔코딩된 비디오 신호들이 MPEG-2 국제 비디오 표준(동영상 전문가 그룹, ISO/IEC 13818-2)에 부합하다는 가정하에 상세하게 될 것이다.
도 2는 130으로 언급된 추가 데이터 신호 Logo(n)의 엔코딩된 데이터 신호(128)로의 제1 데이터 삽입 다이어그램이다. 이것은 DCT 및 IDCT 동작들의 특성들을 이용하여, 도 1에 도시된 종래 기술의 다이어그램으로부터 유래된다. 실제로, 도 1에 도시된 바와 같은 픽셀 영역의 데이터 삽입은 하드웨어 실현의 관점에서 볼 때 알고리즘의 비용을 감소시키면서 주파수 영역에 데이터를 삽입하기 위해 변환될 수 있다.
다음 표시법들이 논증을 위해 채택될 것이다.
- V(n): 화상수 n의 벡터들,
- Error_I(n): 주파수 영역에서의 입력 화상수 n의 에러 잔류,
- Error_I'(n): 픽셀 영역에서의 입력 화상수 n의 에러 잔류,
- MEM1(n): 프레임 메모리(106)에 저장된 픽셀 수 n,
- PRED(X(n),V(n+1)): 벡터들V(n+1)을 사용하는 신호X(n)의 움직임 보상. 이것은 신호X(n+1)의 예측된 버전에 대응한다.
- DCT(X(n)): 신호X(n)의 이산 코사인 변환,
- IDCT(X(n)): 신호X(n)의 역 이산 코사인 변환.
종래 기술부터 시작하면, 이것은 다음과 같이 쓰여질 수 있다:
1) A(n) = DCT(A'(n))
2) A(n) = DCT(Error_I'(n) + Logo(n) = PRED(Logo(n-1), V(n)) - PRED(MEM1(n-1), V(n)))
추가 사항과 비교됨으로써 DCT의 분배의 특성을 사용한다:
3) A(n) = DCT(Error_I'(n)) + DCT(Logo(n) - PRED(Logo(n-1),V(n))) - DCT(PRED(MEM1(n-1),V(n)))
DCT 및 IDCT 동작들의 선형성을 고려하면, IDCT를 통해 통과하는 신호에 DCT를 적용하는 사실은 단일 운송과 동일하다:
4) DCT(IDCT(X(n))) = 디지털 비디오 신호를 규정하는 X(n)을 갖는 X(n), 및
5) Error_I'(n) = IDCT(Error_I(n))
0과 0의 관계를 이용하면, A(n)은 다음과 같이된다:
6) A(n) = Error_I(n) + DCT(Logo(n) - PRED(Logo(n-1), V(n))) - DCT(PRED(MEM1(n-1), V(n)))
따라서, 이 관계 6)는 도 2의 장치에 따라 실현될 수 있다. 그러한 장치는 공지된 종래의 것과 동일한 구조를 가지며, 부분적인 디코딩 브랜치(219), 재-엔코딩 브랜치(221), 중간 브랜치(220) 및 데이터 추가 브랜치(202)를 포함하며, 새로운 데이터 삽입이 주파수 영역에서 실행되도록 동일한 방식으로 모두 링크되지만 다른 서브-단계들로 구성된다. 디코딩된 데이터 신호를 포함하는, 부분적인 디코딩브랜치(219)는 역 양자화 서브-단계(108)가 뒤따르는 가변길이 디코딩 서브-단계(107)를 포함한다. 수정된 데이터 신호에 대해 동작하는, 재-엔코딩 브랜치(221)는 양자화 서브-단계(211), 가변길이 코딩 서브-단계(212), 버퍼 조절 수단(213-214)을 직렬로 포함한다. 이것은 또한, 서브-단계(211)의 출력 신호를 수신하는 역 양자화 서브-단계(215), 주파수 영역에서 2개의 신호들(서브-단계(215)의 출력에 대응하는 제 1 신호와 서브-단계(124)의 출력에 대응하는 제 2 신호) 사이의 차를 전달하는 감산 서브-단계(123), 및 상기 서브-단계(123)의 출력 신호를 수신하고 코딩 에러를 전달하는 역 이산 코사인 변환(216)을 포함한다. 중간 브랜치(220)은 서브-단계(206)에 의해 규정되고 이전의 화상 수MEM2(n-1)를 저장하는 메모리, 206의 콘텐츠에 대해 실행되고 예측된 신호로도 불리는, 픽셀-기초 움직임-보상된 신호 PRED(MEM2(n-1),V(n))을 전달하는 움직임 보상 서브-단계(205), 소위 예측된 신호, 상기 픽셀-기초 움직임-보상된 신호의 주파수 변화을 보장하는 이산 코사인 변환(217), 및 상기 디코딩된 데이터 신호와 서브-단계(217)의 출력 신호사이의 차로부터 상기 수정된 데이터 신호를 유도하는 감산 서브-단계(124)를 직렬로 포함한다. 중간 브랜치(220)는 상기 코딩 에러로부터 얻어진 움직임-보상된 신호를 상기 디코딩된 데이터 신호로부터 감산함으로써 적시에 품질 드리프트(quality drift)를 회피한다. 서브-단계(122)에 의해 부분적인 디코딩 브랜치의 출력 신호에 부가될 주파수 잔류 신호를 제공하는, 데이터 추가 브랜치(202)는 움직임-보상된 로고 예측을 갖는 추가 데이터 신호(130)로부터 감산에 의해 형성된 잔류 신호의 생성 및 Logo(n)-PRED(Logo(n-1),V(n))에 의해 규정된 상기 잔류 신호의 주파수 변환을 보장하는 이산 코사인 변환(218)을 포함한다. 상기 잔류 신호에 관련된 이 서브-단계(218)는 적은 수의 블록들을 처리하며, 로고가 일반적으로 공간을 거의 차지하지 않기 때문에, 그의 CUP 차지는 제한된다. 이산 코사인 변환과 역 이산 코사인 변환사이의 복잡성의 차가 CPU 소비에 관하여 매우작다는 것을 고려하며, 서브-단계(217)는 서브-단계(216)와 거의 동일한 복잡성을 가지며, 코딩 에러 화상들을 규정하는 모든 블록들에 적용된다. 부분적인 디코딩 브랜치(219)에 관해서는, 데이터 삽입이 현재 주파수 영역에서 실행되기 때문에, 더 이상의 IDCT가 실행되지 않는다. 이것은, 수정된 데이터가 모든 주파수 영역에 존재하기 때문에 더 이상의 DCT가 실행되지 않는, 재-엔코딩 브랜치에서와 동일하다. 전반적으로, DCT/IDCT 서브-단계들의 이러한 삭제들/삽입들은, 전체 화상들에 대해 실행되는 서브-단계들(109,110)이 억제되고, 전체 화상들에 대해 실행되는 서브-단계(217)와 화상들별로 감소된 수의 블록들에 대해서만 실행되는 서브-단계(218)가 추가되어왔기 때문에, CPU 용량의 상당한 이득을 보여준다. 따라서, 제안된 해결책은 종래 기술의 것과 비교해서 비용 효율 해결책을 보여준다.
도2로부터 유도된 도 3은 본 발명의 다른 실시예를 도시한다. 이것은 또한, 디코딩된 데이터 신호를 제공하는 부분적인 디코딩 브랜치, 출력 신호를 제공하기 위해 수정된 데이터 신호에 대해 동작하는 재-엔코딩 브랜치, 및 디코딩된 데이터 신호 Error_I(n)에 추가 데이터를 도입할 목적의 데이터 추가 브랜치(202)를 포함하는, 트랜스코더 장치를 기초로 한다. 가변 길이 디코딩(107)과 역 양자화 서브-단계(108)을 포함하는, 부분적인 디코딩 브랜치는, 주파수 영역에서, 입력 스트림에 관련된 에러 잔류로도 불리는, 디코딩된 데이터 신호 Error_I(n)에 액세스하기 위해 입력 데이터 신호(128)을 디코딩하는 것을 목적으로 한다. 이 에러 잔류는 가산 서브-단계(122)에 의해 추가 브랜치(202)로부터 발행된 주파수 잔류 데이터에 의해 수정된다. 상기 주파수 잔류 데이터는, 입력 스트림에 포함된 움직임 벡터들과 동일한 움직임 벡터들V(n)을 사용하여, 상기 추가 데이터 신호(130)와 127로 언급된 그의 움직임-보상된 버전사이의 차에 의해 형성된 잔류 신호에 적용되는 이산 코사인 변환(218)에 의해 주파수 변환으로부터 유래한다. 이 서브-단계(218)는, 로고는 일반적으로 공간을 거의 차지하지 않기 때문에 적은 수의 블록들을 처리하고, 그 뒤 그의 CPU 소비가 제한된다. 상기 주파수 잔류 데이터와 Error_I(n)사이에서, 상기 수정된 데이터 신호를 규정하는, 이 추가로부터 유래하는 신호는, 양자화(211), 가변길이 코딩(212) 및 버퍼 조절 수단(213-214)을 직렬로 포함하는 재-엔코딩 단계에 의해 재-엔코딩된다. 드리프트 보정의 부재는 긴 연장까지 출력 스트림의 질을 감소시키지 않는데, 이는, 로고에 관련된 입력 스트림 및 데이터가, 정지 배경과 같은 정지 입력 비디오 스트림에 삽입된 고정된 로고인 경우에서 처러머, 동일한 움직임 벡터 특성들을 갖기 때문이다. 이 제안된 장치에 있어서, 더 이상의 드리프트 보정이 실행되지 않기 때문에, CPU에 과한 실질적인 이들은 비교적 양호한 비디오 질을 보장하면서 실현된다.
도 2로부터 유도된 도 4는 본 발명의 다른 실시예를 도시한다. 알고리즘 관점으로부터 보면, 종래 기술에 관련된 관계 0 으로부터 시작하고 가산/감산에 비교되는 DCT의 분배를 사용하면, 이것은 다음과 같이 쓰여진다:
7) A(n) = Error_I(n) - DCT(PRED(MEM3(n-1), + PRED(Logo(n-1), V(n))-Logo(n)))
다음 표시법과 함께 이루어진다.
- O3(n): 도 4의 출력 신호에 대응하는 디코딩된 화상 수 n,
- I(n): 디코딩된 입력 화상 수 n,
- MEM3(n): 프레임 메모리(206)에 저장된 화상 수 n.
관계 7)에 좌우된 도 4의 대응하는 다이어그램은 도 2의 것과 유사하다. 이것은 또한, 디코딩된 데이터 신호를 제공하는 부분적인 디코딩 브랜치(219), 출력 신호를 제공하는 수정된 데이터 신호에 대해 동작하는 재-엔코딩 브랜치(221), 적시에 품질 드리프트를 회피하는 중간 브랜치(420), 및 상기 추가 데이터 신호(130)과 그의 움직임-보상된 버전 사이의 차로부터 유래하는 잔류 신호를 제공하는 데이터 추가 브랜치(102)를 포함하는, 트랜스코더 장치를 기초로 한다. 감산 서브-단계(425)에 의해 상기 중간 브랜치에 상기 잔류 신호를 전달하는 것은 상기 데이터 추가 브랜치 레벨과는 다르다. 움직임 보상(205)과 이산 코사인 변환(217)사이에 삽입된 이 감산 서브-단계는 서브-단계(216)으로부터 발행된 움직임-보상된 코딩 에러와 상기 잔류 신호사이의 차를, 서브-단계(217)에 전달한다. 관계 7)는 단지 하나의 DCT 서브-단계만이 데이터 추가를 실행하기 위해 필요하다는 것을 논증한다. 그것은 CPU 용량에 관한 비용 효과 해결책을 이끄는, 상기 잔류 신호와 하나의 또한 동일한 동작의 상기 움직임-보상된 코딩 에러에 모두에 대해, 주파수 변환을 보장하는 서브-단계(217)로 행해진다.
이 장치는 또한, 그의 하드웨어 실현에서 높은 융통성을 보존한다. 실제로, 상기 추가 데이터 신호에 적용된 움직임 보상(103) 및 상기 코딩 에러에 적용된 움직임 보상(205)은 상기 잔류 신호 및 상기 코딩 에러의 특성들에 적용 및 최적화된 2개의 개별 디지털 신호 프로세서들에 의해 실현될 수 있다. 먼저, 화상 메모리(206)에 포함된 신호가 관계 O3(n)-I(n)-Logo(n)에 의해 규정되고, 상기 신호가 재-엔코딩 단계에 의해 발생된 코딩 에러에 대응하는 작은 진폭의 값으로 구성되는 것을 고려하면, 따라서, 움직임 보상(205)은, 드리프트 보정의 관점에서 양호한 질을 보장하면서, 제한된 해상도로 행해질 수 있다. 전형적으로, 4-비트들 해상도는, 4-비트 마크로-명령들을 포함하고 작은 CPU 점유를 요구하는 전용 프로세서로 호기(opportunity)의 실행을 제공하는, 수용할 수 있는 질을 얻기 위해 사용될 수 있다. 더 큰 진폭의 신호(130)에 대해 실행된 움직임 보상(103)에 관하여서는, 더 높은 해상도가 로고에 대응하는 양호한 질의 영역들을 보장하기 위해 사용되어야 한다. 이를 위해, 로고 영역을 규정하는 블록들 상에만 전형적으로 8비트들의 높은 해상도로 일반적인 디지털 프로세서가 사용될 수 있다.
도 4로부터 유도된 도 5 및 도 6은 본 발명의 또 다른 실시예를 도시한다. 이 도면들은 또한, 디코딩된 데이터 신호를 제공하는 부분적인 디코딩 브랜치, 출력 신호를 제공하기 위한 수정된 데이터 신호에 대해 동작하는 재-엔코딩 브랜치, 적시에 품질 드리프트를 피하기 위한 중간 브랜치, 및 데이터 추가 브랜치를 포함하는, 트랜스코더 장치를 기초로 한다. 이들은 더 이상의 움직임 보상이 추가 데이터 신호(130)에 대해 실행되지 않아, CPU에 관하여 실질적인 이들을 제공하는 상기데이터 추가 브랜치 레벨에서 상이하다. 알고리즘 관점으로부터, 그리고 어떠한 품질 손실이 없이, 중간 브랜치의 움직임 보상 서브-단계를 사용하는 것일 실제로 가능하며, 움직임 보상전에 재-엔코딩 브랜치에 의해 발생된 코딩 에러에 상기 추가 데이터 신호의 일부를 삽입함으로써 상기 추가 데이터 신호에 대한 보정을 드리프트하도록 헌신된다.
도 5에서, 데이터 추가 브랜치는 신호(130)에 적용되는 이산 코사인 변환(218)로만 구성되고, 주파수 추가 데이터 신호를 전달한다. 이 서브-단계(218)는 로고에 대응하는 적은 수의 블록들만을 처리하여, 그의 CPU 차지(occupation)가 제한된다. 상기 추가 주파수 데이터 신호는 제 1 가산 서브-단계(122)에 의해 코딩된 데이터 신호에, 그리고 제 2 가산 서브-단계(526)에 의해 서브-단계(123)으로부터 유출된 코딩 에러에 동시에 삽입된다. 서브-단계(122)는 감산 서브-단계(124)의 포지티브 입력에 상기 주파수 추가 데이터 신호와 부분적인 디코딩 브랜치로부터 유출된 디코딩된 데이터 신호의 합을 전달한다. 서브-단계(526)는, 대부분의 디지털 신호 프로세서들에 대해 비용이 없이, 상기 주파수 추가 데이터 신호와 서브-단계(123)에 의해 전달된 코딩 에러의 합을 나타내는 신호를 서브-단계(216)에 전달한다.
도 6에서, 데이터 삽입은 서브-단계들(425,526)에 의해 중간 브랜치에 상기 추가 데이터 신호(130)를 직접 삽입함으로써 실행된다. CPU 용량의 이들을 나타내는 상기 추가 데이터 신호에 대해 더 이상의 주파수 변환이 실행되지 않는다. 서브-단계(526)는, 대부분의 디지털 신호 프로세서들에 대한 비용이 없이, 상기 추가 데이터 신호와 서브-단계(216)으로부터 유출된 코딩 에러사사이에서의 추가로부터 유래하는 신호를 화상 메모리(206)에 전달한다. 서브-단계(425)는, 대부분의 디지털 신호 프로세서들에 대한 비용없이, 상기 추가 데이터 신호와 움직임-보상된 코딩 에러사이의 차를 나타내는 신호를 서브-단계(217)에 전달한다. 코딩 에러에 대해 실행된 움직임 보상에 대한 매크로-명령들을 포함하는 전용 프로세서의 사용을 가능하고 정당화하는, 도 4에 도시된 장치와는 반대로, 도 5 또는 도 6에서의 출력 신호에 대응하는 디코딩된 화상 수(n) 중 임의의 하나를 규정하는 관계 O(n)-I(n), O(n)에 의해 규정된 코딩 에러에 대해 움직임 보상(205)이 실행되기 때문에, 도 5 및 도 6의 장치들과는 동일하게 행하여 질 수 없다. 실제로, 이 신호의 진폭은 대략 추가 데이터 신호(130)와 관련된 신호의 진폭이며, 고 해상도 움직임 보상은 저 해상도 신호들에 헌신된 특징 프로세서의 사용을 제외한, 삽입된 데이터의 양호한 품질을 보장하기 위해 필요하다. 그러나, 도 5 및 도 6은 종래 기술에 걸쳐 CPU 용량의 이득에 관하여 상당한 개선을 보여준다.
도 5 및 도 6으로부터 유도된 도 7은 본 발명의 다른 실시예를 도시한다. 이 도면은, 디코딩된 데이터 신호를 제공하기 위한 부분적인 디코딩 브랜치, 출력 신호를 제공하기 위한 수정된 데이터 신호에 대해 동작하는 재-엔코딩 브랜치, 적시에 품질 드리프트를 피하기 위한 중간 브랜치, 및 데이터 추가 브랜치를 포함하는, 트랜스코더 장치를 기초로 한다. 이 도면은, 주파수 추가 데이터의 삽입에 의한 입력 신호의 수정을 가능하게 하는, 상기 데이터 추가 브랜치 레벨과 다르고, 이것은 단지 하나의 가산 서브-단계(122)만을 갖는다.
알고리즘의 관점으로부터, 본 발명에 따른 도 7에 도시된 장치는 도 1의 종래 기술에 설명된 것과 동일하다. 실제로, 관계A(n) = B(n)가 증명되고, 관계 BUF(VLC(Q(A(n)))) = BUF(VLC(Q(B(n)))) 가 또한 증명되고, 각가의 서브-단계들(111/211-112/212-113/213)에 의해 실행된 동작들에 대응하는 BUF-VLC-Q 의 동일한 출력 스트림이 얻어질 것임을 암시한다.
상기 데이터가 중간 브랜치내로 직접 삽입될 수 있기 때문에, 이 제안된 장치는 더 이상의 개별적인 움직임 보상 및 신호(130)를 위한 그의 관련된 메모리가 사용되지 않도록 하며, 이 간단함은 움직임 보상의 선형성에 의해 정당화된다. 2개의 움직임 보상들의 이 합병은, 가산 서브-단계(122)의 삽입이, 대부분의 디지털 신호 프로세서에 대한 비용 없이, 배제된다면, 메모리 저장과 CPU 차지에 관한 실질적인 이들을 나타낸다. 입력 신호는 단지 2개의 단계들에 의해 수정된다. 첫 번째 단계는 추가 데이터 신호(130)에만 적용되는 이산 코사인 변환에 대응하고 주파수 추가 데이터 신호를 제공하며, 이 동작은 로고 영역을 규정하는 몇몇 블록들에 대해서만 실행되고 따라서 CPU 부담을 낮게한다. 두 번째 단계는 재-엔코딩 브랜치에 상기 수정된 데이터 신호를 전달하는 가산 서브-단계(122)에 대응하며, 상기 수정된 데이터 신호는 서브-단계(124)의 출력 신호와 상기 주파수 추가 데이터 신호의 추가로부터 유래한다. 이 장치는 이러한 2개의 서브-단계들이 데이터 삽입에 관계하기 때문에 비용 효과 방식의 데이터 수정을 가능하게 한다.
본 발명에 따라 상술된 도 2 내지 도 7에서, 입력 신호 데이터는 픽셀-기초 데이터의 삽입을 통해 수정되고, 가산 서브-단계들에 의해, 추가 데이터 신호(130)로써 지정된다. 이러한 삽입된 데이터는 로고, 즉 단일 작은 화상, 또는 티커(ticker), 즉 연속적인 작은 다른 화상들에 대응할 수 있다. 양쪽 모든 경우에서, 각각의 화상은 픽셀-기초, 예를 들면, 거친 디지털 영상 코딩에 대응하는 소위 비트맵 포맷에 따라 엔코딩되어야 한다. 물론, 가산 또는 감산 서브-단계들에 의한 삽입 이전에, 상기 신호(130)는, 예를 들어, 이들의 포맷이 여전히 양립할 수 있는한, 루미넌스 또는 크로미넌스 레벨을 변화시킴으로써 단계(732)를 갖는 도 7에만 표시된 바와 같이, 출력 신호의 질을 최적화 하기 위해, 731로 언급된 채택된 데이터 신호 Logo_ori(n)로부터 유래될 수 있다. 그러한 채택은 본 발명의 보호 검위 및 정신을 제한하지 않음은 명백하다.
엔코딩된 데이터 신호에서 데이터를 수정하는 이 방법은 유선 전자회로들 또는, 대안으로는 컴퓨터 판독 가능 매체에 저장된 명령들의 세터를 이용하는 바와 같이, 몇몇 방식들로 실행될 수 있고, 상기 명령들은 상기 회로의 적어도 부분들을 대체하고, 상기 대체 회로들에 충진된 바와 같은 동일한 기능들을 수행하기 위해 컴퓨터 또는 디지털 프로세서의 제어하에서 실행될 수 있다. 또한, 본 발명은 상술한 방법의 단계들 또는 임의의 단계들을 실행하기 위한 컴퓨터 실행가능 명령들을 포함하는 소프트웨어 모듈을 포함하는, 컴퓨터 판독가능 매체에 관한 것이다.
Claims (11)
- 엔코딩된 데이터 신호에서 데이터를 수정하는 방법으로서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 단계와,b) 수정된 데이터 신호에 대해 실행된 재-엔코딩 단계와,c) 상기 엔코딩된 데이터 신호에 가산되고, 추가 데이터 신호의 예측 신호와 상기 추가 데이터 신호 사이의 차로부터 유래하는, 픽셀-기초 잔류 신호를 제공하는 단계를 포함하는, 상기 엔코딩된 데이터 신호에서 데이터를 수정하는 방법에 있어서,d) 상기 픽셀-기초 잔류 신호의 주파수 변환으로부터 유래하는 주파수 잔류 신호를 제공하는 변환 단계로서, 상기 주파수 잔류 신호는 상기 디코딩된 데이터 신호에 가산되는, 상기 변환 단계와,e) 상기 수정된 데이터 신호를 제공하기 위해, 상기 디코딩된 데이터 신호에 상기 주파수 잔류 신호를 가산하는 서브-단계를 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 제 1 항에 있어서,상기 재-엔코딩 단계에 의해 발생된 코딩 에러로부터 움직임-보상된 신호를 제공하기 위한 수단을 적어도 포함하는 중간 단계가 상기 디코딩과 재-엔코딩 단계들 사이에 삽입되고, 상기 움직임-보상된 신호는 상기 재-엔코딩 단계 이전에 상기 수정된 데이터 신호로부터 감산되는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 엔코딩된 데이터 신호에서 데이터를 수정하는 방법으로서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 단계와,b) 수정된 데이터 신호에 대해 실행되고, 코딩 에러를 발생시키는 재-엔코딩 단계와,c) 상기 디코딩과 재-엔코딩 단계들 사이에 삽입되어 상기 디코딩된 데이터 신호와 상기 코딩 에러로부터 얻어진 움직임-보상된 신호 사이에 감산 동작을 적어도 포함하는 중간 단계로서, 상기 감산 동작은 상기 수정된 데이터 신호를 규정하는, 상기 중간 단계를 포함하는, 상기 엔코딩된 데이터 신호에서 데이터를 수정하는 방법에 있어서,상기 중단 단계에 추가 데이터 신호를 삽입하는 서브-단계들을 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 제 3 항에 있어서,잔류 신호의 규정 단계가 수행되고, 상기 잔류 신호는 상기 추가 데이터 신호와 그의 예측된 버전사이에 차로부터 유래하며, 상기 잔류 신호는 감산 서브-단계에 의해 상기 움직임-보상된 신호로부터 감산되는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 제 3 항에 있어서,a) 상기 추가 데이터 신호는 가산 서브-단계에 의해 상기 코딩 에러에 가산되며,b) 상기 추가 데이터 신호는 가산 서브-단계에 의해 상기 디코딩된 데이터 신호에 가산되는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 제 3 항에 있어서,a) 상기 추가 데이터 신호는 가산 서브-단계에 의해 상기 코딩 에러에 가산되며,b) 상기 추가 데이터 신호는 감산 서브-단계에 의해 상기 움직임-보상된 신호로부터 감산되는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 엔코딩된 데이터 신호에서 데이터를 수정하는 방법에 있어서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 단계와,b) 수정된 데이터 신호에 대해 실행되고 코딩 에러를 발생시키는 재-엔코딩 단계와,c) 상기 코딩 에러로부터 움직임-보상된 신호를 얻고, 상기 수정된 데이터 신호를 제공하기 위해 상기 디코딩된 데이터 신호와 상기 움직임-보상된 신호 사이에 감산 서브-단계를 적어도 포함하는 중간 단계를 포함하는, 상기 엔코딩된 데이터 신호에서 데이터를 수정하는 방법에 있어서,상기 재-엔코딩 단계 이전에 상기 수정된 데이터 신호에 추가 데이터 신호를 가산하는 서브-단계를 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에서 데이터를 수정하는 방법.
- 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스로서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 수단과,b) 수정된 데이터 신호에 대해 동작하는 재-엔코딩 수단과,c) 상기 엔코딩된 데이터 신호에 가산되고 추가 데이터 신호의 예측된 신호와 상기 추가 데이터 신호 사이의 차로부터 유래하는, 픽셀-기초 잔류 신호를 제공하는 수단을 포함하는, 상기 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스에 있어서,d) 상기 픽셀-기초 잔류 신호의 주파수 변환으로부터 유래하는 주파수 잔류 신호를 제공하는 변환 수단으로서, 상기 주파수 잔류 신호는 상기 디코딩된 데이터신호에 가산되는, 상기 변환 수단과,e) 상기 수정된 데이터 신호를 제공하기 위해, 상기 디코딩된 데이터 신호에 상기 주파수 잔류 신호를 가산하는 수단을 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스.
- 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스로서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 수단과,b) 수정된 데이터 신호에 대해 동작하고 코딩 에러를 발생시키는 재-엔코딩 수단과,c) 상기 디코딩과 재-엔코딩 단계들 사이에 삽입되어 상기 디코딩된 데이터 신호와 상기 코딩 에러로부터 얻어진 움직임-보상된 신호 사이에 감산 동작을 적어도 포함하는 중간 브랜치로서, 상기 감산 동작은 상기 수정된 데이터 신호를 규정하는, 상기 중간 브랜치를 포함하는, 상기 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스에 있어서,상기 중간 브랜치에 수정하는 데이터 신호를 삽입하는 데이터 삽입 수단을 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스.
- 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스로서,a) 상기 엔코딩된 데이터 신호를 디코딩하고, 디코딩된 데이터 신호를 제공하는 디코딩 수단과,b) 수정된 데이터 신호에 대해 동작하고 코딩 에러를 발생시키는 재-엔코딩 수단과,c) 상기 코딩 에러로부터 움직임-보상된 신호를 제공하고, 상기 수정된 데이터 신호를 생성하기 위해 상기 디코딩된 데이터 신호와 상기 움직임-보상된 신호 사이에 감산 단계를 적어도 포함하는 중간 브랜치를 포함하는, 상기 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스에 있어서,재-엔코딩 이전에 상기 수정된 데이터 신호에 추가 데이터 신호를 가산하는 수단을 포함하는 것을 특징으로 하는, 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스.
- 엔코딩된 데이터 신호에 데이터를 가산하는 트랜스코딩 디바이스를 위한 컴퓨터 프로그램 제품으로서, 상기 디바이스에 로딩될 때, 상기 디바이스가 제1항 또는 제7항에서 청구된 임의의 방법을 실행하도록 하는 명령들의 세트를 포함하는, 컴퓨터 프로그램 제품.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00400101 | 2000-01-14 | ||
| EP00400101.2 | 2000-01-14 | ||
| EP00401076.5 | 2000-04-18 | ||
| EP00401076 | 2000-04-18 | ||
| PCT/EP2001/000106 WO2001052547A1 (en) | 2000-01-14 | 2001-01-05 | Simplified logo insertion in encoded signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020001767A true KR20020001767A (ko) | 2002-01-09 |
Family
ID=26073398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017011689A KR20020001767A (ko) | 2000-01-14 | 2001-01-05 | 엔코딩된 신호에 간단한 로고 삽입 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6650706B2 (ko) |
| EP (1) | EP1172009A1 (ko) |
| JP (1) | JP2003520510A (ko) |
| KR (1) | KR20020001767A (ko) |
| CN (1) | CN1183766C (ko) |
| BR (1) | BR0104012A (ko) |
| WO (1) | WO2001052547A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573945B1 (en) | 2000-01-12 | 2003-06-03 | General Instrument Corporation | Logo insertion on an HDTV encoder |
| EP1324615A1 (en) * | 2001-12-28 | 2003-07-02 | Deutsche Thomson-Brandt Gmbh | Transcoding MPEG bitstreams for adding sub-picture content |
| US8311095B2 (en) * | 2002-07-17 | 2012-11-13 | Onmobile Global Limited | Method and apparatus for transcoding between hybrid video codec bitstreams |
| EP1611738A2 (en) | 2003-03-27 | 2006-01-04 | Sergei Startchik | Method for estimating logo visibility and exposure in video |
| JP4708680B2 (ja) | 2003-03-28 | 2011-06-22 | Ｋｄｄｉ株式会社 | 圧縮動画像データの画像挿入装置 |
| US7580460B2 (en) * | 2003-03-28 | 2009-08-25 | Sony Corporation | Video encoder with multiple outputs having different attributes |
| JP4470431B2 (ja) * | 2003-10-01 | 2010-06-02 | ソニー株式会社 | データ処理装置およびその方法 |
| WO2007003627A1 (en) * | 2005-07-06 | 2007-01-11 | Thomson Licensing | Method and device for coding a video content comprising a sequence of pictures and a logo |
| US8218811B2 (en) | 2007-09-28 | 2012-07-10 | Uti Limited Partnership | Method and system for video interaction based on motion swarms |
| US8208745B2 (en) * | 2008-01-31 | 2012-06-26 | Analog Devices, Inc. | Spatial domain video enhancement/scaling system and method |
| ES2782531T3 (es) | 2012-10-18 | 2020-09-15 | Signify Holding Bv | Dispositivo de control y método de control para controlar una carga |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614952A (en) * | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| CA2115976C (en) * | 1993-02-23 | 2002-08-06 | Saiprasad V. Naimpally | Digital high definition television video recorder with trick-play features |
| NL9301358A (nl) * | 1993-08-04 | 1995-03-01 | Nederland Ptt | Transcodeerinrichting. |
| EP0690392B1 (en) * | 1994-06-30 | 2001-09-26 | Koninklijke Philips Electronics N.V. | Method and device for transcoding a sequence of coded digital signals |
| US5623312A (en) * | 1994-12-22 | 1997-04-22 | Lucent Technologies Inc. | Compressed-domain bit rate reduction system |
| US5870146A (en) * | 1997-01-21 | 1999-02-09 | Multilink, Incorporated | Device and method for digital video transcoding |
| WO1999000235A1 (en) | 1997-06-26 | 1999-01-07 | Questech Corporation | In mold bonded composites and a method for manufacturing the composites |
| WO1999051033A2 (en) * | 1998-03-31 | 1999-10-07 | Koninklijke Philips Electronics N.V. | Method and device for modifying data in an encoded data stream |
| US6226041B1 (en) * | 1998-07-28 | 2001-05-01 | Sarnoff Corporation | Logo insertion using only disposable frames |
| US6697061B1 (en) * | 1999-01-21 | 2004-02-24 | Hewlett-Packard Development Company, L.P. | Image compression featuring selective re-use of prior compression data |
-
2001
- 2001-01-05 WO PCT/EP2001/000106 patent/WO2001052547A1/en not_active Application Discontinuation
- 2001-01-05 EP EP01907412A patent/EP1172009A1/en not_active Withdrawn
- 2001-01-05 KR KR1020017011689A patent/KR20020001767A/ko active Search and Examination
- 2001-01-05 CN CNB018005268A patent/CN1183766C/zh not_active Expired - Fee Related
- 2001-01-05 BR BR0104012-0A patent/BR0104012A/pt not_active IP Right Cessation
- 2001-01-05 JP JP2001552640A patent/JP2003520510A/ja active Pending
- 2001-01-16 US US09/761,247 patent/US6650706B2/en not_active Expired - Fee Related
-
2003
- 2003-09-11 US US10/660,360 patent/US20050259733A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003520510A (ja) | 2003-07-02 |
| US20050259733A1 (en) | 2005-11-24 |
| WO2001052547A1 (en) | 2001-07-19 |
| CN1183766C (zh) | 2005-01-05 |
| BR0104012A (pt) | 2002-01-02 |
| EP1172009A1 (en) | 2002-01-16 |
| US6650706B2 (en) | 2003-11-18 |
| US20020009150A1 (en) | 2002-01-24 |
| CN1364386A (zh) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181743B1 (en) | Method and device for modifying data in an encoded data stream | |
| CA2109138C (en) | Device for encoding digital signals representing images, and corresponding decoding device | |
| KR100566826B1 (ko) | 압축된 영상 표시 픽셀 데이터 블록의 데이터 스트림을 처리하기 위한 시스템 | |
| JP2004518342A (ja) | スケーラブルビデオトランスコーディング方法及び装置 | |
| JP2005503695A (ja) | ビデオトランスコード方法及び装置 | |
| US6650706B2 (en) | Frequential-based data modifying method and device | |
| JP4260894B2 (ja) | 画像処理システム内のメモリ効率のよい圧縮装置 | |
| US8155459B2 (en) | Video processing device with low memory bandwidth requirements | |
| US20030128764A1 (en) | Method of decoding coded video signals | |
| US20070025438A1 (en) | Elastic storage | |
| US7251368B2 (en) | Pixel-based data modifying method and device | |
| US6205250B1 (en) | System and method for minimizing clock cycles lost to overhead data in a video decoder | |
| US7085321B2 (en) | Compression | |
| US20060140274A1 (en) | Transcoder and method used therein | |
| KR20090105061A (ko) | 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치 | |
| JPH09187001A (ja) | 演算装置および演算方法 | |
| JP2003199107A (ja) | 画像符号化装置及び画像復号装置 | |
| MXPA99005454A (en) | Image element processor for a memory management system using recompression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20071010 Effective date: 20080911 |