KR20020000062A - 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법 - Google Patents

결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법 Download PDF

Info

Publication number
KR20020000062A
KR20020000062A KR1020000034117A KR20000034117A KR20020000062A KR 20020000062 A KR20020000062 A KR 20020000062A KR 1020000034117 A KR1020000034117 A KR 1020000034117A KR 20000034117 A KR20000034117 A KR 20000034117A KR 20020000062 A KR20020000062 A KR 20020000062A
Authority
KR
South Korea
Prior art keywords
memory chip
memory
defective
signal
chips
Prior art date
Application number
KR1020000034117A
Other languages
English (en)
Other versions
KR100336434B1 (ko
Inventor
유영갑
한선경
Original Assignee
유영갑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유영갑 filed Critical 유영갑
Priority to KR1020000034117A priority Critical patent/KR100336434B1/ko
Publication of KR20020000062A publication Critical patent/KR20020000062A/ko
Application granted granted Critical
Publication of KR100336434B1 publication Critical patent/KR100336434B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Abstract

결함이 있어 사용할 수 없는 n개의 memory chip과 결함이 없는 정상의 memory chip 1개를 조합하여 정상적인 memory system을 구현하도록 하여 결함 memory chip을 재이용하는 방법이 제시된다. 본 발명은, 각 memory chip을 논리적으로 n개의 독립적으로 접근할 수 있는 블럭으로 나누는 단계; 입력은 memory chip을 구동시키는 신호를, 출력은 memory chip을, 제어신호는 어드레스 신호중 상위 k(2k=n)개를 디코딩한 신호를 연결하는 스위치 회로를 이용하여 n개의 결함이 있는 memory chip과 하나의 정상 동작하는 memory chip을 구동하게 하여 n개의 memory로 구성된 정상 동작하는 memory system을 구성하는 단계; 그리고,상위 k개의 어드레스 신호를 디코딩한 값이 low(high)이면 결함이 있는 memory chip을 구동하고, high(low)이면 정상동작하는 memory chip을 구동하는 단계를 포함한다.

Description

결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법{Method for constructing a Normal Memory System using Faulty Memory Chips}
본 발명은 결함 memory chip의 재이용방법에 관한 것으로, 특히 결함이 있어 사용할 수 없는 memory chip n개와 결함이 없는 정상의 memory chip 1개를 조합하여 n개의 memory chip으로 구성된 정상적인 memory system으로 재 이용할 수 있도록 하기 위한 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법 및 이를 조합시킨 시스템에 관한 것이다.
일반적으로, memory chip은 많은 양의 2진 신호를 저장하고, 판독하는 것으로 대부분 인쇄회로 기판상에 설치되어 SIMM(Single kn-line Memory Module)이나 DIMM(Dual In-line Memory Module)이라 하고, memory module로 약칭된다. memory chip은 제조과정에서 자주 불량품이 생기고 그 불량의 정도를 살펴보면 매우 부분적인 것이 대부분이다.
memory chip의 제조과정에서 생기는 불량의 비율은 통계에 따르면 심한 경우 전체 생산공정 중 25-30%에 달하는 것으로 나와 있으며 memory의 용량의 증대에 따라 그 비율이 더 커질 전망이다. 이런 불량품들은 불량의 정도에 무관하게 폐품 처리되거나, 수요가 별로 없는 전화기 또는 장난 감에 사용되기도 하고, memory module 제작업체에서 싼 가격에 구매, 변조하여 모듈 제품으로 제작, 판매되어 전체 제품의 신뢰성에 부정적인 영향을 미치고 있다.
불량제품의 파손상황을 살펴보면, 극히 소수가 비교적 심한 결함이 있으며 대부분, 약 94%가 매우 지역적인 결함을 가지며 심한 경우, 단 하나의 어드레스에서 1 비트 데이타만이 파손된 정도이다. 이와 같이 경미한 IC를 폐품 처리한다는 것은 경제적으로 큰 손실이 아닐 수 없으며 결함이 있는 memory chip을 재이용할 수 있는 방법이 요구되고 있다.
본 발명은 상기의 필요성에 부응하기 위하여 발명된 것으로, 결함이 있어 사용할 수 없는 memory chip n(= 2k)개와 결함이 없는 정상의 memory chip 1개를 조합하여 n개의 memory chip으로 구성된 정상적인 memory system으로 재 이용할 수 있도록 하는 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법 및 이를 조합시킨 시스템을 제공하는 것에 그 목적이 있다.
도 1은 memory chip의 판독(READ) 및 기록(WRITE) 동작시 타이밍 다이어 그램이다.
도 2는 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 셀어레이를 2개의 독립적으로 접근할 수 있는 논리 블럭으로 분할하는 경우를 보여주기 위한 블럭도이다.
도 3은 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 셀어레이를 4개의 독립적으로 접근할 수 있는 논리 블럭으로 분할하는 경우를 보여주기 위한 블럭도이다.
도 4는 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 결함 memory chip 4개와 정상 memory chip 1개를 조합한 memory system을 보여주기 위한 회로도이다.
도 5는 본 발명에 따른 결함 memory chip의 재 이용방법을 구현하기 위한 일 실시예로 결함 memory chip 4개와 정상 memory chip 1개를 조합한 memory system을 보여주기 위한 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 -50 : memory chip 60 : 디코더
70 : MUX 80 : 커넥터
B1-B4 : 전송게이트(Transmission gate)
G1-G4 : 3상태 게이트(Tri-state gate)
이와 같은 목적을 달성하기 위한 본 발명은,
결함이 있는 n개의 memory chip 및 결함이 없는 하나의 memory chip을 병렬적으로 연결하고 상기 n개의 memory chip을 각각 독립적으로 접근할 수 있는 n개의 블럭으로 나누는 단계;
memory chip의 상위 k비트의 열 어드레스 신호를 디코딩하여 상기 memory chip들을 동작시키기 위한 CAS신호를 스위칭하는 제어신호를 출력하는 단계; 그리고,
제어신호가 high(low)이면 결함이 있는 memory chip 안에서 결함이 없는 블록을 접근하여 판독 및 기록 동작을 하고, 상기 제어신호가 low(high)이면 결함이 있는 memory chip의 결함있는 블록의 접근을 차단하고 정상동작하는 memory chip을 구동하여 판독 및 기록 동작하게 하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
첨부된 도면중 도 1은 memory chip의 판독 및 기록 동작을 설명하기 위한 타이밍 다이어그램이고, 도 2는 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 셀어레이를 각각 독립적으로 접근할 수 있는 2개의 블럭으로 분할하는 경우를 보여주기 위한 블럭도이다.
또한, 도 3은 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 셀어레이를 각각 독립적으로 접근할 수 있는 4개의 블럭으로 분할하는 경우를 보여주기 위한 블럭도이고, 도 4는 본 발명에 따른 결함 memory chip의 재 이용방법을 설명하기 위하여 결함 memory chip 4개와 정상 memory chip 1개를 조합한 구성을 보여주기 위한 회로도이며, 도 5는 본 발명에 따른 결함 memory chip의 재 이용방법을 구현하기 위한 일 실시예로 결함 memory chip 4개와 정상 memory chip 1개를 조합한 구성을 보여주기 위한 회로도이다
본 발명에 따른 memory chip의 재이용 방법을 구현하기 위한 회로는 memory chip을 각각 독립적으로 접근할 수 있는 n개의 블럭으로 분할하고, 판독 및 기록 동작하기 위해 구동되는 memory chip은 어드레스 신호중 상위 k(2k=n)개를 디코딩한 신호로 선택한다. 이렇게 디코딩된 신호에 의해 CAS 신호의 스위칭과 구동된 memory chip의 데이터 신호가 선택된다.
본 발명에 따른 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법을 달성하기 위한 회로는 도 4 에서 보는 바와 같이 n개의 결함 memory chip(10-40)과 1개의 정상 memory chip(50)을 병렬연결하고, 각각의 memory chip(10-40)의 입력단에는 memory chip(10-40)을 사용 가능하게 하는 CAS신호가 입력되도록 구성된다. 또한, 각 memory chip(10-40)의 동작은 상위 어드레스 신호 k(2k=n)개를 디코딩하고 그 출력신호에 의해, 각 memory chip의 동작을 제어하는 스위치 회로(100)가 구성된다. 각각의 memory chip(10-50)의 출력측에는 전송 게이트(200)를 형성하여 디코딩된 상위 k개의 어드레스 신호에 의해 결함을 가진 memory chip과 정상 memory chip중 실제로 구동된 memory chip의 데이터 신호를 전송하도록 구성함으로써 n개 memory chip으로 구성된 사용할 수 있는 memory system을 형성한다.
결함이 있는 memory chip의 재이용 방법을 구현하기 위한 스위치 회로의 제어신호로 사용되는 어드레스 신호는, 조합되는 결함을 가진 memory chip의 갯수 n(=2k)에 의해 결정된다. 예를 들면, 결함을 가진 memory chip 2개와 정상 memorychip 1개가 조합되는 경우는 상위 어드레스 신호 1( 21= 2)개, 결함을 가진 memory chip 4개와 조합되는 경우는 상위 어드레스 신호 2( 22= 4)개, 결함을 가진 memory chip 8개와 조합되는 경우는 상위 어드레스 신호 3( 23= 8)개가 사용된다.
memory chip의 데이타를 판독 또는 기록하는 동작은 RAS(Row Address Strobe)신호와 CAS(Column Address Strobe)신호에 의해 어느 위치가 결정되고, 위치가 결정되면 판독, 기록동작이 실행된다. 일반적으로 먼저 RAS신호에 의해 행위치를 결정하고 나서 CAS신호에 의해 열위치를 결정하고 나면, 행위치와 열위치가 교차하는 곳이 접근할 위치가 된다. 따라서 CAS신호의 출력을 제어하면 memory chip의 판독 및 기록동작을 제어할 수 있다.
즉, 도 1에서 보는 바와 같이 데이타 판독시 먼저 RAS 신호(low level)가 인가되면 해당하는 행 어드레스가 주어지고, 그 후 CAS 신호(low level)가 인가되면 역시 해당하는 열 어드레스가 주어진다. 이렇게 memory chip내의 데이터를 판독하고자 하는 위치가 결정되면, 즉 CAS 신호 인가되면 판독 동작할 수 있게 된다. 기록 동작시에도 먼저 RAS 신호가 인가되면 해당하는 행 어드레스가 주어지고, 그 후 CAS 신호(low level)가 인가되면 역시 해당하는 열 어드레스가 주어진다. 이렇게 memory chip내에 데이터를 기록하고자 하는 위치가 결정되면, 즉 CAS 신호 인가로 인해 기록 동작할 수 있게 된다. 다시 말해 CAS 신호가 인가되면 memory chip이 활성(enable)상태가 된다. 반대로 CAS 신호가 인가되지 않으면(high level) memory chip은 비활성(disable) 상태가 된다.
1MB용량의 memory chip을 예를 들어 설명하면, 어드레스 신호는 AO-A9 10bit를 사용하고, 이 어드레스 신호는 행위치 신호 RA0 - RA9와 열위치 신호 CAO - CA9의 두 종류로 사용된다. 먼저 memory chip의 셀 어레이를 2개의 블럭으로 나누는 경우, 결함이 있는 2개의 memory chip과 1개의 정상동작하는 memory chip을 조합하여 2개의 memory chip으로 구성된 정상동작하는 memory system으로 이용할 수 있다. 이때 memory chip의 각 블럭을 접근하기 위해 사용되는 어드레스 신호는 최상위 비트 CA9 하나이며, 별도의 디코딩 회로없이 최상위 어드레스 비트값이 "0"인지 또는 "1"인지에 따라 두 블럭중 하나를 접근할 수 있다. 즉, 도 2에서 보는 바와 같이 CA9가 "0"이면 열의 중앙의 좌측부분을, "1"이면 우측부분을 접근한다.
도 3은 셀 어레이를 4개 블럭으로 나누는 경우 열 어드레스 값을 보여주고 있다. CA9가 0일때 중앙 column의 좌측부 1, 2구역을, CA9가 "1"일때는 우측부 3, 4구역을 접근하고, CA8이 "0"일때는 상단부분 1, 3구역을, CA8이 "1"일때는 하단부분2, 4구역을 접근한다. memory chip의 용량은 1MB이외에 4MB, 16MB등으로도 가능하고 이때 사용되는 상위 어드레스 bit 2개는 각각 4MB는 A10, A9이고, 16MB는 All, A10이 된다. 그러므로, 본 발명에 따른 결함이 있는 memory chip의 재이용 방법은 열 어드레스 신호중 상위 k bit 신호를 이용하여 n(=)개로 나누어진 블럭중 어느 구역에 있는 셀을 접근할 것인지를 제어할 수 있는 원리를 이용하여 설계된다.
도 4에서는 결함이 있는 4개의 memory chip과 결함이 없는 memory chip 1개를 조합하는 구성 예가 보여지고 있다. 상부의 4개의 memory chip(10∼40)은 결함이 있는 memory chip이고, 하부에 연결된 memory chip(50)은 결함이 없는 memory chip이다. 각각의 memory chip(10-50)은 독립적으로 접근할 수 있는 4(=)개 블록으로 나누어지며, memory chip(10)은 블록 1에, memory chip (20)은 블록 2에 memory chip (30)은 블록 3에 그리고 memory chip (40)은 블록 4에만 각기 결함이 있는 것으로 판정된 것이다. 즉 불량 memory chip의 불량위치는 서로 다른 블록에 속하는 것이다.
디코더(60)는 상위 2 비트 열 어드레스 신호(A8, A9)를 입력받아 디코딩하고, 디코딩 결과에 의하여 3-상태 게이트(3-state gate)(G1-G4)의 개폐가 제어되도록 구성된다. 즉 디코더(60) 및 3상태 게이트(B1-B4)로 구성된 스위치 회로가 각 memory chip(10-40)이 활성상태 또는 비활성 상태가 되도록 제어하여 memory chip의 판독 및 기록 동작시 결함이 포함된 블록이 어드레싱되는 경우 그 결함이 있는 memory chip(10-40)에 CAS신호를 차단하고 결함이 없는 memory chip(50)으로 CAS 신호가 인가되도록 하여 정상적인 판독 및 기록 동작을 수행한다.
예를 들어, 도 3을 다시 참조하면, 디코더(60)는 입력된 상위 2 비트 열 어드레스 신호(CA9, CA8)가 0,0 이면 Y0는 LOW가, Y1, Y2, Y3는 각각 HIGH가 출력되고, memory chip의 1번 블록을 어드레싱하므로, 1번 블록에 결함을 가진 제 1 memory chip(10)에 연결된 3-상태 게이트(G1)는 Y0에 의해 차단된다. 입력된 상위 2 비트 열 어드레스 신호(CA9, CA8)가 0,1 이면 디코더(60)는 Y1은 LOW가, Y0, Y2, Y3는 각각 HIGH가 출력되고, memory chip의 2번 블록을 어드레싱하므로, 2번 블록에 결함을 가진 제 2 memory chip(20)에 연결된 3-상태 게이트(G2)는 Y1에 의해 차단된다. 입력된 상위 2 비트 열 어드레스 신호(CA9, CA8)가 1,0 이면 디코더(60)는 Y2는 LOW가, Y0, Y1, Y3는 각각 HIGH가 출력되고, memory chip의 3번 블록을 어드레싱하므로, 3번 블록에 결함을 가진 제 3 memory chip(30)에 연결된 3-상태 게이트(G3)는 Y2에 의해 차단된다. 입력된 상위 2 비트 열 어드레스 신호(CA9, CA8)가 1,1 이면 Y3은 LOW가, Y0, Y1, Y2는 각각 HIGH가 출력되고, memory chip의 4번 블록을 어드레싱하므로, 4번 블록에 결함을 가진 제 4 memory chip(40)에 연결된 3-상태 게이트(G4)는 Y3에 의해 차단된다.
즉 결함이 포함된 블록이 어드레싱되면 디코더(60)의 출력신호에 의해 결함이 포함된 memory chip(10-40)의 3-상태 게이트가 차단되어 CAS 신호가 인가되지 않아 비활성 상태가 되고 대신 정상동작하는 memory chip(50)으로 CAS 신호가 인가되어 4개의 memory chip으로 구성된 정상동작하는 memory system을 구성하게 된다.
판독 동작시에는 memory chip에서 외부로, 기록 동작시에는 외부에서 memory chip으로 데이터가 전송된다. 데이터가 양방향으로 전송되고, 결함 memory chip(10-40) 중 한 memory chip 대신 정상 memory chip(50)이 구동되므로 데이터 신호 역시 스위칭이 필요하다. 데이터 스위치 회로는 전송 게이트(B1-B4)를 사용하며 제어신호로는 CAS 신호의 인가를 제어하는 3상태 게이트(B5-B8) 제어신호와 동일한 신호를 사용한다. 제어신호가 high(low)이면 CAS 신호의 인가를 제어하는 스위치 회로에 의해 결함 memory chip(50)이 구동되므로 결함 memory chip(50)의 데이터가 전송되고, low(high)이면 정상 memory chip(10-40)이 구동되므로 정상 memory chip의 데이터가 전송된다. memory chip(10-50)의 워드 사이즈가 ×16이므로 전송게이트 또한 16개가 각기 연결되어야 하며, 도4와 도 5에서는 간략히 표시하였다. 각 memory chip의 데이터 신호와 연결되는 전송게이트의 개수는 조합되는 memory chip의 워드 사이즈와 동일하다.
도 4, 도 5에서 CAS 신호 스위칭 회로를 구성하는 디코더(60)와 3-상태 게이트는 각기 구동상태가 다른 디바이스로 조합가능하다. 디코더(60)은 출력신호가 low로 구동되고 그 신호를 제어신호로 사용하는 3-상태 게이트(G1-G4)는 제어신호가 high일 때 구동된다. 따라서 구동 상태가 high인 디코더는 제어신호가 low로 구동되는 3-상태 게이트와 조합되어 스위치 회로를 구성할 수 있다. 각 memory chip의 데이터 신호를 스위칭하는 회로를 구성하는 전송게이트의 제어신호 또한 결함 memory chip의 구동 상태와 정상 memory chip의 구동상태를 서로 바꾸어 연결할 수 있다.
도 5는 결함이 있는 4개의 memory chip과 결함이 없는 memory chip 1개를 조합하여 4개의 memory chip으로 구성된 정상 동작하는 memory system이 구현되는 일 실시예를 보이고 있다. memory chip(10-50)은 각기 2개씩의 CAS를 가지고 있고 따라서 전부 8개의 CAS 신호를 가지며, 도 5의 부호 70은 각 memory chip의 두 개의 CAS 신호중 하나를 선택해 memory chip(50)에 인가하는 멀티플렉서이고, 도면부호 80은 커넥터이다.
각 memory chip(10,20,30,40,50)의 용량은 1M ×l6 bits이고 memory chip(10 - 50)은 동시에 memory module내에 끼워 접속한다. 도 4의 예와 동일하게 memory chip(10)은 결함이 1번 블록에, memory chip(20)은 결함이 2번 블록에, memorychip(30)은 결함이 3번 블록에, memory chip(40)은 결함이 4번 블록에 포함된 것으로 판정된 IC이다. memory chip(50)는 결함이 포함되지 않은 정상적으로 동작하는 IC이다. 열 어드레스 신호의 상위 2bit를 디코딩한 신호에 의해 CAS_N 신호를 스위칭하여 memory chip(10-50)에 CAS신호가 인가되도록 구성된다.
제 1 memory chip(10)의 경우에는 결함이 포함된 블록은 1번 블록이며, 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하지 않으면 즉, CA9, CA8이 각각 0, 0이 아니면 CAS0, CAS1 신호가 스위칭되어 제 1 memory chip(10)이 구동된다. 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하면 즉, CA9, CA8이 각각 0, 0이면, 제 5 memory chip (50)에 CAS 신호가 인가되어 제 5 memory chip(50)의 1번 블록을 접근하게 된다. 제 2 memory chip(20)의 경우에는 결함이 포함된 블록은 2번 블록이며, 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하지 않으면 즉, CA9, CA8이 각각 0, 1이 아니면 CAS2, CAS3 신호가 스위칭되어 제 2 memory chip(20)이 구동된다. 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하면 즉, CA9, CA8이 각각 0, 1이면, 제 5 memory chip (50)에 CAS 신호가 인가되어 제 5 memory chip(50)의 2번 블록을 접근하게 된다. 제 3 memory chip(30)의 경우에는 결함이 포함된 블록은 3번 블록이며, 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하지 않으면 즉, CA9, CA8이 각각 1, 0이 아니면 CAS4, CAS5 신호가 스위칭되어 제 3 memory chip(30)이 구동된다. 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하면 즉, CA9, CA8이 각각 1, 0이면, 제 5 memory chip(50)에 CAS 신호가 인가되어 제 5 memory chip(50)의 3번 블록을 접근하게 된다. 제 4 memorychip(40)의 경우에는 결함이 포함된 블록은 4번 블록이며, 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하지 않으면 즉, CA9, CA8이 각각 1, 1이 아니면 CAS6, CAS7 신호가 스위칭되어 제 4 memory chip(40)이 구동된다. 열 어드레스 신호가 결함이 포함된 블록을 어드레싱하면 즉, CA9, CA8이 각각 1, 1이면, 제 5 memory chip (50)에 CAS 신호가 인가되어 제 5 memory chip(50)의 4번 블록을 접근하게 된다. 즉 결함이 없는 블록을 어드레싱하는 경우에는 memory chip(10-40)이 구동되고, 결함이 포함된 블록을 어드레싱하면 정상 memory chip(50)의 해당 블록이 접근된다.
판독 동작시에는 memory chip에서 외부로, 기록 동작시에는 외부에서 memory chip으로 데이터가 전송된다. 데이터가 양방향으로 전송되고, 항상 결함 memory chip(10-40) 중 한 memory chip 대신 정상 memory chip(50)이 구동되므로 데이터 신호 역시 스위칭이 필요하다. 데이터 스위치 회로로는 전송 게이트를 사용하며 제어신호로는 CAS 신호의 인가를 제어하는 스위치 회로의 3상태 게이트(G1-G4) 제어신호와 동일한 신호를 사용한다. 제어신호가 high(low)이면 CAS 신호의 인가를 제어하는 스위치 회로에 의해 결함 memory chip(50)이 구동되므로 결함 memory chip(50)의 데이터가 전송되고, low(high)이면 정상 memory chip(10-40)이 구동되므로 정상 memory chip의 데이터가 전송된다.
CAS 신호 이외의 제어신호로는 RAS, WE, OE가 있으며 주어진 예에는 RAS0, RAS2, WE0, WE2,OE0, OE2와 같이 각기 두 개씩 존재하는 경우이다. memory chip(50)은 접근되는 논리 블록만 CA9,CA8에 의해 선택될 뿐 매 판독, 기록 동작때마다 구동된다. 따라서 memory chip(50)의 각 제어신호 RAS, WE, OE는 각기 두 개의 신호들 중 하나가 인가되면 구동되도록 하였다. 각 제어 신호가 인가되더라도 결국 CAS 신호가 인가되어야 memory가 최종 구동 상태가 되어 동작하게 된다.
이 memory chip의 재이용은 스위치 회로의 제어신호로 사용되는 어드레스 신호는, 조합하는 결함을 가진 memory chip의 갯수과 memory chip의 용량에 의해 결정된다. 즉 결함을 가진 memory chip 2개와 정상 memory chip이 조합되는 경우는 상위 어드레스 신호 1(21=2)개, 결함을 가진 memory chip 4개와 조합되는 경우는 상위 어드레스 신호 2( 22= 4)개, 결함을 가진 memory chip 8개와 조합되는 경우는 상위 어드레스 신호 3( 23= 8)개가 사용된다. 스위치 회로의 개폐를 결정하는 상위 k개의 어드레스 신호를 디코딩한 값이 low(high)이면 결함이 있는 memory chip을 접근하고, high(low)이면 정상동작하는 memory chip을 접근하는 것이다.
상술한 바와 같이, 본 발명에 따른 결함 memory chip의 재이용방법은 결함이 있어 사용할 수 없는 memory chip n개와 결함이 없는 정상의 memory chip 1개를 조합하여 n개의 memory chip으로 구성된 정상적인 memory system으로 재 이용할 수 있도록 함으로서 경제적인 손실을 방지할 수 있다.
이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위내에서 당업자에 의해 그 개량이나 변형이 가능하다.

Claims (5)

  1. ⅰ)결함이 있는 n개의 memory chip 및 결함이 없는 하나의 memory chip을 병렬적으로 연결하고 상기 n개의 memory chip을 각각 독립적으로 접근할 수 있는 n개의 블럭으로 나누는 단계;
    ⅱ)상기 memory chip의 상위 k비트의 열 어드레스 신호를 디코딩하여 상기 memory chip들을 동작시키는 CAS신호를 스위칭 하기 위한 제어신호를 출력하는 단계; 그리고,
    ⅲ)상기 제어신호가 high(low)이면 결함이 있는 memory chip의 결함이 없는 블록을 접근하여 판독/기록 동작을 하고, 상기 제어신호가 low(high)이면 결함이 있는 memory chip의 결함있는 블록의 접근을 차단하고 정상동작하는 memory chip을 구동하여 판독/기록 동작하게 하는 단계를 포함하는 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법.
  2. 제 1 항에 있어서, 상기 ⅱ단계의 상위 k비트 어드레스 신호는 독립적으로 접근할 수 있는 블록의 수에 의해 결정되는 것을 특징으로 하는 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법.
  3. 제 1 항 또는 제 3항에 있어서, 상기 독립적으로 접근할 수 있는 블록의 수는 결함있는 memory chip의 수인 것을 특징으로 하는 결함 memory를 이용한 정상적인 메모리 시스템 구현 방법.
  4. 병렬연결된 n개의 결함 memory chip(10-40)과 1개의 정상 memory chip(50);
    상기 결함이 있는 memory chip(10-40)의 입력측에 접속되어 상기 memory chip의 상위 어드레스 신호 k(2k=n)개를 디코딩하여, 각각의 memory chip의 동작을 가능하게 하는 CAS신호를 스위칭 하기 위한 스위치 회로(100); 및
    상기 각각의 memory chip(10-50)의 출력측에 접속되어 상기 디코딩된 상위 k개의 어드레스 신호에 의해 결함을 가진 memory chip과 정상 memory chip중 구동된 memory chip의 데이터 신호를 전송시키도록 동작하는 데이터 스위치 회로(200)를 포함하는 결함 memory를 이용한 정상적인 메모리를 구현하기 위한 시스템.
  5. 제 4항에 있어서, 상기 스위치 회로(100)는 상기 memory chip의 상위 어드레스 신호 k(2k=n)개를 디코딩하기 위한 디코더 및 상기 디코더의 출력신호에 따라 상기 memory chip을 구동시키는 신호를 스위칭하는 3-상태 게이트(3-state gate)(G1-G4)로 이루어지고;
    데이터 스위치 회로(200)는 상기 memory chip의 판독, 기록 동작시 결함있는 memory chip과 정상동작하는 memory chip중 실제 구동되는 memory chip의 데이터를 스위칭하여 전송하기 위해 전송게이트(transmission gate)로 이루어짐을 특징으로 하는 결함 memory를 이용한 정상적인 메모리를 구현하기 위한 시스템.
KR1020000034117A 2000-06-21 2000-06-21 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법 KR100336434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000034117A KR100336434B1 (ko) 2000-06-21 2000-06-21 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034117A KR100336434B1 (ko) 2000-06-21 2000-06-21 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법

Publications (2)

Publication Number Publication Date
KR20020000062A true KR20020000062A (ko) 2002-01-04
KR100336434B1 KR100336434B1 (ko) 2002-05-15

Family

ID=19672925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034117A KR100336434B1 (ko) 2000-06-21 2000-06-21 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법

Country Status (1)

Country Link
KR (1) KR100336434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417988B2 (en) 2009-05-26 2013-04-09 Samsung Electronics Co., Ltd. Memory systems and defective block management methods related thereto

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251216B1 (ko) 2014-11-21 2021-05-12 삼성전자주식회사 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417988B2 (en) 2009-05-26 2013-04-09 Samsung Electronics Co., Ltd. Memory systems and defective block management methods related thereto

Also Published As

Publication number Publication date
KR100336434B1 (ko) 2002-05-15

Similar Documents

Publication Publication Date Title
US6172916B1 (en) Semiconductor memory device having a large band width and allowing efficient execution of redundant repair
US4992984A (en) Memory module utilizing partially defective memory chips
KR0180929B1 (ko) 반도체 기억장치
US6490208B2 (en) Column redundancy circuit
EP0385389B1 (en) Semiconductor integrated circuit memory enabling memory write masking
KR100278086B1 (ko) 퓨즈 수를 줄인 메모리 장치
US5122987A (en) Semiconductor memory device with individually addressable space cells capable of driving a data bus
US6041006A (en) Semiconductor memory device
US5612918A (en) Redundancy architecture
JP3605135B2 (ja) メモリ用の列冗長回路装置
KR100235144B1 (ko) 반도체 기억 장치
JPH0955095A (ja) 集積半導体メモリ装置
US6584022B2 (en) Semiconductor memory device with simultaneous data line selection and shift redundancy selection
KR19990006329A (ko) 품종 전환가능한 반도체 장치 및 그 동작 테스트 방법
KR100336434B1 (ko) 결함 메모리를 이용한 정상적인 메모리 시스템 구현 방법
US6608783B2 (en) Twisted bit-line compensation
US6570794B1 (en) Twisted bit-line compensation for DRAM having redundancy
US6320814B1 (en) Semiconductor device
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
JP2002025298A (ja) 集積回路
US6499089B1 (en) Method, architecture and circuitry for independently configuring a multiple array memory device
JP3499120B2 (ja) 半導体記憶装置
US20230395139A1 (en) Memory with double redundancy
KR100534206B1 (ko) 반도체 메모리 장치의 리던던시 디코더
KR100443096B1 (ko) 에스램 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120502

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee