KR200177338Y1 - 반도체 패키지 검사용 테스터 헤더의 덮개 - Google Patents

반도체 패키지 검사용 테스터 헤더의 덮개 Download PDF

Info

Publication number
KR200177338Y1
KR200177338Y1 KR2019970035468U KR19970035468U KR200177338Y1 KR 200177338 Y1 KR200177338 Y1 KR 200177338Y1 KR 2019970035468 U KR2019970035468 U KR 2019970035468U KR 19970035468 U KR19970035468 U KR 19970035468U KR 200177338 Y1 KR200177338 Y1 KR 200177338Y1
Authority
KR
South Korea
Prior art keywords
tester
header
semiconductor package
cover
tester header
Prior art date
Application number
KR2019970035468U
Other languages
English (en)
Other versions
KR19990023139U (ko
Inventor
강호남
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019970035468U priority Critical patent/KR200177338Y1/ko
Publication of KR19990023139U publication Critical patent/KR19990023139U/ko
Application granted granted Critical
Publication of KR200177338Y1 publication Critical patent/KR200177338Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 고안은 반도체 패키지 검사용 테스터 헤더의 덮개에 관한 것으로, 종래의 반도체 패키지 검사용 테스터 헤더는 테스트 로드 보드가 장착고정되지 않을 경우에 핀그룹카드에 설치된 포고핀이 노출되게 되어 외부의 충격으로 인하여 파손과 더불어 막대한 비용손실을 초래하였고, 또 노출된 상기 포고핀이 정전기를 일으켜 상기 테스트 로드 보드와 불완전한 컨택을 형성하는 문제점이 발생하였다. 이러한 문제점을 해결하기 위하여 본 고안에 의한 반도체 패키지 검사용 헤더의 덮개는 테스터 헤더에 설치된 핀그룹카드와 대응되는 위치에 핀그룹카드홀을 형성한 몸체와, 그 몸체가 탄력적으로 승.하강할 수 있도록 탄성부재인 압축형 코일스프링을 상기 몸체의 외주연부에 설치하여 상기 테스터 헤더에 장착될 수 있도록 덮개를 형성하므로써, 상기 테스터 헤더에 설치된 핀그룹카드의 포고핀을 외부의 충격으로부터 보호할 수 있게 됨과 아울러 그 포고핀과 외부 물질의 접촉으로 인한 정전기를 방지할 수 있게 되어 검사하고자하는 반도체 웨이퍼가 장착되는 소켓이 설치된 테스트 로드 보드와 완전한 컨택을 형성할 수 있는 효과를 기대할 수 있다.

Description

반도체 패키지 검사용 테스터 헤더의 덮개
본 고안은 반도체 패키지 검사용 테스터 헤더의 덮개에 관한 것으로, 특히 다수의 포고그룹카드가 설치된 테스터 헤더의 핀그룹카드와 대응되는 위치에 핀그룹카드홀을 갖는 몸체를 형성하고, 그 몸체는 상기 테스터 헤더에 테스터 로드 보드가 장탈착될 때 탄력적으로 승.하강할 수 있도록 함으로써 상기 테스터 헤더에 설치된 포고그룹카드의 포고핀을 보호할 수 있도록 한 반도체 패키지 검사용 테스터 헤더의 덮개에 관한 것이다.
일반적으로, 반도체 패키지는 최종적으로 전기적인 특성을 검사하게 되는데, 이러한 전기적인 검사는 상기 도 1과 도 2에 도시된 바와 같이 테스터장비와 전기적으로 연결된 테스터 헤더에 검사하고자하는 상기 반도체 패키지가 다수개 장착된 테스트 로드 보드를 장착하여 검사하게 된다.
상기 테스터 헤더(1)는 테스터장비의 본체에 조립나사로 설치고정할 수 있도록 수개의 나사공(미도시)이 형성된 사각형상의 본체(2)에 설치고정되어 있고, 중앙부에 소정의 직경을 갖는 관통홀(1a)이 형성됨과 아울러 그 관통홀을 외주연에는 다수의 핀그룹카드(1b)가 원형배열설치되어 있다.
상기 핀그룹카드(1b)에는 후술하는 테스트 로드 보드(미도시)와 탄력적으로 컨택될 수 있는 다수의 포고핀(1c)이 설치되어 있고, 그 포고핀(1c)은 상기 테스터장비(미도시)의 본체와 전기적으로 연결되어 있다.
상기와 같이 구성된 테스터 헤더(1)에는 전기적인 검사를 하고자 하는 반도체 패키지(미도시)가 장착될 수 있는 다수의 소켓(미도시)이 설치된 테스트 로드 보드가 장착고정되게 됨과 아울러 상기 테스터 헤드에 설치된 핀그룹카드(1b)의 포고핀(1c)과 상기 소켓에 장착된 상기 반도체 패키지가 전기적으로 통할 수 있도록 컨택되게 된다.
도면상의 미설명 부호 3은 상기 테스트 로드 보드를 가이드하는 테스터 로드 보드 가이드이다.
그러나, 상기와 같이 구성된 반도체 패키지 검사용 테스터 헤더는 상기 테스트 로드 보드가 장착고정되지 않을 경우에 상기 핀그룹카드에 설치된 포고핀이 노출되게 되어 외부의 충격으로 인하여 파손과 더불어 막대한 비용손실을 초래하였고, 또 노출된 상기 포고핀이 정전기를 일으켜 상기 테스트 로드 보드와 불완전한 컨택을 형성하는 문제점이 발생하였다.
따라서, 본 고안의 목적은 상기의 문제점을 해결하여 반도체 패키지 검사용 테스터 헤더에 설치된 핀그룹카드의 포고핀을 보호함과 아울러 그 포고핀이 정전기를 일으키는 것을 방지하여 검사하고자하는 반도체 웨이퍼가 장착되는 소켓이 설치된 테스트 로드 보드와 완전한 컨택을 형성할 수 있도록 한 반도체 패키지 검사용 테스터 헤더의 덮개를 제공함에 있다.
도 1은 일반적인 반도체 패키지 검사용 테스터 헤더의 구조를 보인 평면도.
도 2는 일반적인 반도체 패키지 검사용 테스터 헤더에 장착되는 테스트 로드보드의 구조를 보인 측면도.
도 3은 본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개의 구조를 보인 평면도.
도 4는 본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개의 구조를 보인 단면도.
도 5는 본 고안에 의한 덮개가 상기 반도체 패키지 검사용 테스터 헤더에 장착된 상태를 보인 단면도.
** 도면의 주요 부분에 대한 부호의 간단한 설명 **
1 : 테스터 헤더 1b : 핀그룹카드
3 : 테스터 로드 보드 가이드 11 : 덮개
11a : 몸체 11b : 핀그룹카드홀
11c : 로드 보드 가이드 11d : 베이스
12 : 코일스프링
본 고안의 목적은 반도체 패키지 검사용 테스터 헤더에 설치된 다수의 핀그룹카드와 대응되는 위치에 형성한 핀그룹카드홀과 그 테스터 헤더에 설치된 보드 가이드에 가이드됨과 아울러 검사하고자 하는 반도체 패키지가 장착되는 소켓이 설치된 테스트 로드 보드를 가이드할 수 있는 로드 보드 가이드가 형성된 몸체와, 상기 테스터 헤더의 저부와 측면을 지지할 수 있도록 관통삽입되는 베이스와, 그 베이스와 상기 몸체 사이에 설치되어 상기 몸체가 탄력적으로 승.하강할 수 있도록 하는 탄성부재를 구비하여 구성된 것을 특징으로 하는 반도체 패키지 검사용 테스터 헤더의 덮개에 의하여 달성된다.
다음은, 본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 3은 본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개의 구조를 보인 평면도이고, 도 4는 본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개의 구조를 보인 단면도이며, 도 5는 본 고안에 의한 덮개가 상기 반도체 패키지 검사용 테스터 헤더에 장착된 상태를 보인 단면도이다.
참고로 종래와 동일한 부분은 동일 부호를 사용한다.
본 고안에 의한 반도체 패키지 검사용 테스터 헤더의 덮개(11)는 상기 도 3 내지 도 5에 도시된 바와 같이 전기적인 검사를 하고자하는 검사장비의 본체에 설치되는 테스터 헤더(1)의 상부면에 삽입설치될 수 있도록 다각형상을 형성하는 몸체(11a)가 형성되어 있고, 그 몸체(11a)의 상부면에는 상기 테스터 헤더(1)에 설치된 다수개의 핀그룹카드(1b)와 대응되게 다수의 핀그룹카드홀(11b)이 형성되어 있으며, 또 상기 몸체(11a)의 상부면에는 상기 테스터 헤더(1)에 설치된 테스트 로드 보드 가이드에 가이드됨과 아울러 상기 검사하고자 하는 상기 반도체 패키지가 장착되는 다수의 소켓이 설치된 테스트 로드 보드가 가이드될 수 있는 로드 보드 가이드(11c)가 형성되어 있다.
또, 상기 몸체(11a)의 외주연에는 탄성부재인 압축형 코일스프링(12)이 수직으로 다수개 설치고정되고, 그 코일스프링(12)의 일단부는 상기 테스터 헤더(1)를 지지하는 베이스(11d)에 고정되어 있다.
그리고, 상기 베이스(11d)는 상기 테스터 헤더(1)에 관통삽입되어 그 테스터 헤더(1)의 측부와 저부를 지지하게 되고, 그 베이스(11d)와 상기 몸체(11a) 사이에는 상기 코일스프링(12)이 이탈되는 것을 방지할 수 있도록 다수의 접철가이드(미도시)가 설치되어 있다.
상기와 같이 구성된 반도체 패키지 검사용 테스터 헤더의 덮개(11)는 상기 베이스(11d)가 상기 테스터 헤더(1)에 관통삽입설치됨과 아울러 상기 몸체(11a)에 형성되어 있는 상기 로드 보드 가이드(11c)가 그 테스터 헤드(1)에 설치된 상기 테스트 로드 보드 가이드(3)에 가이드되어 장착된다.
이때, 상기 베이스(11d)와 상기 몸체(11a) 사이에 설치된 코일스프링(12)에 의하여 상기 몸체(11a)는 상기 테스터 헤드(1)에 설치된 핀그룹카드의 포고핀(1c) 보다 높은 위치에 위치하게 된다.
이와 같은 상태에서 검사하고자하는 상기 반도체 패키지가 장착된 소켓을 갖는 테스트 로드 보드를 상기 몸체(11a)에 형성한 로드 보드 가이드(11c)에 가이드함과 아울러 그 테스트 로드 보드를 누르게 되면 상기 몸체(11a)는 상기 코일스프링(12)을 압축함과 더불어 하강하게 된다.
이와 같이 상기 몸체(11a)가 하강하므로써 그 몸체(11a)에 형성된 핀그룹카드홀(11b)에 상기 핀그룹카드(1b)가 관통삽입되게 됨과 아울러 그 핀그룹카드(1b)에 설치된 포고핀(1c)과 상기 테스트 로드 보드는 컨택되게 된다.
상기와 같이 컨택된 상기 테스트 로드 보드를 상기 반도체 패키지 검사용 테스터 헤더의 덮개의 몸체(11a)에서 이탈시키게 되면 그 몸체(11a)는 상기 탄성부재인 코일스프링(12)의 팽창에 의하여 상기 테스터 헤더(1)에 설치된 핀그룹카드의 포고핀(1c)의 단부가 위치하는 부분까지 승강하게 된다.
상기와 같이 테스터 헤더에 설치된 핀그룹카드와 대응되는 위치에 핀그룹카드홀을 형성한 몸체와, 그 몸체가 탄력적으로 승.하강할 수 있도록 탄성부재인 압축형 코일스프링을 상기 몸체의 외주연부에 설치하여 상기 테스터 헤더에 장착될 수 있도록 덮개를 형성하므로써, 상기 테스터 헤더에 설치된 핀그룹카드의 포고핀을 외부의 충격으로부터 보호할 수 있게 됨과 아울러 그 포고핀과 외부 물질의 접촉으로 인한 정전기를 방지할 수 있게 되어 검사하고자하는 반도체 웨이퍼가 장착되는 소켓이 설치된 테스트 로드 보드와 완전한 컨택을 형성할 수 있는 효과를 기대할 수 있다.

Claims (2)

  1. 반도체 패키지 검사용 테스터 헤더에 설치된 다수의 핀그룹카드와 대응되는 위치에 형성한 핀그룹카드홀과 그 테스터 헤더에 설치된 보드 가이드에 가이드됨과 아울러 검사하고자 하는 반도체 패키지가 장착되는 소켓이 설치된 테스트 로드 보드를 가이드할 수 있는 로드 보드 가이드가 형성된 몸체와, 상기 테스터 헤더의 저부와 측면을 지지할 수 있도록 관통삽입되는 베이스와, 그 베이스와 상기 몸체 사이에 설치되어 상기 몸체가 탄력적으로 승.하강할 수 있도록 하는 탄성부재를 구비하여 구성된 것을 특징으로 하는 반도체 패키지 검사용 테스터 헤더의 덮개.
  2. 제 1항에 있어서, 상기 몸체와 상기 베이스 사이에는 상기 탄성부재가 이탈되는 것을 방지할 수 있도록 접철가이드가 설치된 것을 특징으로 하는 반도체 패키지 검사용 테스터 헤더의 덮개.
KR2019970035468U 1997-12-03 1997-12-03 반도체 패키지 검사용 테스터 헤더의 덮개 KR200177338Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970035468U KR200177338Y1 (ko) 1997-12-03 1997-12-03 반도체 패키지 검사용 테스터 헤더의 덮개

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970035468U KR200177338Y1 (ko) 1997-12-03 1997-12-03 반도체 패키지 검사용 테스터 헤더의 덮개

Publications (2)

Publication Number Publication Date
KR19990023139U KR19990023139U (ko) 1999-07-05
KR200177338Y1 true KR200177338Y1 (ko) 2000-04-15

Family

ID=19515914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970035468U KR200177338Y1 (ko) 1997-12-03 1997-12-03 반도체 패키지 검사용 테스터 헤더의 덮개

Country Status (1)

Country Link
KR (1) KR200177338Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071743B1 (ko) * 2009-05-08 2011-10-11 세크론 주식회사 전기 커넥터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071743B1 (ko) * 2009-05-08 2011-10-11 세크론 주식회사 전기 커넥터

Also Published As

Publication number Publication date
KR19990023139U (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR101071371B1 (ko) 반도체칩패키지 검사용 소켓
KR101392399B1 (ko) 테스트용 번인 소켓
KR101246105B1 (ko) 반도체 패키지 테스트용 소켓
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US6012929A (en) IC socket structure
KR102293762B1 (ko) 반도체 장치 검사용 소켓
KR200177338Y1 (ko) 반도체 패키지 검사용 테스터 헤더의 덮개
US5504436A (en) Socket apparatus for member testing
KR100422341B1 (ko) 패키지 테스트 소켓
JP2724675B2 (ja) Ic測定治具
US6065986A (en) Socket for semiconductor device
KR20130124824A (ko) 컨택트핀 및 이를 포함하는 반도체 패키지 장착용 소켓
US9188605B2 (en) Integrated circuit (IC) test socket with Faraday cage
KR100466483B1 (ko) 집적회로패키지용소켓장치
JP3842037B2 (ja) 電気部品用ソケット
KR200187485Y1 (ko) 반도체 패키지 검사용 소켓의 컨택트 핀 완충구조
KR102518393B1 (ko) 반도체 검사 장치
KR200241734Y1 (ko) 검사용소켓장치
KR200284460Y1 (ko) 포고핀
KR200268667Y1 (ko) 포고핀
KR200205111Y1 (ko) 반도체 베어칩 검사용 캐리어
KR200255716Y1 (ko) 인쇄회로기판 검사기구
KR200252742Y1 (ko) 볼그리드어레이패키지
EP3278118A1 (en) Integrated circuit (ic) test socket with faraday cage background
KR200247733Y1 (ko) 칩 검사용 소켓장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee