KR200177070Y1 - Small die pad package with centering scale on tie bar - Google Patents

Small die pad package with centering scale on tie bar Download PDF

Info

Publication number
KR200177070Y1
KR200177070Y1 KR2019970033234U KR19970033234U KR200177070Y1 KR 200177070 Y1 KR200177070 Y1 KR 200177070Y1 KR 2019970033234 U KR2019970033234 U KR 2019970033234U KR 19970033234 U KR19970033234 U KR 19970033234U KR 200177070 Y1 KR200177070 Y1 KR 200177070Y1
Authority
KR
South Korea
Prior art keywords
die pad
chip
package
tie bar
lead
Prior art date
Application number
KR2019970033234U
Other languages
Korean (ko)
Other versions
KR19990019837U (en
Inventor
김대규
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019970033234U priority Critical patent/KR200177070Y1/en
Publication of KR19990019837U publication Critical patent/KR19990019837U/en
Application granted granted Critical
Publication of KR200177070Y1 publication Critical patent/KR200177070Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 스몰 다이 패드를 갖는 패키지의 타이바 구조를 개선하여 다이 패드 보다 큰 사이즈를 갖는 칩의 다이 패드에 대한 위치를 타이바를 통해 간접적으로 확인할 수 있도록 하므로써 칩 본딩이 보다 손쉽고 정확하게 이루어질 수 있도록 한 것이다.The present invention improves the tie bar structure of a package having a small die pad so that the chip bonding can be made easier and more accurately by indirectly confirming the position of the chip having a larger size than the die pad to the die pad through the tie bar. will be.

이를 위해, 본 고안은 몸체(1)의 가장자리로부터 중심쪽으로 연장형성된 복수개의 타이바(2)와, 상기 타이바(2)에 연결되어 지지되며 상면에 칩(3)이 부착되는 다이 패드(4)와, 상기 다이 패드(4) 주위에 위치하며 와이어 본딩시 상기 다이 패드(4)에 안착된 칩(3)의 본딩패드와 전기적으로 연결되는 복수개의 인너리드(5)와, 상기 인너리드(5)에 각각 연결되며 몰딩시 외부로 노출되는 아웃터리드(6)와, 상기 인너리드(5)들과 아웃터리드(6)들 사이에 형성되는 댐바(7)를 구비한 리드 프레임에 있어서; 상기 각 타이바(2) 상에, 다이 패드(4)에 안착되는 다이 패드(4)보다 큰 사이즈를 갖는 칩(3)의 다이 패드(4)에 대한 위치를 간접적으로 확인할 수 있는 눈금(8)이 구비된 것을 특징으로 하는 스몰 다이 패드 패키지가 제공됨을 특징으로 한다.To this end, the present invention is a plurality of tie bars (2) extending toward the center from the edge of the body (1), and the die pad (4) is connected to the tie bars (2), the chip 3 is attached to the upper surface And a plurality of inner leads 5 positioned around the die pad 4 and electrically connected to the bonding pads of the chip 3 seated on the die pad 4 when wire bonding, and the inner lead ( 5. A lead frame having an outer lead 6 connected to each other and exposed to the outside during molding, and a dam bar 7 formed between the inner leads 5 and the outer leads 6; On each of the tie bars 2, a scale 8 capable of indirectly confirming the position of the chip 3 having the size larger than the die pad 4 seated on the die pad 4 with respect to the die pad 4. Small die pad package is provided, characterized in that is provided.

Description

타이바에 중심결정 눈금이 구비된 스몰 다이 패드 패키지Small die pad package with centering scale on tie bar

본 고안은 스몰 다이 패드 패키지의 중심 결정을 위한 눈금을 갖는 타이바에 관한 것으로서, 더욱 상세하게는 스몰 다이 패드를 갖는 패키지의 타이바 구조를 개선하여 칩 본딩이 보다 손쉽고 정확하게 이루어질 수 있도록 한 것이다.The present invention relates to a tie bar having a scale for determining a center of a small die pad package, and more particularly, to improve chip tie structure of a package having a small die pad, so that chip bonding can be easily and accurately made.

일반적으로, 리드 프레임은, 도 1에 나타낸 바와 같이 상·하부 양측에 전체 구조를 스스로 지지하며 자동으로 이송시킬 때 안내 역할을 하는 가이드 레일부를 구비하고 있다.Generally, as shown in FIG. 1, the lead frame is provided with the guide rail part which acts as a guide when it automatically conveys the whole structure by itself and supports both upper and lower sides.

또한, 상기 리드 프레임은 중심부에 반도체 칩(3)이 본딩되는 다이 패드(4)를 구비하고 있으며, 상기 다이 패드(4)는 패들(paddle)이라고도 불리워진다.In addition, the lead frame includes a die pad 4 in which a semiconductor chip 3 is bonded to a central portion, and the die pad 4 is also called a paddle.

이 때, 상기 다이 패드(4)는 리드 프레임의 모서리 부분으로부터 연장형성된 타이바(2)에 연결되어 지지되며, 리드 프레임의 나머지 영역에 비해 낮은 위치에 자리잡고 있다.At this time, the die pad 4 is connected to and supported by the tie bar 2 extending from the edge portion of the lead frame, and is positioned at a lower position than the rest of the lead frame.

즉, 타이바(2)의 일부분이 소정의 경사각을 가지도록 절곡된 면(2a)을 가지므므로써 상기 타이바(2)에 연결되어 지지되는 다이 패드(4)는 인너리드(5)에 비해 다운셋(down set)된 상태이다.That is, since a portion of the tie bar 2 has a surface 2a bent to have a predetermined inclination angle, the die pad 4 connected to and supported by the tie bar 2 is compared with the inner lead 5. It is down set.

또한, 상기 다이 패드(4)와 인너리드(5)들 사이에는 빈 공간이 형성되어 있다.In addition, an empty space is formed between the die pad 4 and the inner lead 5.

그리고, 상기 리드 프레임은 다이 패드(4) 주위에 그 선단이 위치하는 복수개의 인너리드(5)를 가지고 있으며, 상기 인너리드(5)들의 반대편으로는 상기 인너리드(5)에 각각 일대일 대응하도록 형성된 복수개의 아웃터리드(6)를 가지고 있다.In addition, the lead frame has a plurality of inner leads 5 whose ends are positioned around the die pad 4, and the inner side of each of the inner leads 5 has a one-to-one correspondence with the inner leads 5. It has a plurality of outrights 6 formed.

또한, 상기 각 인너리드(5)와 아웃터리드(6) 사이에는 댐바(7)가 위치하며, 상기 댐바(7)는 몰딩부재(11)인 EMC(Epoxy Molding Compound)로 몰딩 완료 후, 트리밍(Triming) 작업시 제거된다.In addition, a dam bar 7 is positioned between each of the inner leads 5 and the outer leads 6, and the dam bar 7 is trimmed after completion of molding with an epoxy molding compound (EMC), which is a molding member 11. It is removed during trimming.

한편, 이와 같은 리드 프레임을 이용한 반도체소자 패키징 공정은 다음과 같은 순서로 수행된다.Meanwhile, the semiconductor device packaging process using the lead frame is performed in the following order.

먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩(3)을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩(3)을 리드 프레임(Lead Frame)의 다이 패드(4)(paddle)에 안착시키는 칩본딩(Chip Bonding), 칩(3) 위의 본딩 패드(Bonding pad)와 리드 프레임의 인너리드(5)(Inner Lead portion)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.First, after completing a FAB process (fabrication process) for forming an integrated circuit on a wafer, dicing (dicing) which separates each chip (3) made on the wafer from each other, and each separated chip (3) is a lead frame ( Chip Bonding, which seats on the die pad 4 of the lead frame, bonding pads on the chip 3, and inner lead portion 5 of the lead frame are electrically Wire bonding is performed sequentially.

그 후, 칩(3) 및 본딩된 와이어(10)를 봉지하여 보호하기 위한 몰딩(Molding)을 수행하게 된다.Thereafter, molding to seal and protect the chip 3 and the bonded wire 10 is performed.

또한, 몰딩 공정을 수행한 후에는 리드 프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아웃터리드(6)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.In addition, after performing the molding process, trimming to cut the tie bar and the dam bar of the lead frame, and forming the outer lead 6 into a predetermined shape (Forming) in turn.

트리밍 및 포밍후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 2에 나타낸 바와 같은 반도체 패키지를 얻을 수 있게 된다.After trimming and forming, soldering is finally performed to obtain a semiconductor package as shown in FIG. 2.

한편, 도 4에 나타낸 바와 같은 스몰 다이 패드 패키지는 칩(3) 사이즈가 다이 패드(4) 사이즈 보다 큰 패키지를 말하며 여기에서는 QFP(Quad Flat Package)타입을 예로 들어 설명하였지만 DIP(Dual Inline Package) 타입도 있다.On the other hand, the small die pad package as shown in FIG. 4 refers to a package in which the chip 3 size is larger than the die pad 4 size. Herein, although the QFP (Quad Flat Package) type has been described as an example, DIP (Dual Inline Package) There is also a type.

이와 같은 종래의 반도체 패키지중 도 2의 일반적인 패키지의 경우, 반도체 칩(3)을 다이 패드(4)에 본딩시, 칩(3) 사이즈가 다이 패드(4) 사이즈 보다 작기 때문에 도 3에 나타낸 바와 같이 다이 패드(4)의 가장자리가 노출된다.In the case of the conventional package of FIG. 2 of such a conventional semiconductor package, when the semiconductor chip 3 is bonded to the die pad 4, the chip 3 size is smaller than the die pad 4 size. Likewise, the edge of the die pad 4 is exposed.

따라서, 다이 패드(4)에 대한 칩(3)의 좌·우 대칭 여부를 확인하면서 칩(3)의 위치를 쉽게 찾아 본딩할 수 있게 된다.Therefore, the position of the chip 3 can be easily found and bonded while confirming whether the chip 3 is symmetrical with respect to the die pad 4.

하지만, 도 4에 나타낸 스몰 다이 패드 패키지의 경우에는 칩(3) 사이즈가 다이 패드(4) 사이즈 보다 크므로 인해 도 5에 나타낸 바와 같이 다이 패드(4)가 칩(3)에 가려져 보이지 않게 된다.However, in the case of the small die pad package shown in FIG. 4, since the size of the chip 3 is larger than the size of the die pad 4, the die pad 4 is hidden from the chip 3 as shown in FIG. 5. .

따라서, 다이 패드(4)의 좌·우 대칭여부를 확인할 기준이 없어, 아무런 위치 확인 없이 칩(3)이 다이 패드(4)에 본딩되므로 인해, 칩(3)이 다이 패드(4)의 정확한 본딩위치에 본딩되지 못하게 되는 문제점이 있었다.Therefore, there is no criterion to confirm whether the die pad 4 is left or right symmetrical, and the chip 3 is bonded to the die pad 4 without any positioning, so that the chip 3 is used to correct the die pad 4. There was a problem that can not be bonded to the bonding position.

본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 스몰 다이 패드를 갖는 패키지의 타이바 구조를 개선하여 다이 패드 보다 큰 사이즈를 갖는 칩의 다이 패드에 대한 위치를 타이바를 통해 간접적으로 확인할 수 있도록 하므로써 칩 본딩이 보다 손쉽고 정확하게 이루어질 수 있도록 한 타이바에 중심결정 눈금이 구비된 스몰 다이 패드 패키지를 제공하는데 그 목적이 있다.The present invention is to solve the above-described problems, by improving the tie bar structure of the package having a small die pad, so that the position of the die pad of the chip having a larger size than the die pad can be indirectly confirmed through the tie bar. The aim is to provide a small die pad package with a centering scale on a tie bar that makes chip bonding easier and more accurate.

도 1은 종래의 일반적인 리드프레임을 나타낸 평면도1 is a plan view showing a conventional general lead frame

도 2는 도 1의 리드프레임을 이용한 반도체 패키지를 나타낸 종단면도FIG. 2 is a vertical cross-sectional view illustrating a semiconductor package using the lead frame of FIG. 1. FIG.

도 3은 도 1의 Ⅰ-Ⅰ선을 나타낸 요부 평면도3 is a plan view of principal parts showing the line I-I of FIG.

도 4는 종래의 스몰 다이 패드 패키지를 나타낸 종단면도Figure 4 is a longitudinal cross-sectional view showing a conventional small die pad package.

도 5는 도 4의 Ⅱ-Ⅱ선을 나타낸 요부 평면도FIG. 5 is a plan view of main parts of the II-II line of FIG. 4; FIG.

도 6은 도 5에서 칩을 제거한 상태를 나타낸 평면도FIG. 6 is a plan view illustrating a state in which a chip is removed from FIG. 5. FIG.

도 7은 본 고안의 눈금형 타이바를 구비한 리드프레임을 나타낸 평면도7 is a plan view showing a lead frame having a grid tie bar of the present invention

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1:몸체 2:타이바1: body 2: tie bar

3:칩 4:다이 패드3: chip 4: die pad

5:인너리드 6:아웃터리드5: inner lead 6: outdoor

7:댐바 8:눈금7: Damba 8: scale

9:접착제 10:와이어9: adhesive 10: wire

11:몰딩부재11: Molding member

상기한 목적을 달성하기 위해, 본 고안은 몸체의 가장자리로부터 중심쪽으로 연장형성된 복수개의 타이바와, 상기 타이바에 연결되어 지지되며 상면에 칩이 부착되는 다이 패드와, 상기 다이 패드 주위에 위치하며 와이어 본딩시 상기 다이 패드에 안착된 칩의 본딩패드와 전기적으로 연결되는 복수개의 인너리드와, 상기 인너리드에 각각 연결되며 몰딩시 외부로 노출되는 아웃터리드와, 상기 인너리드들과 아웃터리드들 사이에 형성되는 댐바를 구비한 리드 프레임에 있어서; 상기 각 타이바 상에, 다이 패드에 안착되는 다이 패드보다 큰 사이즈를 갖는 칩의 다이 패드에 대한 위치를 간접적으로 확인할 수 있는 눈금이 구비된 것을 특징으로 하는 스몰 다이 패드 패키지가 제공됨을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of tie bars extending from the edge of the body toward the center, a die pad connected to and supported by the tie bars, and a chip attached to an upper surface thereof, and wire bonding located around the die pad. A plurality of inner leads electrically connected to a bonding pad of a chip seated on the die pad, an outer lead connected to the inner lead and exposed to the outside during molding, and formed between the inner leads and the outer leads A lead frame having a dam bar to be; On each of the tie bars, a small die pad package is provided, which is provided with a scale for indirectly confirming a position of a chip having a size larger than that of the die pad seated on the die pad. .

이하, 본 고안의 일실시예를 첨부도면 도 7을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 7은 본 고안의 눈금형 타이바를 구비한 리드프레임을 나타낸 평면도로서, 본 고안은 몸체(1)의 가장자리로부터 중심쪽으로 연장형성된 복수개의 타이바(2)와, 상기 타이바(2)에 연결되어 지지되며 상면에 칩(3)이 부착되는 다이 패드(4)와, 상기 다이 패드(4) 주위에 위치하며 와이어 본딩시 상기 다이 패드(4)에 안착된 칩(3)의 본딩패드와 전기적으로 연결되는 복수개의 인너리드(5)와, 상기 인너리드(5)에 각각 연결되며 몰딩시 외부로 노출되는 아웃터리드(6)와, 상기 인너리드(5)들과 아웃터리드(6)들 사이에 형성되는 댐바(7)를 구비한 리드 프레임에 있어서; 상기 각 타이바(2) 상에, 다이 패드(4)에 안착되는 다이 패드(4)보다 큰 사이즈를 갖는 칩(3)의 다이 패드(4)에 대한 위치를 간접적으로 확인할 수 있는 눈금(8)이 구비되어 구성된다.Figure 7 is a plan view showing a lead frame having a grid tie bar of the present invention, the present invention is a plurality of tie bars (2) formed extending from the edge of the body (1) toward the center and connected to the tie bar (2) And a die pad 4 having a chip 3 attached to an upper surface thereof, and a bonding pad of a chip 3 positioned around the die pad 4 and seated on the die pad 4 during wire bonding. A plurality of inner leads 5 connected to the inner leads 5, an outer lead 6 connected to the inner lead 5 and exposed to the outside during molding, and between the inner leads 5 and the outer leads 6. A lead frame having a dam bar (7) formed in the; On each of the tie bars 2, a scale 8 capable of indirectly confirming the position of the chip 3 having the size larger than the die pad 4 seated on the die pad 4 with respect to the die pad 4. ) Is provided.

이 때, 상기 눈금(8)은 타이바(2) 상에 가는 요철을 형성하거나, 색을 갖는 선을 그어 형성할 수도 있음은 물론이다.At this time, the scale 8 may be formed on the tie bar (2) to form fine irregularities, or by drawing a line having a color.

이와 같이 구성된 본 고안의 작용은 다음과 같다.The operation of the present invention configured as described above is as follows.

스몰 다이 패드 패키지의 제조를 위한 칩본딩 공정시, 다이 패드(4)에 접착제(9)인 에폭시를 도포한 상태에서 칩(3)을 본딩하고자 할 경우, 작업자는 다이 패드(4)를 지지하는 역할을 하는 타이바(2) 상에 각각 형성된 눈금(8)선을 기준으로 삼아 다이 패드(4)에 대한 칩(3)의 위치를 확인하므로 칩(3)을 다이 패드(4) 상면에 정확히 본딩할 수 있게 된다.In the chip bonding process for manufacturing a small die pad package, when the chip 3 is to be bonded while the epoxy 9, which is an adhesive 9, is applied to the die pad 4, the operator may support the die pad 4. The position of the chip 3 with respect to the die pad 4 is confirmed based on the scale 8 lines formed on the tie bars 2 serving as the reference, so that the chip 3 is placed on the upper surface of the die pad 4. Bonding is possible.

즉, 다이 패드(4) 보다 큰 칩(3)에 의해 가려지고 남은 눈금(8)의 수를 확인하여 그 수가 일치되지 않을 경우에는 칩(3)의 위치를 조정하므로써, 다이 패드(4) 각 모서리에 연결된 타이바(2)의 눈금수가 일치되도록 한 상태에서 칩(3)을 다이 패드(4) 상면에 본딩시키게 된다.That is, by checking the number of the remaining scales 8 which are covered by the chip 3 larger than the die pad 4, and if the numbers do not coincide, by adjusting the position of the chip 3, the angle of the die pad 4 The chip 3 is bonded to the upper surface of the die pad 4 in a state in which the number of scales of the tie bars 2 connected to the corners is matched.

이와 같이 함에 따라, 종래와 같이 다이 패드(4)에 대한 칩(3)의 본딩 위치가 어긋나는 문제점은 손쉽게 해결될 수 있으며, 칩 본딩 불량이 해소됨에 따라 에스디피 반도체 패키지의 신뢰성 또한 향상된다.As such, the problem of shifting the bonding position of the chip 3 relative to the die pad 4 can be easily solved as in the related art, and as the chip bonding defect is eliminated, the reliability of the SDP semiconductor package is also improved.

한편, 본 고안에서는 QFP(Quad Flat Package)타입에 쓰이는 리드프레임에 적용된 경우를 예로 들어 설명하였지만 DIP(Dual Inline Package) 타입에도 적용될 수 있음 또한 물론이다.On the other hand, the present invention has been described as an example applied to the lead frame used in the QFP (Quad Flat Package) type can also be applied to the DIP (Dual Inline Package) type of course.

이상에서와 같이, 본 고안은 스몰 다이 패드(4)를 갖는 패키지의 타이바(2) 구조를 개선한 것이다.As described above, the present invention improves the tie bar 2 structure of the package having the small die pad 4.

즉, 다이 패드(4) 보다 큰 사이즈를 갖는 칩(3)의 다이 패드(4)에 대한 위치를 타이바(2)를 통해 간접적으로 확인할 수 있도록 하므로써 칩본딩이 보다 손쉽고 정확하게 이루어질 수 있도록 하므로써, 칩본딩 불량을 해소하는 한편 반도체 패키지의 신뢰성을 향상시킬 수 있게 된다.In other words, by allowing the tie bar 2 to indirectly check the position of the chip 3 having a larger size than the die pad 4 through the tie bar 2, chip bonding can be made more easily and accurately. The chip bonding defect can be eliminated and the reliability of the semiconductor package can be improved.

Claims (1)

몸체의 가장자리로부터 중심쪽으로 연장형성된 복수개의 타이바와, 상기 타이바에 연결되어 지지되며 상면에 칩이 부착되는 다이 패드와, 상기 다이 패드 주위에 위치하며 와이어 본딩시 상기 다이 패드에 안착된 칩의 본딩패드와 전기적으로 연결되는 복수개의 인너리드와, 상기 인너리드에 각각 연결되며 몰딩시 외부로 노출되는 아웃터리드와, 상기 인너리드들과 아웃터리드들 사이에 형성되는 댐바를 구비한 리드 프레임에 있어서; 상기 각 타이바 상에, 다이 패드에 안착되는 다이 패드보다 큰 사이즈를 갖는 칩의 다이 패드에 대한 위치를 간접적으로 확인할 수 있는 눈금이 구비된 것을 특징으로 하는 스몰 다이 패드 패키지.A plurality of tie bars extending toward the center from an edge of the body, a die pad connected to the tie bars and supported by a chip, and a chip bonding pad positioned around the die pad and seated on the die pad when wire bonding. A lead frame comprising a plurality of inner leads electrically connected to the inner lead, an outer lead respectively connected to the inner lead and exposed to the outside during molding, and a dam bar formed between the inner leads and the outer leads; On each of the tie bars, a small die pad package is provided with a scale for indirectly confirming the position of the die pad of the chip having a size larger than the die pad seated on the die pad.
KR2019970033234U 1997-11-21 1997-11-21 Small die pad package with centering scale on tie bar KR200177070Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970033234U KR200177070Y1 (en) 1997-11-21 1997-11-21 Small die pad package with centering scale on tie bar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970033234U KR200177070Y1 (en) 1997-11-21 1997-11-21 Small die pad package with centering scale on tie bar

Publications (2)

Publication Number Publication Date
KR19990019837U KR19990019837U (en) 1999-06-15
KR200177070Y1 true KR200177070Y1 (en) 2000-04-15

Family

ID=19514737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970033234U KR200177070Y1 (en) 1997-11-21 1997-11-21 Small die pad package with centering scale on tie bar

Country Status (1)

Country Link
KR (1) KR200177070Y1 (en)

Also Published As

Publication number Publication date
KR19990019837U (en) 1999-06-15

Similar Documents

Publication Publication Date Title
KR0128251Y1 (en) Lead exposed type semiconductor device
KR0149798B1 (en) Semiconductor device and method of manufacture and lead frame
US6786387B2 (en) Method for clamping and wire-bonding the leads of a lead frame one set at a time
US6288441B1 (en) Die paddle clamping method for wire bond enhancement
US4477827A (en) Lead frame for leaded semiconductor chip carriers
KR100355795B1 (en) manufacturing method of semiconductor package
KR200177070Y1 (en) Small die pad package with centering scale on tie bar
US20070161129A1 (en) Semiconductor device and manufacturing process thereof
US6614101B2 (en) Lead frame with raised leads and plastic packaged semiconductor device using the same
KR200177071Y1 (en) Lead frame for fabrication of small die pad package
KR200177069Y1 (en) Heater block for fabricating small die pad package
KR100192329B1 (en) Lead frame process for semiconductor device
KR200183768Y1 (en) Lead frame
US20010050420A1 (en) Leadframe having joined internal lead
JPH02213156A (en) Semiconductor frame
KR200235610Y1 (en) Stacked Semiconductor Package
KR200141125Y1 (en) Structure of lead frame
KR200202058Y1 (en) lead frame for small die pad package and heater block for a dsorbing the same
KR200155051Y1 (en) Lead frame
KR20000043993A (en) Lead frame and semiconductor package manufactured by using the same
KR100244254B1 (en) Lead frame and semiconductor package with such lead frame
KR19990046870A (en) Heater block for wire bonding for V, C, A package manufacture
KR200148623Y1 (en) Semiconductor chip for qfp
KR200181363Y1 (en) Heater block for bonding wire in fabrication of semiconductor package
KR200155169Y1 (en) Semiconductor package device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20111222

Year of fee payment: 13

EXPY Expiration of term