KR100192329B1 - Lead frame process for semiconductor device - Google Patents
Lead frame process for semiconductor device Download PDFInfo
- Publication number
- KR100192329B1 KR100192329B1 KR1019960044265A KR19960044265A KR100192329B1 KR 100192329 B1 KR100192329 B1 KR 100192329B1 KR 1019960044265 A KR1019960044265 A KR 1019960044265A KR 19960044265 A KR19960044265 A KR 19960044265A KR 100192329 B1 KR100192329 B1 KR 100192329B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor device
- chip
- lead
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자 패키지 공정시 QFP 타입에 사용되는 리드 프레임의 구조를 개선하여 칩 사이즈 및 핀 수에 관계없이 범용으로 사용할 수 있도록 하여 제작 및 관리상의 편리함 및 원가 절감을 도모할 수 있도록 한 것이다.The present invention improves the structure of a lead frame used in a QFP type semiconductor device package process so that it can be used for general purpose regardless of the chip size and the number of pins, thereby facilitating manufacturing and management and cost reduction.
이를 위해, 본 발명은 상면에 칩(1)이 본딩되는 패들(2)과, 상기 패들(2) 가장자리에 부착되며 인쇄 회로인 인너 리드(3)를 가지는 인터페이스 필름(4)과, 상기 인터페이스 필름(4) 가장자리에 부착되는 아웃 리드 프레임(5)으로 구성된 반도체소자 패키지 공정용 리드 프레임이다.An interface film 4 having an inner lead 3 attached to an edge of the paddle 2 and being a printed circuit; And an outrigger frame 5 attached to the edge of the lead frame 4 for the semiconductor device package process.
Description
본 발명은 반도체소자 패키지 공정용 리드 프레임에 관한 것으로서, 더욱 상세하게는 반도체소자 패키지 공정시 QFP(Quad Flat Package) 타입에 사용되는 리드 프레임의 구조를 개선하여 칩 사이즈 및 핀 수에 관계없이 사용할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a lead frame for semiconductor device package processing, and more particularly, to a leadframe used in a QFP (Quad Flat Package) type semiconductor device package process, .
일반적으로, 반도체소자 패키지 공정시에는 먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 분리하는 다이싱(Dicing), 분리된 각 칩을 리드 프레임의 패들(paddle)에 안착시키는 칩 본딩(Chip Bonding), 칩 위의 본딩 패드(Bonding pad)와 리드 프레임의 인너 리드(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행하고 회로를 보호하기 위해 몰딩(Molding)을 수행하게 된다.Generally, semiconductor device package processing is performed by first dicing, which is performed after completion of a FAB process (Fabrication Process) for forming an integrated circuit on a wafer, dicing to separate chips formed on the wafer, Chip bonding for placing the chip on the paddle of the frame, and wire bonding for electrically connecting the bonding pad on the chip and the inner lead of the lead frame are sequentially performed And moldings are performed to protect the circuit.
또한, 몰딩을 수행한 후에는 리드 프레임의 써포트 바(Support Bar)및 댐 바(Dam Bar)를 자르는 트리밍(Trimming) 및 아웃 리드(Out Lead)를 소정의 형상으로 굽혀주는 포밍(Forming)을 동시에 수행하고 난 후, 최종적으로 솔더링(Sodering)을 실시하므로써 패키지 공정을 완료하게 된다.Further, after the molding is performed, trimming for cutting the support bar and the dam bar of the lead frame and forming for bending the out lead into a predetermined shape are performed simultaneously And finally, the packaging process is completed by performing soldering (Sodering).
한편, 이와 같이 반도체소자 패키지 공정에 사용되는 리드 프레임(6a)은 제1도에 나타낸 바와 같이 중심에 칩(1)이 안착되는 패들(2)과, 패들(2)을 지지하는 지지바(9)와, 패들(2) 주위에 형성되어 패들(2)에 안착된 칩(1)과 전기적으로 연결되는 인너 리드(3) 및 아웃 리드(7)와, 상기 패들(2)과 인너 리드(3) 및 아웃 리드(7)를 전체적으로 지지하는 패들(2) 양측의 가이드 레일(10), 인너 리드(3)와 아웃 리드(7)를 지지하는 댐 바(11)로 구성된다.As shown in FIG. 1, the lead frame 6a used in the semiconductor device packaging process has paddles 2 on which the chips 1 are mounted at the center, support bars 9 for supporting the paddles 2, An inner lead 3 and an outer lead 7 which are formed around the paddle 2 and are electrically connected to the chip 1 mounted on the paddle 2 and an inner lead 3 and an outer lead 7 which are formed around the paddle 2 and the inner lead 3 And the dam bar 11 for supporting the outer leads 7 and the inner leads 3 and the guide rails 10 on both sides of the paddle 2 for supporting the outer leads 7 and the out leads 7 as a whole.
그러나, 이와 같은 종래의 리드 프레임(6a)은 패들(2) 위에 부착되는 칩(1) 사이즈에 따라 리드 프레임(6a)이 다르게 제작되어야 할 뿐만 아니라, 와이어(8)에 의해 본딩되는 핀 수(리드 수)에 따라서도 역시 다르게 제작되어야 하였다.However, the conventional lead frame 6a requires not only the lead frame 6a to be manufactured differently according to the size of the chip 1 attached on the paddle 2 but also the number of pins And the number of leads).
즉, 칩(1)의 형태가 직사각형이거나 정사각형일 경우, 각각 다른 형태로 제작되어야 하며, 핀 수가 다를 경우에도 각각 다르게 제작되어야 하므로 인해 리드 프레임(6a)의 제작 및 관리가 까다로워지며 제조 원가가 상승하게 되는 등 많은 문제점이 있었다.That is, when the shape of the chip 1 is a rectangle or a square, the lead frame 6a must be manufactured in a different form, and even when the number of pins is different, the lead frame 6a must be manufactured differently, There were many problems such as being done.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체소자 패키지 공정시 QFP 타입에 사용되는 리드 프레임의 구조를 개선하여 칩 사이즈 및 핀 수에 관계없이 범용으로 사용할 수 있도록 하므로써 제작 및 관리상의 편리함 뿐만 아니라 제조 원가의 절감을 도모할 수 있도록 한 반도체소자 패키지 공정용 리드 프레임을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to improve the structure of a lead frame used for a QFP type in a semiconductor device package process so that it can be used for general purpose regardless of a chip size and a pin number, And it is an object of the present invention to provide a lead frame for a semiconductor device package process that can reduce manufacturing costs.
상기한 목적을 달성하기 위해, 본 발명은 상면에 칩이 본딩되는 패들과, 상기 패들 가장자리에 부착되며 인쇄 회로인 인너 리드를 가지는 인터페이스 필름과, 상기 인터페이스 필름 가장자리에 부착되는 아웃 리드 프레임으로 구성된 반도체소자 패키지 공정용 프레임이다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a paddle on which a chip is bonded to an upper surface; an interface film attached to an edge of the paddle and having an inner lead as a printed circuit; It is a frame for device package process.
제1도는 종래의 리드 프레임을 나타낸 평면도.FIG. 1 is a plan view of a conventional lead frame. FIG.
제2도는 종래의 리드 프레임 상에서 칩 본딩 및 와이어 본딩이 이루어진 상태를 나타낸 평면도.FIG. 2 is a plan view showing a state where chip bonding and wire bonding are performed on a conventional lead frame.
제3도는 본 발명의 리드 프레임 부품을 각각 나타낸 평면도.FIG. 3 is a plan view showing the lead frame parts of the present invention. FIG.
제4도는 제3도의 조립된 상태를 나타낸 평면도.FIG. 4 is a plan view of the assembled state of FIG. 3; FIG.
제5도는 본 발명의 리드 프레임 상에서 칩 본딩 및 와이어 본딩이 이루어진 상태를 나타낸 평면도.5 is a plan view showing a state where chip bonding and wire bonding are performed on the lead frame of the present invention.
제6도는 본 발명의 리드 프레임 상에서 칩 본딩 및 와이어 본딩이 이루어진 상태의 다른 예를 나타낸 평면도.6 is a plan view showing another example of a state in which chip bonding and wire bonding are performed on the lead frame of the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : 칩 2 : 패들1: chip 2: paddle
3 : 인너 리드 4 : 인터 페이스 필름3: Inner lead 4: Interfacing film
5 : 아웃 리드 프레임5: Out lead frame
이하, 본 발명의 일 실시예를 첨부도면 제3도 내지 제6도를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 3 through 6.
제3도는 본 발명의 리드 프레임 부품을 각각 나타낸 평면도이고, 제4도는 제3도의 조립된 상태를 나타낸 평면도이며, 제5도는 본 발명의 리드 프레임 상에서 칩 본딩 및 와이어 본딩이 이루어진 상태를 나타낸 평면도이고, 제6도는 본 발명의 리드 프레임 상에서 칩 본딩 및 와이어 본딩이 이루어진 상태의 다른 예를 나타낸 평면도로서, 본 발명은 상면에 칩(1)이 본딩되는 패들(2)과, 상기 패들(2) 상면 가장자리에 부착되며 인쇄 회로인 인너 리드(3)를 가지는 인터페이스 필름(Interface flim)(4)과, 상기 인터페이스 필름(4) 저면 가장자리에 부착되는 아웃 리드 프레임(5)으로 구성된다.3 is a plan view showing the lead frame parts of the present invention respectively, FIG. 4 is a plan view showing an assembled state of FIG. 3, FIG. 5 is a plan view showing a state where chip bonding and wire bonding are performed on the lead frame of the present invention And FIG. 6 is a plan view showing another example of a state in which chip bonding and wire bonding are performed on the lead frame of the present invention. FIG. 6 is a plan view showing another example of a state in which chip bonding and wire bonding are performed on the lead frame of the present invention. An interface film 4 having an inner lead 3 which is a printed circuit and is attached to an edge and an out lead frame 5 attached to the bottom edge of the interface film 4.
이 때, 상기 인터페이스 필름(4)에 형성되는 인너 리드(3)는 그 가운데 영역의 면적이 최소가 되도록 아령 모양으로 형성된다.At this time, the inner leads (3) formed on the interface film (4) are formed into a dumbbell shape so that the area of the middle region is minimized.
이와 같이 구성된 본 발명의 리드 프레임(6)은 제작시, 상기 패들(2) 상면 가장자리에 아령 형상의인쇄 회로인 인너 리드(3)가 형성된 인터페이스 필름(4)을 부착한 다음, 상기 인터페이스 필름(4) 가장자리 하부면에 다시 아웃 리드 프레임(5)을 부착시켜 제작을 완료하게 된다.The leadframe 6 of the present invention having the above-described structure is manufactured by attaching an interface film 4 on which an inner lead 3, which is a dumbbell-shaped printed circuit, is formed on the upper surface of the paddle 2, 4) The outrigger frame 5 is attached to the bottom of the edge again to complete the fabrication.
이 때, 상기 패들(2)과 아웃 리드 프레임(5)은 일정간격 이격되어 절연된 상태이다.At this time, the paddle 2 and the outer lead frame 5 are separated from each other by a predetermined distance.
이와 같이 리드 프레임(6)의 제작이 완료됨에 따라 QFP 패키징 공정의 칩(1) 본딩 및 와이어 본딩을 순차적으로 수행할 수 있게 된다.As the manufacturing of the lead frame 6 is completed in this manner, chip (1) bonding and wire bonding of the QFP packaging process can be sequentially performed.
즉, 상기 리드 프레임(6)의 패들(2) 상면에 칩(1)을 본딩한 다음, 상기 칩(1)의 본딩 패드와 인터 페이스 필름(4)의 인너 리드(3)을 와이어(8a)로 본딩하는 인너 와이어 본딩을 수행하고, 이어서 상기 인터페이스 필름(4)의 인너 리드(3)와 아웃 리드 프레임(5)의 아웃 리드(7)를 와이어(8b)로 본딩하는 아웃 와이어 본딩을 수행하여 와이어 본딩을 완료하게 된다.That is, the chip 1 is bonded to the upper surface of the paddle 2 of the lead frame 6, and the bonding pads of the chip 1 and the inner leads 3 of the interface film 4 are connected to the wires 8a. Wire bonding is performed to bond the inner lead 3 of the interface film 4 and the outer lead 7 of the out lead frame 5 to the wire 8b The wire bonding is completed.
이 때, 본 발명의 리드 프레임(6)은 핀 수가 최대인 패키지에 맞춰 설계 및 제작되므로 인해 핀 수에 관계없이 와이어 본딩이 가능할 뿐만 아니라, 와이어 본딩시 소비자의 요구에 따라 칩의 회로와 연결되는 핀 위치를 제6도에 나타낸 바와 같이 소비자가 지정하는 위치로 가변시킬 수 있게 된다.In this case, since the lead frame 6 of the present invention is designed and manufactured in accordance with the package having the largest number of pins, wire bonding can be performed irrespective of the number of pins, and in addition, The pin position can be changed to a position designated by the consumer as shown in FIG.
이상에서와 같이, 본 발명은 반도체소자 패키지 공정시 QFP 타입에 사용되는 리드 프레임(6)의 구조를 개선하여 칩(1) 사이즈 및 핀 수에 관계없이 범용으로 사용할 수 있도록 하므로써 제작 및 관리상의 편리함 뿐만 아니라 제조 원가의 절감을 도모할 수 있도록 한 매우 유용한 발명이다.As described above, the present invention improves the structure of the lead frame 6 used for the QFP type in the semiconductor device packaging process, and makes it possible to use the chip in a general purpose regardless of the size of the chip 1 and the number of pins, In addition, it is a very useful invention that can reduce manufacturing cost.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044265A KR100192329B1 (en) | 1996-10-07 | 1996-10-07 | Lead frame process for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044265A KR100192329B1 (en) | 1996-10-07 | 1996-10-07 | Lead frame process for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025944A KR19980025944A (en) | 1998-07-15 |
| KR100192329B1 true KR100192329B1 (en) | 1999-07-01 |
Family
ID=19476422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044265A KR100192329B1 (en) | 1996-10-07 | 1996-10-07 | Lead frame process for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192329B1 (en) |
-
1996
- 1996-10-07 KR KR1019960044265A patent/KR100192329B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025944A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838751B2 (en) | Multi-row leadframe | |
| USRE41510E1 (en) | Lead frame | |
| KR100498488B1 (en) | Stacked semiconductor package and fabricating method the same | |
| US7986032B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US8659133B2 (en) | Etched surface mount islands in a leadframe package | |
| JPH0878723A (en) | Package lead frame for optical coupler and its method | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| KR100292036B1 (en) | Method for fabricating semiconductor package and semiconductor package thereof | |
| KR100192329B1 (en) | Lead frame process for semiconductor device | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| JP2990645B2 (en) | Lead frame for semiconductor integrated circuit and semiconductor integrated circuit | |
| KR0147157B1 (en) | "t" type high integrated semiconductor package | |
| KR20070078593A (en) | Array type leadframe package, semiconductor package using array type leadframe package, and method for manufacturing the semiconductor package | |
| JPH0653399A (en) | Resin-sealed semiconductor device | |
| KR200155051Y1 (en) | Lead frame | |
| KR970007842B1 (en) | Plastic semiconductor package | |
| KR100267220B1 (en) | Semiconductor package and method for fabricating the same | |
| KR200159486Y1 (en) | Semiconductor package | |
| KR200177070Y1 (en) | Small die pad package with centering scale on tie bar | |
| KR0179922B1 (en) | Perpendicular package | |
| KR200183768Y1 (en) | Lead frame | |
| KR19980082181A (en) | Lead-on chip type chip scale semiconductor package structure and manufacturing method | |
| KR20040048741A (en) | Semiconductor chip scale package having a back and front built-in lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |