KR0147157B1 - "t" type high integrated semiconductor package - Google Patents
"t" type high integrated semiconductor packageInfo
- Publication number
- KR0147157B1 KR0147157B1 KR1019950015057A KR19950015057A KR0147157B1 KR 0147157 B1 KR0147157 B1 KR 0147157B1 KR 1019950015057 A KR1019950015057 A KR 1019950015057A KR 19950015057 A KR19950015057 A KR 19950015057A KR 0147157 B1 KR0147157 B1 KR 0147157B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- lead frame
- semiconductor package
- package
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
Abstract
본 발명은 티(T)형 고집적 반도체 패키지에 관한 것으로, 표면실장형 반도체 패키지에 있어서, 패들용 리드프레임과 리드, 칩본딩부 및 연결부를 가진 리드용 리드프레임을 각각 구비하고, 이를 수직으로 접속하여 제작된 티(T)형 리드프레임에 칩을 안착하고 리드가 몰드수지 표면 중앙으로 노출된 티(T)형 반도체 패키지를 제공하고, 그 패키지의 리드외단을 엘(L)형으로 성형한 후 리드높이가 서로 다른 티(T)형 반도체 패키지를 혼합하거나 그외의 다양한 형태의 표면실장형 반도체 패키지를 혼합하여 기판에 지그제그 형상으로 엇갈려서 실장한 패키지 모듈을 제공함을 특징으로 하며, 인쇄회로기판에 실장시 공간활용의 적절화로 종래의 패키지 대비 동일 면적의 기판에 많은 패키지를 실장할 수 있어 메모리의 용량이 증대되고, 경량화 및 소량화가 용이한 이점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tee (T) type high density semiconductor package, comprising a lead frame for paddles and a lead frame for leads having a lead, a chip bonding portion, and a connecting portion, and vertically connected thereto. After the chip is seated on the T-type lead frame fabricated and the lead is exposed to the center of the mold resin surface, the T-type semiconductor package is formed. T-type semiconductor packages with different lead heights or surface mount semiconductor packages of various types are mixed to provide a package module mounted in a zigzag form on a substrate. Due to the proper use of space at the time of mounting, many packages can be mounted on the same area of the board as compared to the conventional package, thereby increasing the memory capacity, weight, and weight Han has advantages.
Description
제1도는 종래의 반도체 패키지를 기판에 실장한 상태예시도.1 is a view showing a state in which a conventional semiconductor package is mounted on a substrate.
제2도는 본 발명의 패들용 리드프레임 평면도.Figure 2 is a plan view of the leadframe for the paddle of the present invention.
제3도는 본 발명의 리드용 리드프레임 평면도.3 is a plan view of a lead frame for a lead of the present invention.
제4도는 본 발명의 리드프레임의 조합 상태 사시도.Figure 4 is a perspective view of the combined state of the lead frame of the present invention.
제5도는 조합된 제4도의 리드프레임에 칩을 안착하고 몰딩한 상태의 AA선 단면도.FIG. 5 is a cross-sectional view taken along line AA of the chip mounted and molded on the lead frame of FIG.
제6도는 (A), (B)는 본 발명의 반도체 패키지를 기판에 실장한 상태 예시도이다.6A and 6B are exemplary views in which the semiconductor package of the present invention is mounted on a substrate.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1:종래의 반도체 패키지 2:인쇄회로기판1: Conventional semiconductor package 2: Printed circuit board
3:패들용리드프레임 4:패들3: Lead frame for paddle 4: Paddle
4-1:공간 5:리드용 리드프레임4-1: Space 5: Lead frame for lead
6:리드 6-1:연결부6: Lead 6-1: Connection
6-2:칩본딩부 7:칩6-2: chip bonding part 7: chip
8:몰딩수지 9:티(T)형 반도체 패키지8: Molding resin 9: T-type semiconductor package
10:스몰 아웃라인 제이 벤드(Small Outline J-bend : SOJ) 반도체 패키지10: Small Outline J-bend (SOJ) Semiconductor Package
본발명은 티(T)형 고집적 반도체 패키지 및 이를 사용한 패키지 모듈에 관한 것으로, 좀 더 상세하게는 패들용 리드프레임과 리드용 리드프레임의 두종류의 리드프레임을 구비하여 조합하고 리드가 몰드 수지 표면 중앙으로 노출되게한 티(T)형의 반도체 패키지과, 이의 리드외단을 성형하여 기판에 지그제그 배열로 실장한 패키지 모듈에 관한 것이다.The present invention relates to a tee (T) type highly integrated semiconductor package and a package module using the same. More particularly, the present invention provides a combination of two types of lead frames, a paddle lead frame and a lead lead frame, wherein the lead is molded resin surface. The present invention relates to a T-type semiconductor package exposed to the center, and a package module formed by molding an outer end of the lead and mounted in a zigzag array on a substrate.
일반적으로 한 개의 반도체 패키지가 제조되기 위해서는 접착성 필름위에 웨이퍼를 부착시키는 마운팅(mounting)공정, 여러개의 칩이 만들어져 있는 웨이퍼를 칩별로 분리하기 위해 절단하는 다이싱(dicing)공정을 거쳐 리드프레임의 패드에 접착제를 이용하여 반도체칩을 부착시키는 다이어태칭(die attaching)공정, 칩의 패드와 리드프레임의 내부리드를 전도성 금속선인 와이어를 이용하여 연결하는 와이어본딩(wire bonding)공정, 와이어 본딩이 끝난 칩 및 와이어를 외부의 각종 손상 요인으로부터 보호하기 위해 칩 주변에 몰딩수지를 이용하여 보호재를 씌우고 성형하는 몰딩(molding)공정, 트리밍(trimming) 및 솔더링(soldering)공정을 거쳐 인쇄회로기판(PCB)에 장착이 가능한 형태로 리드를 성형하는 리드포밍(forming)공정을 거친다.In general, one semiconductor package is manufactured through a mounting process in which a wafer is attached onto an adhesive film, and a dicing process in which a plurality of chips are cut to separate each chip into chips. Die attaching process to attach semiconductor chip to pad using adhesive, wire bonding process to connect pad of chip and inner lead of lead frame with conductive metal wire, wire bonding finished In order to protect the chip and wires from various damage factors, printed circuit boards are processed through molding, trimming, and soldering processes that cover and shape the protective material using molding resin around the chip. The lead is formed into a form which can be mounted on the lead.
이렇게 제작된 종래의 반도체 패키지(1)는 제1도에 도시한 바와 같이 인쇄회로기판(2)에 실장시 많은 공간을 차지하는 문제점이 있다. 즉, 패키지 한 개별로 3차원적인 공간을 따로 따로 보유하고 있어 이에 따라 많은 공간을 점유하여 반도체 패키지의 실장에 한계가 있다.The conventional semiconductor package 1 manufactured as described above has a problem of occupying a lot of space when mounted on the printed circuit board 2 as shown in FIG. That is, since each package has a three-dimensional space separately, there is a limit to the mounting of the semiconductor package by occupying a lot of space.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 패들용 리드프레임과 리드용 리드프레임을 각각 구비하여 조합하고, 칩을 어태치한 후 몰딩하여 티(T)형의 반도체 패키지를 제조하여 인쇄회로기판의 공간을 적절하게 활용하도록 한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and comprises a paddle lead frame and a lead lead frame, and combines them, attaches chips, and molds them to form a T-type semiconductor package to produce a printed circuit board. The space is used properly.
즉, 본 발명은 패들용 리드프레임과 리드용 리드프레임을 각각 구비하고, 리드용 리드프레임은 패들에 안착되는 칩에 수직으로 접속하여 외부리드가 몰드수지 표면 중앙으로 노출되는 반도체 패키지를 제공하려는 것이며, 또한 노출된 외부리드 단부를 엘(L)형으로 성형하고 몰드수지 부의 수평면을 다르게 근접 배치하여 집적도를 높힌 패키지 모듈을 제공하려는 것이다.That is, the present invention is to provide a semiconductor package having a paddle lead frame and a lead lead frame, respectively, wherein the lead lead frame is vertically connected to the chip seated on the paddle so that the outer lead is exposed to the center of the mold resin surface. In addition, it is to provide a package module having a high degree of integration by molding the exposed outer lead end in the L (L) shape and differently arranged horizontal plane of the mold resin portion.
이하 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 패들용 리드프레임 단면도, 제3도는 본 발명의 리드용 리드프레임 단면도로, 먼저 이와 같은 두가지 종류의 리드프레임을 제작한다. 패들용 리드프레임(3)은 제2도에 도시한 바와 같이 리드없이 패들(4)만이 제작된 형태로, 리드용 리드프레임(5)이 위치할 공간(4-1)이 형성되어 있다. 리드용 리드프레임(5)은 패들없이 리드(6)만이 제작된 형태로, 리드(5), 칩과 전기적으로 연결될 칩 본딩부(6-2) 및 패들용 리드프레임(3)에 접속하기 위한 연결부(6-1)로 구성된다. 이 때 칩 본딩부(6-2)는 리드(5)선단에 대해 수직으로 절곡된 형태이고, 연결부(6-1)는 리드(5) 선단에 대해 수평으로 절곡된 형태이다. 또한, 두종류의 리드프레임의 접속시 패들(4)과 칩본딩부(6-2)가 동일평면상에 위치하도록 연결부(6-1)는 칩본딩부(6-2)보다 더 높은 위치에 구비되어 있다.2 is a cross-sectional view of the lead frame for the paddle according to the present invention, and FIG. 3 is a cross-sectional view of the lead frame for the lead according to the present invention. As shown in FIG. 2, the paddle lead frame 3 is made of only the paddle 4 without a lead, and a space 4-1 in which the lead lead frame 5 is located is formed. The lead lead frame 5 is made of only the lead 6 without a paddle. The lead frame 5 for connecting to the lead 5, the chip bonding portion 6-2 to be electrically connected to the chip, and the lead frame 3 for the paddle is provided. It consists of the connection part 6-1. In this case, the chip bonding part 6-2 is bent vertically with respect to the tip of the lead 5, and the connecting part 6-1 is bent horizontally with respect to the tip of the lead 5. In addition, when the two types of lead frames are connected, the connection part 6-1 is positioned at a higher position than the chip bonding part 6-2 so that the paddle 4 and the chip bonding part 6-2 are located on the same plane. It is provided.
제4도는 본 발명의 리드프레임의 조합 상태 사시도로, 패들용 리드프레임(3) 및 리드용 리드프레임(5)이 구비되면 도시한 바와 같이 두 종류의 리드프레임을 접속하여 본 발명을 위한 티(T)형의 리드프레임을 완성한다. 먼저, 리드용 리드프레임(5)을 일차절단한 후, 패들용 리드프레임(3)의 공간(4-1)에 절단한 리드(6)를 수직으로 삽입하여 연결부(6-1)를 사이드레일(4-2)에 걸어 접착하는 방법으로 두 종류의 리드프레임(3,5)를 접속하는바, 이 때 패들(4)과 칩 본딩부(6-2)는 동일 평면을 이루도록 한다.4 is a perspective view of the lead frame of the present invention in combination, when the paddle lead frame 3 and the lead lead frame 5 are provided, the two types of lead frames may be connected to each other to form a tee for the present invention. Complete the lead frame of type T). First, the lead lead frame 5 is first cut, and then the lead 6 cut into the space 4-1 of the paddle lead frame 3 is inserted vertically to connect the connection portion 6-1 to the side rails. The two types of lead frames 3 and 5 are connected to each other by bonding to (4-2). At this time, the paddle 4 and the chip bonding part 6-2 form the same plane.
제5도는 조합된 제4도의 리드프레임에 칩을 안착하고 몰딩한 상태에 AA선 단면도로, 패들(4)에 접착제를 매개로 칩(7)을 안착하고, 리드(6)의 칩본딩부(6-2)와 칩에 구비된 돌출형의 본딩패들이 전기적으로 도통하도록 연결한 후 칩(6)의 보호를 위해 몰딩수지(8)를 이용하여 보호재를 씌워 리드(6)가 몰드수지(8) 표면 중앙으로 노출된 티(T)형 반도체 패키지를 제작한다.FIG. 5 is a cross-sectional view taken along the line AA in a state in which the chip is seated and molded in the combined lead frame of FIG. 4, and the chip 7 is seated on the paddle 4 using an adhesive agent, 6-2) and the protruding bonding pads of the chip are electrically connected to each other, and then the lid 6 is covered with a molding resin 8 to protect the chip 6 so that the lead 6 is molded resin 8. A T-type semiconductor package exposed to the center of the surface is manufactured.
제6도 (A), (B)는 본 발명의 반도체 패키지를 기판에 실장한 상태 예시도로, 상기 티(T)형의 반도체 패키지의 리드(6)를 엘(L)형으로 성형한 표면실장형 티(T)형 반도체 패키지(9)를 인쇄회로기판(2)에 실장한 것이다.6A and 6B illustrate state in which the semiconductor package of the present invention is mounted on a substrate, and the surface mount in which the lead 6 of the T-type semiconductor package is formed into an L shape. The type T (T) type semiconductor package 9 is mounted on the printed circuit board 2.
제6도 (A)와 같이 티(T)형 반도체 패키지(9)의 리드(6)의 길이에 차이를 두어 엇갈리게 인쇄회로기판(2)에 실장하거나, 제6도 (B)와 같이 티(T)형 반도체 패키지(9)와 더불어 스몰 아웃라인 제이 벤드(Small Outline J-bend) 반도체 패키지(10) 등의 종래의 반도체 패키지를 혼합하여 엇갈리게 지그재그 배열로 실장한다.As shown in FIG. 6 (A), the lead 6 of the tee (T) type semiconductor package 9 is mounted on the printed circuit board 2 in a staggered manner, or as shown in FIG. A conventional semiconductor package such as a T) type semiconductor package 9 and a small outline J-bend semiconductor package 10 are mixed and mounted in a staggered arrangement.
이상과 같이 본 발명은 패들용 리드프레임(3)과 리드용 리드프레임(5)을 접속한 티(T)형의 리드프레임을 사용하여 조합한 반도체 패키지로, 인쇄회로기판(2)에 실장시 공간활용의 적절화로 종래의 패키지 대비 동일 면적의 기판에 많은 패키지를 실장할 수 있어 메모리의 용량이 증대되고, 경량화 및 소량화가 용이한 이점이 있다.As described above, the present invention is a semiconductor package in which a tee (T) type lead frame connecting the paddle lead frame 3 and the lead lead frame 5 is combined, and is mounted on the printed circuit board 2. With the appropriate space utilization, many packages can be mounted on a substrate having the same area as a conventional package, thereby increasing the capacity of the memory, making it easy to reduce the weight and volume.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015057A KR0147157B1 (en) | 1995-06-08 | 1995-06-08 | "t" type high integrated semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015057A KR0147157B1 (en) | 1995-06-08 | 1995-06-08 | "t" type high integrated semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003872A KR970003872A (en) | 1997-01-29 |
| KR0147157B1 true KR0147157B1 (en) | 1998-08-01 |
Family
ID=19416667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015057A KR0147157B1 (en) | 1995-06-08 | 1995-06-08 | "t" type high integrated semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147157B1 (en) |
-
1995
- 1995-06-08 KR KR1019950015057A patent/KR0147157B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003872A (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| US5663593A (en) | Ball grid array package with lead frame | |
| US5302849A (en) | Plastic and grid array semiconductor device and method for making the same | |
| US6117710A (en) | Plastic package with exposed die and method of making same | |
| JPH10200039A (en) | Bottom lead frame, and bottom lead semiconductor package using the same | |
| JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
| JPH07273268A (en) | Semiconductor package and lead frame for semiconductor package | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| US20040056338A1 (en) | Near chip size semiconductor package | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| KR950012925B1 (en) | Lead frame | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| KR0147157B1 (en) | "t" type high integrated semiconductor package | |
| KR100333386B1 (en) | chip scale package | |
| KR100379083B1 (en) | Lead on chip(loc) area array bumped semiconductor package | |
| KR0119757Y1 (en) | Semiconductor package | |
| JPS62298146A (en) | Electronic device | |
| KR100192329B1 (en) | Lead frame process for semiconductor device | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR200155051Y1 (en) | Lead frame | |
| KR0124827Y1 (en) | Surface mounted semiconductor package | |
| KR0163214B1 (en) | Integrated circuit package using ceramic substrate and manufacturing method thereof | |
| KR200159861Y1 (en) | Semiconductor package | |
| KR200164521Y1 (en) | Tl type semiconductor package | |
| KR0121171Y1 (en) | Multichip semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |