KR200170061Y1

KR200170061Y1 - Flash memory with recovery capability

Info

Publication number: KR200170061Y1
Application number: KR2019990013129U
Authority: KR
Inventors: 첸시-난
Original assignee: 지 리트 마이크로 컴퓨터 테크놀로지 코포레이션
Priority date: 1999-07-06
Filing date: 1999-07-06
Publication date: 2000-02-15

Abstract

플래시 메모리는 BIOS 저장용 플래시 메모리 영역, 백업 BIOS 저장용 영구 메모리 영역 및 스위칭 소자를 포함한다. 플래시 메모리 영역에 저장된 BIOS는 갱신될 수 있는 반면에, 영구 메모리 영역에 저장된 백업 BIOS는 갱신할 수 없다. 플래시 메모리 영역에 저장된 BIOS가 동작할 수 없을 시, 스위칭 소자는 영구 메모리 영역에 저장된 백업 BIOS를 선택하여 판독되도록 한다.Flash memory includes a flash memory area for BIOS storage, a permanent memory area for backup BIOS storage, and a switching device. The BIOS stored in the flash memory area can be updated while the backup BIOS stored in the permanent memory area cannot be updated. When the BIOS stored in the flash memory area is inoperable, the switching element selects and reads the backup BIOS stored in the permanent memory area.

Description

Flash memory with recoverability {FLASH MEMORY WITH RECOVERY CAPABILITY}

본 고안은 플래시 메모리에 관한 것으로, 특히 복구 능력이 있는 플래시 메모리에 관한 것이다. 이 플래시 메모리는 자체에 저장된 BIOS가 비정상적인 상태일 시, 자동으로 백업 BIOS를 선택하여 판독되게 한다.The present invention relates to a flash memory, and more particularly to a flash memory having a recovery capability. This flash memory automatically selects the backup BIOS and reads it when the BIOS stored in the memory is abnormal.

BIOS(기본 입력/출력 시스템)는 컴퓨터 동작에 필수적이다. 컴퓨터를 작동시키면, BIOS는 컴퓨터 각 부분을 초기화하여 그들이 정상적인 동작 상태가 되게 한다. 게다가, BIOS는 기본적인 입력/출력 기능을 제공한다.The BIOS (basic input / output system) is essential for computer operation. When you start your computer, the BIOS initializes the parts of your computer so that they are in a normal operating state. In addition, the BIOS provides basic input / output functions.

BIOS는 컴퓨터 마더보드상의 플래시 메모리에 저장된다. 사용자는 마더보드 제조업자에 의해 제공된 갱신 프로그램을 이용하여 BIOS를 갱신할 수 있다. 그러나, 플래시 메모리에 저장된 BIOS는 사용자의 부적당한 조작이나 부정확하게 갱신된 내용에 의해 손상될 수 있다. 더욱이, 플래시 메모리가 컴퓨터 바이러스에 감염된 경우, 자체에 저장된 BIOS가 손상을 입게된다. 그러한 상황에서, 컴퓨터는 작동될 수 없다.The BIOS is stored in flash memory on the computer motherboard. The user can update the BIOS using an update program provided by the motherboard manufacturer. However, the BIOS stored in the flash memory may be damaged by improper operation by the user or incorrectly updated contents. Moreover, if the flash memory is infected with a computer virus, the BIOS stored in it will be damaged. In such a situation, the computer cannot be operated.

본 고안의 하나의 목적은 백업 BIOS가 저장된 플래시 메모리를 제공하는 것이다. 플래시 메모리의 판독 동작은 백업 BIOS를 판독하도록 자동으로 스위칭되어, 플래시 메모리의 원본 BIOS가 동작하지 못할 때에도 컴퓨터를 성공적으로 동작시킨다.One object of the present invention is to provide a flash memory in which a backup BIOS is stored. The read operation of the flash memory is automatically switched to read the backup BIOS, allowing the computer to operate successfully even when the original BIOS of the flash memory fails.

본 고안의 하나의 양상에 따르면, 플래시 메모리는 BIOS 저장용 플래시 메모리 영역, 백업 BIOS 저장용 영구(permanent) 메모리 영역, 그리고 플래시 메모리 영역에 저장된 BIOS가 동작할 수 없을 시 영구 메모리 영역에 저장된 백업 BIOS를 선택하여 판독되게 하는 스위칭 소자를 구비한다.According to one aspect of the present invention, a flash memory includes a flash memory area for storing the BIOS, a permanent memory area for storing the backup BIOS, and a backup BIOS stored in the permanent memory area when the BIOS stored in the flash memory area is inoperable. And a switching element for selecting and reading.

본 고안의 다른 양상에 따르면, 영구 메모리 영역에 저장된 백업 BIOS는 갱신될 수 없도록 되어있다.According to another aspect of the present invention, the backup BIOS stored in the permanent memory area cannot be updated.

본 고안의 다른 목적, 이점 및 새로운 특징은 도면을 참조하여 아래의 상세 설명에 의해 보다 명백하게될 것이다.Other objects, advantages and novel features of the present invention will become more apparent from the following detailed description with reference to the drawings.

도 1은 본 고안에 따른 플래시 메모리의 기능적인 블록다이어그램이다.1 is a functional block diagram of a flash memory according to the present invention.

도 2는 본 고안에 따른 플래시 메모리의 스위칭 소자에 대한 회로도이다.2 is a circuit diagram of a switching element of a flash memory according to the present invention.

도1을 참조하면, 본 고안에 따른 플래시 메모리는 BIOS 저장용 플래시 메모리 영역(101), 백업 BIOS 저장용 영구 메모리 영역(102)과 스위칭 소자(10)를 구비한다. 플래시 메모리 영역(101)의 내용은 갱신될 수 있는 반면에, 영구 메모리 영역(102)의 내용은 갱신될 수 없다. 즉, 영구 메모리 영역(102)은 '읽기 전용'이다. 스위칭 소자(10)는 플래시 메모리 영역(101)에 저장된 BIOS의 실행 가능 여부를 검사한다. 플래시 메모리 영역(101)의 BIOS를 실행할 수 없는 경우, 스위칭 소자(10)는 영구 메모리 영역(102)으로 스위칭하여 그곳에 저장된 백업 BIOS를 판독하게 한다.Referring to FIG. 1, a flash memory according to the present invention includes a flash memory area 101 for storing a BIOS, a permanent memory area 102 for storing a backup BIOS, and a switching device 10. The contents of the flash memory area 101 can be updated while the contents of the permanent memory area 102 cannot be updated. That is, the permanent memory area 102 is 'read only'. The switching element 10 checks whether the BIOS stored in the flash memory area 101 is executable. If the BIOS of the flash memory area 101 cannot be executed, the switching element 10 switches to the permanent memory area 102 to read the backup BIOS stored there.

백업 BIOS와 영구 메모리 영역(102)에 기록된 매개변수들은 수정되거나 변경될 수 없다. 따라서, 플래시 메모리 영역(101)의 BIOS가 손상될 시, 영구 메모리 영역(102)으로부터 판독된 백업 BIOS를 이용하여 컴퓨터를 성공적으로 작동할 수 있다. 플래시 메모리 영역(101)의 손상된 BIOS는 겹쳐서 기록(overwritten)될 수 있다.Parameters recorded in the backup BIOS and permanent memory area 102 cannot be modified or changed. Thus, when the BIOS of the flash memory area 101 is damaged, the computer can be operated successfully using the backup BIOS read out from the permanent memory area 102. Damaged BIOS in flash memory area 101 may be overwritten.

도2에 도시된 스위칭 소자(10)는 3개의 플립플롭(11-13), AND 게이트(14), NAND 게이트(15), 디코더(16) 및 데이터 버스(17)를 구비한다.The switching element 10 shown in Fig. 2 has three flip-flops 11-13, an AND gate 14, a NAND gate 15, a decoder 16 and a data bus 17.

이 실시예에서, 상기 3개의 플립플롭(11-13)은 RS 플립플롭으로 실시된다. 제1 플립플롭(이후로는 'FF1'으로 언급된다)(11)의 반전 출력 단자는 데이터 버스(17) 및 NAND 게이트(15)의 입력 단자에 접속되고, 그의 R 입력 단자는 논리 게이트를 경유하여 디코더(16)에 접속되며, 그의 S 입력 단자는 인버터를 경유하여 NAND 게이트(15)의 출력 단자에 접속된다. 제2 플립플롭(이후로는 'FF2'로 언급된다)(12)의 반전 출력 단자는 NAND 게이트(15)의 입력 단자에 접속되고, 그의 S 입력 단자는 논리 게이트를 경유하여 데이터 선(D0)과 디코더(16)에 접속된다. 제3 플립플롭(이후로는 'FF3'로 언급된다)(13)의 S 입력 단자는 AND 게이트(14)의 출력 단자에 접속된다. FF3(13)의 출력은 AND 게이트(14)의 입력 단자에 피드백된다. 게다가, AND 게이트(14)의 출력 단자는 NAND 게이트(15)의 입력 단자에 접속된다. 디코더(16)는 모든 BIOS 기능들이 실행될 수 있는지를 검색하는데 이용된다.In this embodiment, the three flip-flops 11-13 are implemented as RS flip-flops. The inverted output terminal of the first flip-flop (hereinafter referred to as 'FF1') 11 is connected to the input terminal of the data bus 17 and the NAND gate 15, and its R input terminal is via a logic gate. Is connected to the decoder 16, and its S input terminal is connected to the output terminal of the NAND gate 15 via an inverter. The inverted output terminal of the second flip-flop (hereinafter referred to as 'FF2') 12 is connected to the input terminal of the NAND gate 15, and its S input terminal is connected to the data line D0 via the logic gate. And decoder 16 are connected. The S input terminal of the third flip-flop (hereinafter referred to as 'FF3') 13 is connected to the output terminal of the AND gate 14. The output of FF3 13 is fed back to the input terminal of the AND gate 14. In addition, the output terminal of the AND gate 14 is connected to the input terminal of the NAND gate 15. Decoder 16 is used to search whether all BIOS functions can be executed.

스위칭 소자(10)의 동작은 아래에서 상세히 설명될 것이다.The operation of the switching element 10 will be described in detail below.

컴퓨터가 파워온될 시, FF1(11), FF2(12) 및 FF3(13)은 모두 '0' 상태에 있다. 데이터 버스(17)는 FF1(11)에 의해 제어된다. FF1(11)의 상태가 '0'일 시, 플래시 메모리 영역(101)으로부터의 데이터 fD0-7이 데이터 D0-7로 선택되어 판독된다. FF1(11)의 상태가 '1'로 바뀔 시, 영구 메모리 영역(102)으로부터의 데이터 pD0-7이 D0-7로서 선택된다. 따라서, 파워온 시퀀스 초기에, FF1(11)의 상태는 '0'이며, 데이터 버스는 플래시 메모리 영역(101)에 저장된 BIOS를 선택하여 판독되게 한다. BIOS가 정상인 경우, 컴퓨터 동작이 시작될 것이다. 동작이 어느 정도로 실행된 후에, 일련의 신호들이 데이터 선 D0를 통하여 FF2(12)로 전달되어 FF2(12)의 상태를 '1'로 시프트되게한다. 그 결과, NAND 게이트(15)의 출력이 '1'이되어, FF1(11)의 상태가 '0'으로 남아있게 된다. 따라서, 컴퓨터는 플래시 메모리 영역(101)으로부터 데이터를 연속적으로 판독한다.When the computer is powered on, FF1 (11), FF2 (12) and FF3 (13) are all in a '0' state. The data bus 17 is controlled by the FF1 11. When the state of the FF1 11 is '0', the data fD0-7 from the flash memory area 101 is selected and read as the data D0-7. When the state of the FF1 11 changes to '1', the data pD0-7 from the permanent memory area 102 is selected as D0-7. Thus, at the beginning of the power-on sequence, the state of FF1 11 is '0' and the data bus selects and reads the BIOS stored in flash memory area 101. If the BIOS is normal, the computer will start running. After the operation is performed to some extent, a series of signals are passed to the FF2 12 via the data line DO to cause the state of the FF2 12 to be shifted to '1'. As a result, the output of the NAND gate 15 becomes '1', so that the state of the FF1 11 remains '0'. Thus, the computer reads data continuously from the flash memory area 101.

외부로부터(액세스 사이클을 개시하기 위한 칩 인에이블 신호)와(로우(row) 어드레스 선택 신호)와 같은 동작 명령들이 AND 게이트(14)에 입력된다. AND 게이트(14)의 출력은 2개의 인버터와 지연 선로(18)를 경유하여 NAND 게이트(15)로 전송된다. 이 실시 예에서, 지연 시간은 1초로 셋팅된다. AND 게이트(14)로부터의 신호가 지연되기 때문에, FF2(12)의 상태가 '1'로 아직 전이되지 않는 경우, 이는 플래시 메모리 영역(101)의 BIOS가 정상적으로 실행되지 못함을 의미한다. 이 때에, NAND 게이트(15)의 출력이 '0'이 되어, FF1(11)의 상태가 '1'로 변경된다. 그러므로, 데이터 버스(17)는 영구 메모리 영역(102)에 저장된 백업 BIOS를 선택하여 판독되게 한다. FF1(11)와 FF2(12)의 상태는 플래시 메모리 영역(101)과 영구 메모리 영역(102) 사이의 스위칭을 정확하게 제어하도록 프로그램을 통해 제어될 수 있다.From outside (Chip enable signal to initiate an access cycle) and Operation commands such as (row address select signal) are input to the AND gate 14. The output of the AND gate 14 is sent to the NAND gate 15 via two inverters and a delay line 18. In this embodiment, the delay time is set to 1 second. Since the signal from the AND gate 14 is delayed, if the state of the FF2 12 has not yet transitioned to '1', this means that the BIOS of the flash memory area 101 is not normally executed. At this time, the output of the NAND gate 15 becomes '0', and the state of the FF1 11 is changed to '1'. Therefore, the data bus 17 selects the backup BIOS stored in the permanent memory area 102 to be read out. The states of FF1 11 and FF2 12 may be controlled programmatically to precisely control the switching between flash memory area 101 and permanent memory area 102.

본 고안은 바람직한 실시 예를 통하여 설명되었지만, 본 고안의 정신과 범주로부터 벗어나지 않고 다른 여러가지 변화와 변형이 가능함이 이해될 것이다.Although the present invention has been described through the preferred embodiments, it will be understood that various other changes and modifications can be made without departing from the spirit and scope of the present invention.

따라서, 본 고안에 따른 백업 BIOS가 저장된 플래시 메모리에 의해 플래시 메모리의 원본 BIOS가 동작할 수 없을 시 플래시 메모리의 판독 동작이 백업 BIOS를 판독하도록 자동으로 스위칭됨으로써 컴퓨터를 성공적으로 작동할 수 있다.Therefore, when the original BIOS of the flash memory cannot operate by the flash memory in which the backup BIOS is stored according to the present invention, the read operation of the flash memory is automatically switched to read the backup BIOS, thereby enabling the computer to operate successfully.

Claims

A BIOS memory flash memory area for updating or overwriting the BIOS;

A permanent memory area for storing the backup BIOS that prevents updating the backup BIOS; And

And a switching element for switching a read operation of the flash memory to read a backup BIOS stored in the permanent memory area when the BIOS stored in the flash memory area cannot operate.

The method of claim 1,

The switching element comprises first, second and third flip-flops, an AND gate, a NAND gate, a decoder and a data bus,

A first flip-flop of the three flip-flops controls a data bus to select a BIOS stored in a flash memory area or to execute a selective read of a backup BIOS stored in a permanent memory area, and

And the second flip-flop causes the state of the first flip-flop to transition when the BIOS stored in the flash memory area cannot be normally executed.

The method of claim 2,

The first flip-flop has an inverted output connected to an input terminal of a data bus and a NAND gate, an R input terminal connected to an output terminal of a decoder via a logic gate, and an output terminal of the NAND gate via an inverter. Has an S input terminal;

The second flip-flop has an inverted output connected to the input terminal of the NAND gate and an S input terminal connected to the data line and the encoder,

The third flip-flop has an S input terminal connected to the output terminal of the AND gate, and an output terminal connected to the input terminal of the AND gate,

And an output terminal of the AND gate is connected to an input terminal of the NAND gate via a delay line.