KR200157377Y1 - Semiconductor package having heat sink - Google Patents

Semiconductor package having heat sink Download PDF

Info

Publication number
KR200157377Y1
KR200157377Y1 KR2019930025932U KR930025932U KR200157377Y1 KR 200157377 Y1 KR200157377 Y1 KR 200157377Y1 KR 2019930025932 U KR2019930025932 U KR 2019930025932U KR 930025932 U KR930025932 U KR 930025932U KR 200157377 Y1 KR200157377 Y1 KR 200157377Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
heat sink
metal plate
heat
predetermined width
Prior art date
Application number
KR2019930025932U
Other languages
Korean (ko)
Other versions
KR950021478U (en
Inventor
전홍섭
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019930025932U priority Critical patent/KR200157377Y1/en
Publication of KR950021478U publication Critical patent/KR950021478U/en
Application granted granted Critical
Publication of KR200157377Y1 publication Critical patent/KR200157377Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs

Abstract

본 고안은 반도체 패키지(8)와 리드단자(7)가 형성된 금속판(6) 및 방열판(2)간에 서로 결합된 방열판이 부착된 반도체 패키지에 관한 것으로서, 특히 반도체 패키지(8)의 상면과 반도체 패키지(8)의 상부면적과 동일한 디멘션(Dimension)을 갖는 방열판(2)의 하면 중앙부분에 소정의 폭을 갖는 요형부(9)(9')를 형성하고, 금속판(6)의 상,하면 중앙부분에 소정의 폭을 갖는 철형부(11)(11')가 대칭으로 형성된 것을 특징으로 하는 방열판이 부착된 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package having a heat dissipation plate coupled to each other between a metal plate 6 and a heat dissipation plate 2 on which a semiconductor package 8 and a lead terminal 7 are formed, and in particular, an upper surface of the semiconductor package 8 and a semiconductor package. A concave portion 9 (9 ') having a predetermined width is formed in the center of the lower surface of the heat sink 2 having the same dimension as the upper area of (8), and the upper and lower centers of the metal plate 6 are formed. It relates to a semiconductor package with a heat sink characterized in that the convex portions (11, 11 ') having a predetermined width in the portion is formed symmetrically.

이를 위하여 방열판(2)이 부착된 반도체 패키지(1)에 있어서, 반도체 패키지(8)의 상면과 방열판(2)의 하면 중앙부분에 각각 설치된 요형부(9)(9')는형으로 형성하고, 금속판(6)의 상,하면 중앙부분에 설치된 철형부(11)(11')는형으로 형성하여 반도체 패키지(8), 금속판(6), 방열판(2)간에 삽입 및 슬라이딩(Sliding)하여 결합되어 계면이 밀착되게 형성한 것이다.To this end, in the semiconductor package 1 with the heat sink 2, the recesses 9 and 9 ′ respectively provided at the upper surface of the semiconductor package 8 and at the center of the lower surface of the heat sink 2 are provided. Formed in a mold and provided on the upper and lower surfaces of the metal plate 6, the convex portions 11 and 11 ' It is formed in the shape of the semiconductor package 8, the metal plate 6, the heat sink (2) between the insertion and sliding (Sliding) are coupled to form an interface close.

Description

방열판이 부착된 반도체 패키지Semiconductor Package with Heat Sink

제1도는 종래 방열판이 부착된 반도체 채키지의 구조도.1 is a structural diagram of a semiconductor package with a conventional heat sink.

제2도는 종래 방열판이 부착된 반도체 패키지의 다른 실시예를 도시한 구조도.2 is a structural diagram showing another embodiment of a semiconductor package with a conventional heat sink.

제3도는 본 고안에 따른 방열판이 부착된 반도체 패키지의 구조도.3 is a structural diagram of a semiconductor package having a heat sink according to the present invention.

제4도는 본 고안에 따른 방열판이 부착된 반도체 패키지의 다른 실시예를 도시한 구조도.Figure 4 is a structural diagram showing another embodiment of the semiconductor package with a heat sink according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 패키지 2 : 방열판1 semiconductor package 2 heat sink

6 : 금속판 9,9' : 요()형부6: metal plate 9,9 ': yaw ( )Brother-in-law

10,11,11' : 철()형부10,11,11 ': Iron ( )Brother-in-law

본 고안은 반도체 패키지(8)와 리드단자(7)가 형성된 금속판(6) 및 방열판(2)간에 서로 결합된 방열판이 부착된 반도체 패키지에 관한 것으로서, 특히 반도체 패키지(8)의 상면과 반도체 패키지(8)의 상부면적과 동일한 디멘션(Dimension)을 갖는 방열판(2)의 하면 중앙부분에 소정의 폭을 갖는 요형부(9)(9')를 형성하고, 금속판(6)의 상, 하면 중앙부분에 소정의 폭을 갖는 철형부(11)(11')가 대칭으로 형성된 것을 특징으로 하는 방열판이 부착된 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package having a heat dissipation plate coupled to each other between a metal plate 6 and a heat dissipation plate 2 on which a semiconductor package 8 and a lead terminal 7 are formed, and in particular, an upper surface of the semiconductor package 8 and a semiconductor package. A concave portion 9 (9 ') having a predetermined width is formed in the center of the lower surface of the heat sink 2 having the same dimensions as the upper area of the upper surface of the (8), and the upper and lower centers of the metal plate 6 are formed. It relates to a semiconductor package with a heat sink characterized in that the convex portions (11, 11 ') having a predetermined width in the portion is formed symmetrically.

일반적으로 반도체 패키지를 이용하여 특정회로를 설계시 전원을 공급하게 되면 자체 전력소모에 의해 열이 발생되며, 이러한 발열 현상은 반도체 자체의 안정적인 동작에 영향을 미칠 뿐만 아니라 주변회로가 오동작 할 수 있는 요인이 됨으로 반도체 패키지로부터 발생되는 열을 방출시키는 알루미늄과 같은 재질의 방열판(금속 방열판, 이하 방열판이라 칭함)이 필요하게 된다.Generally, when power is supplied when designing a specific circuit using a semiconductor package, heat is generated by its own power consumption. Such heat generation not only affects the stable operation of the semiconductor itself but also causes the peripheral circuit to malfunction. This requires a heat sink (metal heat sink, hereinafter referred to as a heat sink) of a material such as aluminum that releases heat generated from the semiconductor package.

따라서 반도체 패키지 양산이 방열판을 패키지 상면에 미리 설치한 종래의 구조는 제1도에 도시된 바와 같이 방열판(2)사이에 접착제(4)를 도포하여 패키지(1) 표면에 요철형의 방열판(2)을 부착시켜, 반도체 패키지 내부에서 발생하는 열을 반도체 패키지(1) 상부에 부착된 요철형의 방열판(2)으로 전달시켜 대기로 방출(방산)한다.Therefore, in the semiconductor package mass production, the conventional structure in which the heat sink is pre-installed on the upper surface of the package is applied to the surface of the package 1 by applying an adhesive 4 between the heat sinks 2 as shown in FIG. 1. The heat generated inside the semiconductor package is transferred to the uneven heat sink 2 attached to the upper portion of the semiconductor package 1, and released to the atmosphere.

이때 반도체 패키지(1) 내부에서 발생한 열은 다수개의 리드핀(Lead Pins)(3)을 통해 방출되지만 상기 리드 핀의 한정된 표면적으로 그 양은 일부에 해당되고, 대부분은 반도체 패키지(1) 상부에 부착된 요철형의 방열판(2)을 통해 외부로 방출된다.At this time, the heat generated inside the semiconductor package 1 is discharged through a plurality of lead pins (3), but the limited surface area of the lead fins corresponds to a part, and most of the heat is attached to the upper portion of the semiconductor package (1) It is discharged to the outside through the uneven heat sink (2).

또한 제2도에서는 두개의 리드(7)가 달린 금속판(6)을 반도체 패키지(1)와 요철형의 방열판(2) 사이에 넣을 수 있도록 설계하였다.In addition, in FIG. 2, the metal plate 6 having the two leads 7 is designed to be inserted between the semiconductor package 1 and the uneven heat sink 2.

즉 금속판(6)의 리드(7)가 반도체 패키지(1)의 다수개의 리드핀(3)중의 접지핀과 공동으로 PCB(인쇄회로판)기판(5)에 삽입되어 납땜이 되어지도록 구성한 것으로 이것은 반도체 패키지(1)내의 방열효과를 극대화시키기 위한 것이며, 또 금속판(6)상단에는 제1도와 같이 요철형의 방열판(2)을 접착제(4)를 사용하여 부착하고 있다.That is, the lead 7 of the metal plate 6 is inserted into the PCB (printed circuit board) substrate 5 and soldered jointly with the ground pins of the plurality of lead pins 3 of the semiconductor package 1. The heat dissipation effect in the package 1 is maximized, and the heat dissipation plate 2 of the concave-convex type is attached to the upper end of the metal plate 6 using the adhesive agent 4 as shown in FIG.

따라서 제2도와 같이 반도체 패키지의 상부 표면적과 같은 크기의 커다란 금속판(6)을 반도체 패키지(1)의 다수개의 리드핀(3)중의 접지핀과 납땜을 하여 사용하게 되면 전기적 특성 즉, 내잡음 특성도 개선이 되지만 공정이 까다로워지고 제조비용이 상승한다는 단점을 배제할 수 없게 된다.Therefore, when the large metal plate 6 having the same size as the upper surface area of the semiconductor package is soldered with the ground pins of the plurality of lead pins 3 of the semiconductor package 1, the electrical characteristics, that is, the noise resistance characteristics, are used. This also improves, but the process is difficult and manufacturing costs can not be excluded.

상기와 같은 종래 방열판이 부착된 반도체 패키지는 반도체 패키지의 제조 후 별도의 방열판을 부착하는데 접착제를 사용하고 있어 결국 반도체 패키지의 방열 특성을 개선시킨다는 의도는 동일하지만, 접착제를 사용하여 방열판을 부착하는 공정이 추가됨으로써 공정이 복잡해지고 제조비용이 상승될 뿐만 아니라 재사용이 불가능한 문제점이 발생하게 되는 것이다.The semiconductor package with a conventional heat sink as described above uses an adhesive to attach a separate heat sink after the manufacture of the semiconductor package, so that the process of attaching the heat sink using the adhesive is the same as that of improving the heat dissipation characteristics of the semiconductor package. This adds to the complexity of the process and increases manufacturing costs, as well as problems that cannot be reused.

본 고안은 상기와 같은 문제점을 해결하기 위해 반도체 패키지의 상면 중앙부에 요()형부의 홈을 형성하고, 방열판의 하면 중앙부에는 반도체 패키지에 형성된 홈에 삽입되는 철()형부를 형성하여 방열판과 반도체 패키지를 삽입 및 슬라이딩(Sliding)하여 결합시킴으로서 기존의 접촉제를 사용하지 않음에 따른 제조공정을 단순화하고, 비용절감을 기할 수 있도록 하는 방열판이 부착된 반도체 패키지를 제공하는데 본 고안의 목적이 있는 것이다.The present invention is to solve the above problems in the center of the upper surface of the semiconductor package ( A groove formed in the groove and inserted into the groove formed in the semiconductor package at the center of the lower surface of the heat sink. Provides a semiconductor package with a heat sink that simplifies the manufacturing process and reduces cost by not using a conventional contact by forming a mold and inserting and sliding the heat sink and the semiconductor package. This is the purpose of the present invention.

본 고안은 방열판(2)이 부착된 반도체 패키지(1)에 있어서, 상기 반도체 패키지(1)의 상면 중앙부분에 소정의 폭을 갖는 요()형부(9)를 반도체 패키지(1)의 길이방향으로 형성하고, 상기 방열판(2)의 하부 중앙부분에 소정의 폭을 갖는 철()형부를 형성 한 것이다.According to the present invention, in the semiconductor package 1 having the heat sink 2 attached thereto, the yaw having a predetermined width at the center of the upper surface of the semiconductor package 1 ( The iron portion 9 is formed in the longitudinal direction of the semiconductor package 1 and has a predetermined width in the lower central portion of the heat sink 2. ) Will be formed.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.

제3도는 본 고안에 따른 일 실시예를 나타낸 방열판이 부착된 반도체 패키지의 구조도로서, 반도체 패키지(1)의 상면에형태로 이루어진 요()형부(9)가 형성되어 있으며, 반도체 패키지의 상부면적과 동일한 디멘션(Dimension)을 갖는 방열판(2)하면 중앙부에는 상기 요()형부(9)의 형상과 동일 모양의 철()형부(10)가 형성됨으로서 상기 요형부(9)와 상기 철형부(10)는 길이 방향의 홈을 따라 삽입 및 슬라이딩(Sliding)하여 결합시킴으로서 반도체 패키지(1)의 상면과 방열판(2)의 하면이 밀착되어 상기 반도체 패키지(1)로부터 발생되는 열은 방열판(2)에 충분히 전달됨에 따라 방열효과를 더욱 증대할 수 있게 되는 것이다.3 is a structural diagram of a semiconductor package with a heat sink showing an embodiment according to the present invention, the upper surface of the semiconductor package 1 Yaw in the form of The heat sink 2 having the same dimension as the upper surface area of the semiconductor package is formed in the center portion. Iron of the same shape as the shape of the mold 9 The concave portion 9 and the convex portion 10 are formed by inserting and sliding along the groove in the longitudinal direction so that the concave portion 9 and the convex portion 10 are coupled to each other. As the bottom surface is in close contact with each other, the heat generated from the semiconductor package 1 may be sufficiently transmitted to the heat sink 2 to further increase the heat dissipation effect.

제4도는 본 고안에 따른 방열판이 부착된 반도체 패키지의 다른 실시예를 도시한 구조도로서, 리드(7)가 달린 금속판(6)을 개재하여 방열판(2)이 부착된 반도체 패키지(8)에 있어서, 상기 반도체 패키지(8)의 상면과 방열판(2)의 하면 중앙부분에는 소정의 폭을 갖는 요()형부(9)(9')를 반도체 패키지(8)의 길이방향으로 형성하고, 상기 금속판(6)의 상,하면 중앙부분에 소정의 폭을 갖는 철()형부(11)(11')를 반도체 패키지(8)의 길이방향으로 대칭적으로 형성 한 것이다.4 is a structural diagram showing another embodiment of a semiconductor package with a heat sink according to the present invention, in the semiconductor package 8 with a heat sink 2 via a metal plate 6 with a lead 7 The center of the upper surface of the semiconductor package 8 and the lower surface of the heat sink 2 has a predetermined width ( The metal parts 6 and 9 'are formed in the longitudinal direction of the semiconductor package 8, and the upper and lower surfaces of the metal plate 6 have a predetermined width at the center of the iron ( The shaped portions 11 and 11 'are symmetrically formed in the longitudinal direction of the semiconductor package 8.

즉 상기 반도체 패키지(8)의 상면과 반도체 패키지(8)의 상부면적과 동일한 디멘션(Dimension)을 갖는 방열판(2)의 하면 중앙부분에형의 요()형부(9)(9')가 각각 형성되고, 상기 리드(7)가 달린 상기 디멘션(Dimension)크기보다 조금 작은 금속판(6)의 상,하면 중앙부분에형의 철()형부가 대칭으로 형성되어 있다.In other words, the upper surface of the semiconductor package 8 and the lower surface of the heat sink 2 having the same dimensions as the upper area of the semiconductor package 8 Brother's yo The upper and lower center portions of the metal plate 6, which are each formed with the molds 9 and 9 ', are slightly smaller than the dimensions of the lead with the leads 7, respectively. Iron of the mold The mold is formed symmetrically.

따라서 반도체 패키지(8)에 형성된 요형부(9)에 금속판(6)의 하부에 형성된 철형부(11)를 삽입 및 슬라이딩(Sliding)하여 반도체 패키지와 금속판을 결합한 다음, 방열판(2) 하부에 형성되어진 요형부(9')를 금속판(6)의 상면에 형성된 철형부(11')에 삽입 및 슬라이딩하여 반도체 패키지(8)와 금속판(6) 및 방열판(2)를 견고하게 밀착되어 금속판(6)에 의해 방열효과를 더욱 높일 수 있는 것이다.Therefore, the semiconductor package and the metal plate are joined by sliding and inserting the convex part 11 formed on the lower portion of the metal plate 6 to the concave portion 9 formed on the semiconductor package 8, and then formed under the heat sink 2. The concave portion 9 'is inserted into the convex portion 11' formed on the upper surface of the metal plate 6 and slides so that the semiconductor package 8, the metal plate 6, and the heat sink 2 are tightly adhered to each other. By the heat radiation effect can be further enhanced.

이상에서 상술한 바와 같이 본 고안은 반도체 패키지의 상면 중앙부에 요형부를 형성하고, 반도체 패키지의 상부면적과 동일한 디멘션(Dimension)을 갖는 방열판의 하면 중앙부에는 반도체 패키지에 형성된 요형부에 삽입되는 철형부를 형성하여 방열판과 반도체 패키지를 삽입 및 슬라이딩(Sliding)으로 부착하여 기존의 접촉제를 사용하지 않음에 따른 제조공정을 단순화하고, 비용절감을 기할 수 있는 것이다.As described above, according to the present invention, the concave portion is formed in the central portion of the upper surface of the semiconductor package, and the convex portion inserted into the concave portion formed in the semiconductor package is formed in the central portion of the lower surface of the heat sink having the same dimension as the upper area of the semiconductor package. By forming and attaching the heat sink and the semiconductor package by sliding and simplifying the manufacturing process by not using the existing contact agent, and can reduce the cost.

Claims (2)

반도체 패키지(8)와 리드단자(7)가 형성된 금속판(6) 및 방열판(2)간에 서로 결합된 방열판이 부착된 반도체 패키지에 있어서, 상기 반도체 패키지(8)의 상면과 상기 반도체 패키지(8)의 상부면적과 동일한 디멘션(Dimension)을 갖는 상기 방열판(2)의 하면 중앙부분에 소정의 폭을 갖는 요형부(9)(9')를 형성하고, 상기 금속판(6)의 상,하면 중앙부분에 소정의 폭을 갖는 철형부(11)(11')가 대칭으로 형성된 것을 특징으로 하는 방열판이 부착된 반도체 패키지.A semiconductor package having a heat dissipation plate coupled to each other between a metal plate 6 and a heat dissipation plate 2 on which a semiconductor package 8 and a lead terminal 7 are formed, the upper surface of the semiconductor package 8 and the semiconductor package 8. A concave portion 9 (9 ') having a predetermined width is formed at the center of the lower surface of the heat sink 2 having the same dimension as the upper area of the upper surface of the upper and lower center portions of the metal plate 6, respectively. The semiconductor package with a heat sink, characterized in that the convex portion (11) (11 ') having a predetermined width in the symmetrical form. 제1항에 있어서, 상기 반도체 패키지(8)의 상면과 상기 방열판(2)의 하면 중앙부분에 각각 설치된 요형부(9)(9')는형으로 형성하고, 상기 금속판(6)의 상,하면 중앙부분에 설치된 철형부(11)(11')는형으로 형성하여 상기 반도체 패키지(8), 상기 금속판(6), 상기 방열판(2)간에 삽입 및 슬라이딩(Sliding)하여 결합되어 계면이 밀착되도록 한 것을 특징으로 하는 방열판이 부착된 반도체 패키지.2. The concave portions 9 and 9 ′ of the semiconductor package 8 are respectively provided on the upper surface of the semiconductor package 8 and the lower surface of the heat sink 2. Formed in a mold, and provided in the upper and lower center portion of the metal plate 6, the iron portion (11, 11 ') The semiconductor package with a heat sink, characterized in that formed in the shape of the semiconductor package (8), the metal plate (6), the heat sink (2) between the insertion and sliding (Sliding) are coupled so that the interface is in close contact.
KR2019930025932U 1993-12-01 1993-12-01 Semiconductor package having heat sink KR200157377Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930025932U KR200157377Y1 (en) 1993-12-01 1993-12-01 Semiconductor package having heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930025932U KR200157377Y1 (en) 1993-12-01 1993-12-01 Semiconductor package having heat sink

Publications (2)

Publication Number Publication Date
KR950021478U KR950021478U (en) 1995-07-28
KR200157377Y1 true KR200157377Y1 (en) 1999-09-15

Family

ID=19369456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930025932U KR200157377Y1 (en) 1993-12-01 1993-12-01 Semiconductor package having heat sink

Country Status (1)

Country Link
KR (1) KR200157377Y1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127647B1 (en) * 2010-07-23 2012-03-22 스마트전자 주식회사 Resistor assembly of surface mount type
KR101359669B1 (en) * 2012-08-17 2014-02-07 이종은 Heat dissipation assembly for??semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127647B1 (en) * 2010-07-23 2012-03-22 스마트전자 주식회사 Resistor assembly of surface mount type
KR101359669B1 (en) * 2012-08-17 2014-02-07 이종은 Heat dissipation assembly for??semiconductor package

Also Published As

Publication number Publication date
KR950021478U (en) 1995-07-28

Similar Documents

Publication Publication Date Title
KR0159987B1 (en) Heat sink structure of ball grid array package
KR940012550A (en) Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same
KR100246333B1 (en) Ball grid array package and method for manufacturing thereof
JPH04256342A (en) Semiconductor package
EP0399447A3 (en) Plastic molded type semiconductor device
KR20050077866A (en) Semiconductor package with heat-dissipating structure and method for fabricating the same
JP2002299529A (en) Ic heat radiating structure
KR19980086923A (en) Semiconductor device and pellet manufacturing method comprising pellet mounted on heat sink
KR200157377Y1 (en) Semiconductor package having heat sink
JP2003197664A (en) Semiconductor device, its manufacturing method, circuit board, and electronic instrument
JPS60138944A (en) Sealed semiconductor device
JPH1154683A (en) Semiconductor device and its manufacture
JPH03214763A (en) Lead frame for semiconductor integrated circuit device and the device using the same
JPH1145964A (en) Semiconductor device and manufacture thereof
JP2748778B2 (en) Hybrid integrated circuit device
JPS61125058A (en) Semiconductor device
JPH03238852A (en) Mold type semiconductor integrated circuit
KR100352119B1 (en) Structure of ball grid array semiconductor package having heatsink and fabricating method thereof
JPS62134945A (en) Molded transistor
KR100373936B1 (en) Heat discharging structure for power module
JPH03198368A (en) Semiconductor device
JPS62206868A (en) Electronic device
JPH0529527A (en) Semiconductor device
US20080157349A1 (en) IC package having improved structure
JPH0714021B2 (en) Resin-sealed semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision

Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050523

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee