KR200154149Y1 - 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치 - Google Patents

디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치 Download PDF

Info

Publication number
KR200154149Y1
KR200154149Y1 KR2019930010258U KR930010258U KR200154149Y1 KR 200154149 Y1 KR200154149 Y1 KR 200154149Y1 KR 2019930010258 U KR2019930010258 U KR 2019930010258U KR 930010258 U KR930010258 U KR 930010258U KR 200154149 Y1 KR200154149 Y1 KR 200154149Y1
Authority
KR
South Korea
Prior art keywords
pll
signal
lock
detection
clock
Prior art date
Application number
KR2019930010258U
Other languages
English (en)
Other versions
KR950002376U (ko
Inventor
고태호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019930010258U priority Critical patent/KR200154149Y1/ko
Publication of KR950002376U publication Critical patent/KR950002376U/ko
Application granted granted Critical
Publication of KR200154149Y1 publication Critical patent/KR200154149Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 고안은 디지탈 변조장치에 있어서, 디지탈 변조장치의 클럭발생용 PLL의 록 검출방식에 관한 것으로, 이와 같은 본 고안의 목적은 PLL 록시 뿐만아니라 언록시에도 발생되는 헤더 검출펄스에 상관없이 프레인 카운터인 카운트 결과와 검출 펄스간에 타이밍이 일치하여야만 록 검출 신호를 출력하여 디지탈 신호를 정확하게 복조하도록 록 검출부를 구비함으로써 달성되어 진다.

Description

디지탈 변조장치의 클럭발생용 위상동기루프(PLL)의 록 검출장치.
제1도는 통상적인 디지탈 오디오 데이타 포멧 파형도.
제2도는 본 고안의 디지탈 변조장치의 클럭발생용 PLL의 록 검출장치이며 a도는 위상동기루프와 록 검출부의 블럭구성도이고, b도는 록 검출부의 블럭구성도이다.
제3도는 본 고안의 록 검출부의 동작 타이밍의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 에지 검출부 2 : 위상 비교부
3 : 루프 필터부 4 : 전압제어 발진부
5 : 분주기 6 : 위상동기루프
7 : 록 검출부 7a : 레프트 헤더 검출부
7b : 라이트 헤더 검출부 7c : 그룹헤더 검출부
8 : OR 게이트 9 : 프레임 카운터부
10 : 타이밍 비교기
본 고안은 디지탈 변조장치의 클럭발생용 PLL의 록 검출장치에 관한 것으로, 특히 소정의 헤더 신호를 포함하고 셀프 클럭이 가능한 변조방식에 의해 변조된 신호를 복조하는 장치에서 복조용 동기클럭을 발생하기 위한 PLL이 록상태가 된 것을 검출하도록 한 디지탈 변조장치의 클럭발생용 PLL의 록 검출장치에 관한 것이다.
종래에는 디지탈 오디오 데이타 포멧(Degital Audio Format)을 받아 복조하는 장치에서 복조시 데이타 포멧에 동기되는 클럭이 있어야만이 복조가 가능하다. 따라서 데이타 포멧에서 자기 클럭을 얻기 위해 위상동기루프( PLL)를 사용하게 된다.
상기 위상동기루프에서 출력되는 클럭이 발생하여 디지탈 오디오 데이타 포멧에 동기되지 않으면 복조가 정확하게 되지 않는 문제점이 발생하게 된다. 이러한 불합리의 발생을 방지하기 위해 위상동기루프에 정상적인 록킹상태와 미스록킹상태를 판별할 필요가 있다. 제1도는 디지탈 오디오 데이타 포멧(Degital Audio Format)으로 1프레임은 64T로 되어 있어 T는 최소 복조클럭인 5.6448 메가헤르쯔의 주기이다.
레프트와 라이트 채널을 구분하기 위해 헤더가 붙어 있고 그 뒤를 이어 8bit ψ+16bit 또는 24bit 바이-페이즈 변조된 오디오 데이타가 있으며 특정 용도 코오드인 Vucp 4bit가 부가 되어 있다.
따라서 프레임 단위의 데이타가 레프트, 라이트로 교차하여 반복하게 된다.
이와같이 프레임 단위의 데이타가 레프트, 라이트로 교차하여 반복하는 디지탈 오디오 데이타 포멧을 입력받아 복조장치에서 복조시 데이타 포멧에 동기되는 클럭이있어야만 복조가 가능하며 이를 위해 데이타 포멧에서 셀프클럭을 얻기 위해 위상동기루프(PLL)을 사용하게 되는데, 상기 위상동기루프(PLL)회로가 미스록이 되면 디지탈 신호의 복조가 정확하게 되지 않는 문제점이 있었다.
본 고안은 이러한 점을 감안하여 위상동기루프(PLL)회로가 정상적인 록킹상태와 미스록킹 상태를 판별할 수 있도록 디지탈 변조장치의 클럭발생용 PLL의 록 검출장치를 제공함에 있다.
이와같은 본 고안의 목적은 록 검출부를 구성함으로서 달성되는 것으로 이하 본 고안의 구성을 첨부한 도면에 의거해서 상세히 설명하면 다음과 같다.
제2도는 본 고안의 디지탈 변조장치의 클럭발생용 PLL의 록 검출장치의 구성도로서, 디지탈 오디오 데이타 포멧으로부터 출력된 신호를 에지신호로 검색검출하는 에지검출부(1)와, 상기 에지검출부(1)로부터 출력된 신호와 분주기(5)의 출력과 위상을 비교하는 위상 비교기(2)와 상기 위상비교기(2)로부터 출력된 신호에서 고주파 성분을 필터링 하는 루프 필터부(3)와, 상기 루프 필터부(3)으로부터 출력된 전압레벨에 따라 소정의 클럭을 발진 출력하는 전압제어 발진부(4)와, 상기 전압제어 발진부(4)로부터 출력된 클럭을 소정의 분주비로 분주하는 분주기(5)와, 상기 분주기(5)로부터 출력된 분주클럭을 에지검출부(1)의 출력신호와 위상 비교출력하는 위상 비교기(2)와 상기 위상비교기(2), 루프필터부(3) 전압제어 발진부(4), 분주기(5)로부터 출력된 신호를 위상동기 신호를 제어하는 위상동기루프(6)와, 상기 전압제어 발진부(4)로부터 출력된 클럭으로 디지탈 오디오 데이타 포멧으로부터 출력된 신호에서 록 신호와 동기신호를 검출하는 록 검출부(7)로 구성되며, 상기 디지탈 오디오 데이타 포멧 및 동기 클럭신호에서 레프트, 라이트, 그룹 헤더신호를 클럭에 의해 검출하는 레프트, 라이트, 그룹 헤더 검출부(7a)(7b)(7c)와 상기 레프트, 라이트, 그룹 헤더 검출부(7a)(7b)(7c)로부터 출력된 신호중 한 개의 신호만이 입력되어도 후단으로 신호를 출력하는 OR게이트(8)와, 상기 OR게이트(8)로부터 출력된 신호를 헤더검출 펄스간의 기간을 카운트하는 프레임 카운터부(9)와, 상기 프레임 카운터부(9)로부터 출력된 신호를 카운트 된 결과와 검출 펄스간의 타이밍 일치여부를 검출하는 타이밍 비교기(10)로 구성된다.
이와같이 구성된 본 고안의 작용, 효과를 첨부한 도면 제2도를 참조하여 상세히 설명하면 다음과 같다.
상기 위상동기루프(6)에서 출력된 복조용 재생클럭을 록 검출부(7)ㅏ와 상기 록 검출부(7)에 제2도에 표시되지 않았으나 디지탈 복조회로 공급되어 진다.
제2도에서 레프트 헤드 검출부(7a)는 제2a도와 같이 디지탈 오디오 데이타 포멧에서 레프트 헤드 검출시에만 제3b도와 같이 1T의 펄스를 출력하고 라이트 헤더 검출기(7b)와 그룹헤더 검출기(7c) 또한 라이트 그룹헤더 검출시(7B)(7C)에만 제3c도, d도와 같이 1T의 H레벨 펄스를 출력한다.
이러한 검출 펄스는 위상동기루프(6) 록시에만 분명히 검출되고 언록시에는 데이타 포멧트의 다른 구조에서도 발생할 수 있어 보장되지 않는 헤드 검출 펄스가 발생된다.
따라서 레프트, 라이트 그룹 헤드 검출기(7a)(7b)(7c)의 출력을 OR 게이트(8)를 통하여 출력시키면 헤드 검출 펄스는 위상동기루프(6)시 항상 64T 주기로 제3e도와 같이 나타나게 된다.
프레임 카운터(9)에서 검출 펄스 발생 후 소정의 계수를 제3f도와 같이 파형 타이밍으로 소드하여 위상동기루프(6) 동기 클럭으로 계수가 ψ가 될때까지 카운트 한다.
타이밍 비교기(10)에서 프레임 카운터(9)에서 출력하는 카운트 결과인 제3g도와 같이 현재 들어오는 검출 펄스간에 어긋남이 있으면 언록으로 인식하여 록 검출신호는 L출력되고 프레임 카운터(9)를 정상적인 헤드 검출 펄스가 들어 들때까지 리세트 시킨다.
카운트 결과와 검출 펄스간에 타이밍이 링치하면 록 검출 신호는 H로 출력된다. 즉, 프레임 단위를 록과 언록을 인식하고 있다.
또한 복조회로에서 필요한 동기(SYNC) 신호는 프레임 카운터(9)의 카운트 출력값을 게이팅하여 헤드 검출 펄스보다 1T전에 제3h도와 같이 출력하여 복조회로에서 바이-폰스 오디오 데이타를 복조가능토록 동기(STNC) 신호를 공급해 준다.
이상에서 상세히 설명한 바와같이 본 고안은 PLL 록시 뿐만아니라 언록시에도 발생되는 헤더 검출펄스에 상관없이 카운트의 카운트 결과와 검출 펄스간에 타이밍이 일치하여야만 록 검출신호를 출력하므로서 디지탈 신호를 정확하게 복조할 수 있는 효과가 있다.

Claims (1)

  1. 수신된 디지탈 오디오 데이타에서 레프트, 라이트 그룹헤더 신호를 클럭에 의해 검출하는 레프트, 라이트, 그룹헤더 검출수단과, 상기 레프트, 라이트 그룹헤더 검출수단으로부터 출력된 신호를 논리조합하여 출력하는 OR게이트와, 상기 OR게이트로부터 출력된 신호에서 헤더 검출펄스간의 간격을 카운트하는 프레임 카운터 수단과, 상기 프레임 카운터 수단응로부터 출력된 신호와 헤더 검출 펄스간의 타이밍 일치 여부를 비교하여 검출하는 타이밍 비교기로 구성됨을 특징으로 하는 디지탈 변조장치의 클럭 발생용 PLL의 록 검출장치.
KR2019930010258U 1993-06-11 1993-06-11 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치 KR200154149Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930010258U KR200154149Y1 (ko) 1993-06-11 1993-06-11 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930010258U KR200154149Y1 (ko) 1993-06-11 1993-06-11 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치

Publications (2)

Publication Number Publication Date
KR950002376U KR950002376U (ko) 1995-01-04
KR200154149Y1 true KR200154149Y1 (ko) 1999-08-02

Family

ID=19356938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930010258U KR200154149Y1 (ko) 1993-06-11 1993-06-11 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치

Country Status (1)

Country Link
KR (1) KR200154149Y1 (ko)

Also Published As

Publication number Publication date
KR950002376U (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
US4055814A (en) Phase locked loop for synchronizing VCO with digital data pulses
US5164966A (en) Nrz clock and data recovery system employing phase lock loop
US3944940A (en) Versatile phase-locked loop for read data recovery
US7466772B2 (en) Decoding coded data streams
JPH0442752B2 (ko)
US4535306A (en) Phase-locked loop detecting circuit
CA2045166A1 (en) Method and apparatus for clock recovery in digital communication systems
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
US4580278A (en) Read clock producing system
US5459765A (en) Phase comparator for biphase coded signal including preamble with code violation
JP2804755B2 (ja) Fsk信号復調回路
US5404362A (en) Very low jitter clock recovery from serial audio data
KR860002215B1 (ko) Pll 회로의 인입 제어장치
US5465277A (en) Device for the synchronization of digital data bursts and read apparatus comprising the device
US5590157A (en) Data terminal comprising a demodulator for a FSK phase-coherent modulated signal
KR200154149Y1 (ko) 디지탈 변조장치의 클럭발생용 위상동기루프의 록 검출장치
EP0254339B1 (en) Demodulator arrangement
KR950007435B1 (ko) 클럭 복원 회로
KR100389845B1 (ko) 디지털 수신기를 동기화하는 장치
JPH04119737A (ja) データ復調回路
JPH07201137A (ja) 位相同期ループのロック検出方法及びロック検出装置
JP3462084B2 (ja) バイフェーズ符号信号識別装置
JPH04105435A (ja) データ復調装置
JPH06338790A (ja) 同期クロック再生回路
JPH0743890B2 (ja) デイジタル信号伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee