KR20010105535A - 엘씨디의 칩온글래스 패키지의 접합구조 - Google Patents

엘씨디의 칩온글래스 패키지의 접합구조 Download PDF

Info

Publication number
KR20010105535A
KR20010105535A KR1020000025723A KR20000025723A KR20010105535A KR 20010105535 A KR20010105535 A KR 20010105535A KR 1020000025723 A KR1020000025723 A KR 1020000025723A KR 20000025723 A KR20000025723 A KR 20000025723A KR 20010105535 A KR20010105535 A KR 20010105535A
Authority
KR
South Korea
Prior art keywords
solder
chip
lcd
bonding
computer
Prior art date
Application number
KR1020000025723A
Other languages
English (en)
Inventor
김영호
강운병
Original Assignee
김영호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영호 filed Critical 김영호
Priority to KR1020000025723A priority Critical patent/KR20010105535A/ko
Publication of KR20010105535A publication Critical patent/KR20010105535A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 160℃ 이하의 융점을 갖는 인듐(In), 인듐-은(In-Ag), 인듐-주석(In-Sn), 비스무트-주석(Bi-Sn)등으로 제조된 솔더범프를 사용하여 120-160℃의 온도에서 저온접합이 가능한 LCD의 칩온글래스 패키지의 접합구조에 관한 것으로서 본 발명에 의해 구동 IC 칩과 LCD 패널의 글래스 전극 사이의 접합공정을 열압착 공정 없이 120-160℃에서 수행함으로써 LCD 편광판과 액정의 손상을 최소화할 수 있고, 정렬할 때 정렬오차가 생기더라도 리플로할 때 액상솔더의 표면장력 때문에 자동정렬되므로 50㎛ 이하의 피치의 경우에도 가능하다. 또한 고온솔더에 비해 160℃ 이하의 저온에서도 수리가 가능하므로 액정의 성능저하를 최소화시키는데 유용하게 사용될 수 있다.

Description

엘씨디의 칩온글래스 패키지의 접합구조{Bonding Structure of Chip On Glass Package in LCD}
본 발명은 LCD(Liquid Crystal Display)의 칩온글래스 (Chip On Glass;COG ) 패키지의 접합구조에 관한 것으로써, 특히 융점이 낮은 인듐(In), 인듐-은(In-Ag), 인듐-주석(In-Sn), 비스무트-주석(Bi-Sn)등으로 제조된 솔더범프를 사용하여 120-160℃ 이하에서 저온접합이 가능한 LCD의 칩온글래스 패키지의 접합구조에 관한 것이다.
LCD를 구동시키기 위해서는 구동 IC(Integrated Circuit)가 필요하며 이런 구동 IC와 LCD 패널을 연결시켜 신호를 전달하는 방법으로 모듈 크기가 큰 경우에는 TAB(Tape Automated Bonding) 테이프를 이용하는 방법이 가장 많이 사용되고 있으며 모듈 크기가 작은 경우에는 COG 방법이 널리 쓰이고 있다. COG 방법은 구동 IC 회로를 뒤집어 구동 IC 회로의 패드를 LCD의 유리패널에 직접 실장하는 방법으로 기존 방식보다 훨씬 미세한 피치(pitch)를 가진 구동 IC의 실장이 가능하며, IC 칩의 점유면적도 최소화시킬 수 있어 시스템 크기를 작게 할 수 있고 박판화가 가능하고 해상도의 향상도 가져올 수 있으며 제조비용도 줄일 수 있는 차세대 실장기술이다.
또한 COG 방법은 실장공정의 단계수가 적고 사용부품의 수도 적기 때문에 높은 수율을 기대할 수 있으며 화소전극간의 접촉저항이 균일하며 구동 IC 회로와 액정패널간의 검사 및 보수가 용이하여, 보다 높은 신뢰성을 가지는 구동 IC의 실장을 구현할 수 있는 기술로 인식되고 있다. 이러한 COG 방법은 일반적으로 도전 입자가 들어있는 이방성 도전 필름 (Anisotropic Conductive Film ; ACF)을 이용하여 열압착 방법으로 구동 IC 와 LCD 패널을 연결시킨다. ACF를 이용한 COG 방법이외에도 솔더범프를 이용한 COG 방법이 일부 제시되었다.
ACF를 이용하여 열압착 방법으로 접촉시키는 종래의 방법은 공정이 간단하고 150℃ 정도의 저온에서 결합시키므로 온도증가에 따라 재료가 열화되는 가능성이 적으나 전극 사이에 압착된 도전성 입자의 기계적 접촉에 의해 전기가 통하므로 접촉저항이 크고 사용중 온도변화 등에 의해 전기적, 기계적 문제점이 발생할 수 있다. 특히 열순환(thermal cycling)후 접촉저항의 급격한 증가는 이미 잘 알려져 있으며 수리가 어렵고 재료가격이 비싸다는 단점이 있다.
솔더범프를 이용한 방법은 IC의 상호연결(interconnection)방법으로 1960년대 말부터 사용되기 시작하여 현재 로직(logic) IC 등의 여러 분야에서 광범위하게 적용되고 있다. 현재 널리 사용되고 있는 플립 칩 솔더 접합(flip chip solder joining)공정은 Pb-Sn 솔더, Pb-In 솔더 등을 사용하고 있는데 융점이 높으므로 공정온도가 200℃ 이상이다.
상기의 Pb-Sn계, Pb-In계의 솔더범프를 이용한 접합기술은 공정온도가 200-300℃의 고온으로서 LCD의 액정 및 편광판의 성능을 저하시키므로 국부적 가열을 해야 하는등 공정의 제약이 많은 문제점이 있다.
도시바(Toshiba)사의 M. Mori 등은 칩의 Au범프 위에 In-Sn계 솔더범프를 만든 후 열압착 방법으로 칩과 LCD 패널을 직접 연결하는 COG 기술을 개발하였다. 히다찌(Hitachi)사의 K. Kuba 등은 자동차용 항법 장치에 사용되는 액정표시장치에 고융점 솔더범프를 이용한 COG 기술을 적용하였는데 이 경우 접합 온도가 높아 모듈에 악영향을 주는 것을 막기 위해 특별히 제작된 고온가스가열(hot gas heating) 장치를 이용하여 국부적으로 가열시키는 방법을 이용하였다.
그러나 상기의 Au 범프 위에 In-Sn계 솔더범프를 만든 후 열압착 방법을 이용한 접합기술은 고가의 Au를 다량 사용하므로 경제성이 없다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로써, 본 발명의 목적은 전기적 특성이 우수하고 50㎛ 이하의 극미세 피치가 가능하고 열압착공정 없이 120-160℃ 이하에서 모든 공정을 실시함으로써 LCD 편광판 및 액정의 성능저하를 최소화할 수 있는 미세접합기술을 제공함으로써 가격을 낮추어 경제성이 우수하고 비교적 수리가 쉬운 공정법을 제공하는 것이다.
도 1은 종래의 이방성 도전 필름을 이용한 열압착법으로 구동 IC와 LCD 패널이 연결된 단면도.
도 2a는 본 발명에 의한 주사전자현미경을 이용하여 측정한 In 솔더범프의 이미지 사진(배율 270배)이고, 도 2b는 In-Ag 솔더범프의 이미지 사진(배율 500배)이고, 도 2c는 Bi-Sn 솔더범프의 이미지 사진(배율 250배)
도 3은 본 발명의 저융점 솔더범프를 이용하여 구동 IC와 LCD 패널이 연결된 단면도.
도 4는 In-Ag 솔더범프를 이용하여 IC와 글래스기판을 접합한 이미지 사진.
상기한 목적을 달성하기 위해 본 발명은 LCD 패널의 글래스에 구동 IC 칩을 접합시키는 칩온글래스 패키지에 있어서, 저용점 솔더범프를 이용하여 120-160℃의 저온 접합을 특징으로 하는 LCD의 칩온글래스 패키지의 접합구조를 제공하는 것이다.
이 때, 상기의 저융점 솔더범프는 In, In-Ag, In-Sn, Bi-Sn 등의 융점이 160℃ 이하인 솔더로 이루어짐을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다.
도 1은 종래의 이방성 도전 필름을 이용하여 구동 IC와 LCD 패널이 연결된 단면도이다. 이방성 도전 필름을 이용한 COG 방법은 인근 접합부(joint)와의 단락의 위험이 있어 극미세 피치까지 적용이 어렵다고 알려져 있으며 극미세 피치의 경우에 값비싼 이층구조의 이방성 도전 필름(Double layer ACF)이나 표면배열 이방성 도전필름(area array ACF)을 사용해야 하므로 제조가격이 증가한다.
도 2는 본 발명에 의한 주사전자현미경을 이용하여 측정한 솔더범프의 이미지 사진으로 저융점 솔더범프를 이용하여 구동 IC과 LCD 패널을 결합하는 방법으로 융점이 낮은 In(융점:156.4℃), In-Ag(융점:143℃), In-Sn(융점:118℃), Bi-Sn(융점:138℃) 등의 재료로 구성된 솔더를 사용한다. 솔더재료는 구동칩 표면의 금속 UBM(Under Bump Metallurgy)위에 형성하며 120-160℃로 가열하여 구형의 솔더를 형성하고 칩의 범프를 모듈의 금속패드 위에 올려 정렬시킨다. 정렬 후 열압착 없이 온도를 120-160℃로 다시 올리면 솔더가 녹으면서 금속패드 사이가 접합된다.
솔더재료는 In, In-Ag(97중량% In - 3중량% Ag), In-Sn (58%중량 In - 42중량% Sn), Bi-Sn(58t중량% Bi - 42중량% Sn)을 사용하였으며 상기의 재료는 융점이 160℃ 이하로써 칩과 기판과의 접합공정을 160℃ 이하의 온도에서 수행할 수 있어 LCD 편광판이나 액정에 피해를 최소화할 수 있다. 또한 상기의 재료는 두가지이하의 성분으로 이루어져 있어 솔더범프의 제조과정이 복잡하지 않고 금속박막에서의 젖음성(wettability)이 우수하여 대량생산 공정에 적용하기가 용이하고, Pb를 사용하지 않으므로 환경문제 등을 유발하지 않는 장점이 있다. 공정조성의 In-Sn은 열적피로(thermal fatigue)에 대한 저항성이 우수하고 공정조성의 Bi-Sn은 가격경쟁력이 뛰어나며 크리프(creep) 저항성 및 부식 저항성이 우수하다는 장점이 있다.
상기의 저융점 솔더범프를 이용한 구동 IC와 LCD 패널의 접합방법에 대해서 살펴보면, 먼저 구동 IC의 금속배선층 위에 산화방지층/젖음층/접착층으로 이루어진 금속 UBM층을 형성하고 일정크기로 패터닝한다. 이러한 UBM층 위에 솔더재료를 증착한 다음 리프트-오프(lift-off) 방법으로 일정크기의 솔더범프를 형성한다. 증착된 솔더범프를 120-160℃로 가열하여 구형의 솔더를 형성하는데 이 과정에서 솔더범프내 성분조성의 균일화도 이뤄진다. 이와 같이 구형의 솔더범프가 형성된 칩을 LCD 모듈의 금속패드 위에 올려 정렬시킨다. 정렬 후 열압착 없이 온도를 120-160℃로 다시 올리면 솔더가 녹으면서 금속패드 사이가 접합되므로써 구동 IC와 LCD 패널이 상호연결된다.
도 3은 본 발명의 저융점 솔더범프를 이용하여 구동 IC와 LCD 패널이 연결된 단면도로서 저융점 솔더범프를 이용하고 고가의 ACF를 사용하지 않으므로 재료 가격을 줄일 수 있으며 구동 IC 칩과 LCD 패널을 연결할 때 정렬오차(misalignment)가 생기더라도 액상솔더의 표면장력으로 자동정렬(self-alignment)되는 특성이 있으므로 장비의 정밀도가 떨어지거나 피치가 극미세화되는 경우라도 정렬오차를 극복할 수 있다는 큰 이점이 있다. 또한 솔더의 융점온도까지 온도를 올리면 기판으로부터 구동회로를 쉽게 분리해낼 수 있어 수리가 비교적 쉽다는 장점이 있다. 언더필(Underfill)을 적용하면 조인트와 조인트사이에 절연층이 채워져 솔더범프에 걸리는 응력을 완화시키고 열피로에 의해 균열이 생기는 속도를 감소시켜 신뢰성이 향상되며 인근 조인트 사이의 단락이 생길 위험을 방지한다. 이런 언더필 재료는 불투명한 염료로 채색되어 있으므로 ACF 실장방법에서 필요로 되는, 빛으로부터 구동 IC를 보호하기 위한 부가적인 작업이 필요 없다. 또한 연결부위는 원자확산에 의해 화학적으로 결합되어 있으므로 접촉저항을 낮출 수 있다. 그밖에 ACF를 이용한 열압착법과 비교하여 접합할 때 압력을 가해주지 않는다는 이점도 있다.
도 4는 공정조성의 In-Ag 솔더범프를 이용하여 공정온도 150℃에서 구동 IC와 글래스 기판을 접합한 단면사진이다.
본 발명을 실시예에 의거하여 상세히 설명하면 다음과 같은 바, 본 발명이 실시예에 한정되는 것은 아니다.
<실시예 1>
구동 IC의 금속배선층 위에 산화방지층/젖음층/접착층으로 이루어진 금속 UBM층을 형성하고 일정크기로 패터닝한다. 이러한 UBM층 위에 156.4℃의 융점을 갖는 In으로 구성된 솔더재료를 증착한 다음 리프트-오프(lift-off)방법으로 일정크기의 솔더범프를 형성한다. 증착된 솔더범프를 120-160℃로 가열하여 구형의 솔더를 형성하는데 이 과정에서 솔더범프내 성분조성의 균일화도 이뤄진다. 이와 같이 구형의 솔더범프가 형성된 칩을 LCD 모듈의 금속패드 위에 올려 정렬시킨다. 정렬 후 열압착 없이 온도를 120-160℃로 다시 올리면 솔더가 녹으면서 금속패드 사이가 접합됨으로써 구동 IC와 LCD 패널이 상호연결된다.
도 2a는 In 솔더범프를 공정온도 160℃에서 일정크기와 일정간격의 구형의 형태로 제작한 사진이다. 이와 같이 160℃에서 구형의 솔더범프를 형성함으로써 구동 IC와 패널과의 접합공정은 160℃ 또는 이하의 온도에서 가능하다는 것을 보여준다.
<실시예 2>
97중량% In과 3중량% Ag으로 구성된 솔더재료를 이용하여 실시예 1과 동일한 방법으로 제조하였다.
도 2b는 In-Ag 솔더범프를 공정온도 145℃에서 일정크기와 일정간격의 구형의 형태로 제작한 사진으로서 145℃에서 구형의 솔더범프를 형성함으로써 구동 IC와 패널과의 접합공정은 145℃ 또는 이하의 온도에서 가능하다는 것을 보여준다.
<실시예 3>
58중량% In과 42중량% Sn으로 구성된 솔더재료를 이용하여 실시예 1과 동일한 방법으로 제조하였다.
도 2c는 공정조성의 Bi-Sn 솔더범프를 공정온도 150℃에서 일정크기와 일정간격의 구형의 형태로 제작한 사진으로서 150℃에서 구형의 솔더범프를 형성함으로써 구동 IC와 패널과의 접합공정은 150℃ 또는 이하의 온도에서 가능하다는 것을 보여준다.
상술한 바와 같이, 본 발명에 의해 구동 IC 칩과 LCD 패널의 글래스 전극 사이 접합공정을 열압착공정 없이 120-160의℃에서 수행함으로써 LCD 편광판과 액정의 손상을 최소화할 수 있으며 고가의 ACF나 Au범프 대신에 저렴한 솔더를 사용함으로써 제조비용을 줄일 수 있다. 또한 정렬할 때 정렬오차가 생기더라도 리플로할 때 액상솔더의 표면장력 때문에 자동정렬되므로 50㎛ 이하의 피치의 경우에도 가능하다. 고온솔더에 비해 수리시에도 160℃ 이하의 저온에서 가능하므로 액정의 성능저하를 최소화할 수 있는 효과가 있다.

Claims (2)

  1. LCD 패널의 글래스에 구동칩을 접합시키는 칩온글래스 패키지에 있어서, 저융점 솔더범프를 이용하여 120-160℃의 저온 접합을 특징으로 하는 LCD의 칩온글래스 패키지의 접합구조.
  2. 제 1 항에 있어서,
    상기의 저융점 솔더범프는 In, In-Ag, In-Sn, Bi-Sn중에서 선택된 1종이상의 것으로 이루어짐을 특징으로 하는 LCD의 칩온글래스 패키지의 접합구조.
KR1020000025723A 2000-05-15 2000-05-15 엘씨디의 칩온글래스 패키지의 접합구조 KR20010105535A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000025723A KR20010105535A (ko) 2000-05-15 2000-05-15 엘씨디의 칩온글래스 패키지의 접합구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000025723A KR20010105535A (ko) 2000-05-15 2000-05-15 엘씨디의 칩온글래스 패키지의 접합구조

Publications (1)

Publication Number Publication Date
KR20010105535A true KR20010105535A (ko) 2001-11-29

Family

ID=19668597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025723A KR20010105535A (ko) 2000-05-15 2000-05-15 엘씨디의 칩온글래스 패키지의 접합구조

Country Status (1)

Country Link
KR (1) KR20010105535A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778733B1 (ko) * 2001-12-24 2007-11-23 주식회사 포스코 폐연와 해체수단을 구비한 레이들
KR101108679B1 (ko) * 2009-11-04 2012-01-25 삼성메디슨 주식회사 자가진단 및 복원기능을 갖는 초음파 진단 방법 및 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778733B1 (ko) * 2001-12-24 2007-11-23 주식회사 포스코 폐연와 해체수단을 구비한 레이들
KR101108679B1 (ko) * 2009-11-04 2012-01-25 삼성메디슨 주식회사 자가진단 및 복원기능을 갖는 초음파 진단 방법 및 시스템

Similar Documents

Publication Publication Date Title
Kristiansen et al. Overview of conductive adhesive interconnection technologies for LCDs
US5903056A (en) Conductive polymer film bonding technique
US7750469B2 (en) Insulating layer between bumps of semiconductor chip, and display panel using the same with anisotropic conductive film between semiconductor chip and substrate
KR100242613B1 (ko) 액정장치, 액정장치의 제조 방법 및 전자기기
KR950008410B1 (ko) Ic 칩의 전기적 접속방법, 이에 사용된 수지범프 형성 조성물 및 이에 의해 전기적으로 접속된 액정표시장치
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP3417110B2 (ja) 電子部品の接続方法
US6083666A (en) Method of forming a bump comprising protuberances
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
JPH03125443A (ja) 実装基板の電極及び該実装基板の電極を有する液晶表示装置
CN101373751B (zh) 电子器件及电子设备
Kang et al. A new COG technique using low temperature solder bumps for LCD driver IC packaging applications
Kim et al. Highly reliable, fine pitch chip on glass (COG) joints fabricated using Sn/Cu bumps and non-conductive adhesives
KR20010105535A (ko) 엘씨디의 칩온글래스 패키지의 접합구조
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
Mori et al. A new face down bonding technique using a low melting point metal
KR920010688B1 (ko) 액정표시장치
US20030214618A1 (en) Liquid crystal display device with bump and method for manufacturing the same
JPH01199439A (ja) 半導体実装構造体
Park et al. Chip bonding on non-rigid and flexible substrates with new stepped processes
TW476122B (en) Assembling method of non-transparent flat display panel
KR100367407B1 (ko) 저접촉저항의 칩 접합방법
KR940004363B1 (ko) Lcd의 칩온글래스(cog) 패키지 구조 및 그 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application