KR20010103557A - 시디엠에이 수신기 및 동작 방법 - Google Patents

시디엠에이 수신기 및 동작 방법 Download PDF

Info

Publication number
KR20010103557A
KR20010103557A KR1020017000316A KR20017000316A KR20010103557A KR 20010103557 A KR20010103557 A KR 20010103557A KR 1020017000316 A KR1020017000316 A KR 1020017000316A KR 20017000316 A KR20017000316 A KR 20017000316A KR 20010103557 A KR20010103557 A KR 20010103557A
Authority
KR
South Korea
Prior art keywords
signal
digital
data
circuit
highly correlated
Prior art date
Application number
KR1020017000316A
Other languages
English (en)
Inventor
강인철
윈스턴와이.선
Original Assignee
박세광
현대 일렉트로닉스 아메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박세광, 현대 일렉트로닉스 아메리카 인코포레이티드 filed Critical 박세광
Publication of KR20010103557A publication Critical patent/KR20010103557A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/71—Interference-related aspects the interference being narrowband interference
    • H04B1/7101—Interference-related aspects the interference being narrowband interference with estimation filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 크게 상관된 신호들을 감쇠하기 위하여 잡음 제거 회로와 함께사용하는 값싸고, 생산성 높은 디지털 휠터들을 사용하는 시디엠에이 수신기를 제공한다. 또한, 상기 시디엠에이 수신기는 베이스밴드 데이터로부터 중첩된 직류 전압을 제거하기 위하여 베이스밴드 변환 과정에서 샘플링하여 직류 오프셋 전압 발생기의 필요성을 제거하는 디지털 아이에프를 사용한다.

Description

시디엠에이 수신기 및 동작 방법{CDMA RECEIVER AND METHOD OF OPERATION}
원격 통신 분야에서, 디에스(직접 시퀀스)(Direct Sequence) 시디엠에이(코드 분할 다중 접속)(CDMA) 전송(transmission)은 많은 사용자들이 간섭없이 동일한 주파수대에서 통화할 수 있기때문에 통신의 대중적 형태이다.디에스-시디엠에이(DS-CDMA) 시스템에서, 전송될 데이터에 대응하는 어드레스(address)를 처음에 발생시킴으로서 데이터는 의도된 수령자에게 전달된다. 이후, 상기 어드레스는 결합된 파형을 형성하기 위하여 단일 의사-랜덤 비트 시퀀스(a unique pseudo-random bit sequence)(PN sequence)와 결합된다. 상기 의사 랜덤 시퀀스는 결합된 파형이 크게 상호 관련이 없게, 즉, 예측할 수 없게, 나타나게 한다. 이후, 결합된 파형은 특별한 반송 주파수로, 피시에스(PCS)-대역 시스템에서는 1931.25MHz로부터 1988.75MHz 주파수 범위 또는 셀룰러(cellular)-대역 시스템에서는 869.04MHz로부터 893.97MHz 주파수 범위, 변조된다. 비록, 많은 사용자들은 특별한 주파수 대역(전형적으로는, 1.23MHz)내에서 신호들에 접근할지라도, 결합 파형이 랜덤으로 나타나기때문에 아무도 복호화(decipher)할 수 없다. 단지 의도된 수령자만이 결합된 파형을 풀 수 있는데 이는 그의 수신기만이 송신기내의 데이터를 암호화하기 위하여 사용되는 동일한 피엔 시퀀스(PN sequence)를 생성하기 때문이다.
송신된 데이터는 일반적으로 송신 이전에 단 하나의 데이터열로 끼워지는 두 개의 직교-위상 데이터열(I 및 Q 데이터)로 구성되어 있다. 아이(I)와 큐(Q) 데이터사이의 직교 방위는 두 개의 데이터열의 컴파일(Compilation) 및 전송을 그들사이에서 간섭없이 허여한다. 변조된 데이터열은 수신기에 "칩(chips)"으로서 연이어서 전송된다. 상기 수신기는 변조된 열을 이동시켜서 단하나의 데이터열로부터 원래의 아이 및 큐 데이터를 분리한다.
도 1은 직교 디에스-시디엠에이(DS-CDMA) 신호들의 수신을 위한 전형적인 수신기를 도시하고 있다. 상기 시디엠에이 수신기(100)은 알에프(RF) 증폭기(100), 다운컨버터(120), 자동 이득 제어 증폭기(AGC)(130), 베이스밴드 변환 회로(140), 베이스밴드 아날로그 휠터(152,154) 및 디지털 컨버터(ADCs)(162,164)와 유사한 아이 및 큐 채널을 포함하고 있다. 아날로그 회로는 하얗게 도시되어 있고, 디지털 회로는 회색으로 도시되어 있다.
수신하는 동안, 시디엠에이 신호(102)는 안테나와 같은 전자기 수집 장치에 의해서 수신되어서 시디엠에이 수신기(100)로 제공된다. 상기 알에프 증폭기(110)는, 전형적으로는 저잡음 증폭기(LNA), 시디엠에이 신호(102)의 진폭을 증가시키기 위하여 사용된다. 다운컨버터는 알에프 신호를 최종적인 아에프(IF) 주파수로 변환시키는 단 하나의 또는 다수의 다운컨버젼 단계로 구성될 수 있다.
상기 아이에프 신호(125)는 수신된 신호가 전파될 수 있도록 변화하는 거리를 밝히기 위하여 가변 신호 이득을 제공하는 에이지시(AGC) 회로(130)에 제공된다. 상기 에이지시(AGC) 회로(130)는 정도를 변화하고, 에이지시 출력 신호(134)를 생성하는데 있어서 감쇠 또는 이득을 제공하기 위하여 이득 제어 신호(132)를 통해서 제어될 수 있다. 상기 에이지시 회로(130)는, 디지털 컨버터(ADCs)(162,164)에 아날로그로 제공되는 아이 및 큐 신호들의 진폭 수준이 최적의 입력 동력 범위내에 있도록 충분한 정도의 이득 또는 감쇠를 전형적으로 제공한다.
베이스밴드 변환 회로(140)는, 전형적으로는 아날로그 구상(quadrature) 다운컨버터 회로, 에이지시 출력 신호(134)로부터 아이 및 큐 데이터를 추출하여, 아이 및 큐 채널 베이스밴드 신호(142,144)를 생성하는데 사용된다. 이 같은 과정은또한 에이지시 출력 신호(134)를 저 주파수 아이 및 큐 베이스밴드 신호(142,144)로 주파수 변환하는 과정을 포함하고 있다.
아이 및 큐 채널 아날로그 휠터(152,154)들은 에이디시에스(ADCs)(162,164)이전에 대역 신호를 벗어난 신호를 걸러내기 위하여 사용된다. 추가 필터링(127)은 필요한 대역외 제거를 이루기 위하여 수신기(100)내에서 필요하다.
상기 아이 및 큐 아날로그 휠터(152,154)들은 또한 정확한 그룹 지연 응답을 가질 수 있도록 설계되어 있다. 전송 이전에, 시디엠에이 신호의 위상은 적합한 신호 전송을 위하여 전치 보정된다. 아이 및 큐 데이터가 수신기 출력에서 적절하게 재구성될 수 있도록, 통신 채널에 대한 위상 응답(즉, 송신기 입력과 수신기 출력사이)은 거의 선형이어야 한다. 따라서, 아날로그 휠터(152,154)들은 시디엠에이 송신기(미 도시)내에 사용되는 휠터들과 결합될때 특별한 값인 고유 위상 응답을 제공하기 위하여 설계되어야 한다.
추가로, 아이 및 큐 채널 아날로그 휠터(152,154)들은 실질적으로 동일한 진폭 및 위상 응답을 제공하기 위하여 근접하여 정합되어야 한다. 상기 폐쇄 진폭 및 위상 정합은 상기 아이 및 큐 채널 데이터들이 필터링 단계에 의해서 동일하게 영향을 받는 것을 보장한다. 아날로그 휠터(152,154)들은 스위치 축전기 형태로 인식되어서 아이시(IC) 형태로 또는 개별 요소들로부터 제조될 수 있다.
아이 및 큐 채널 에이디시에스(162,164)는 걸러진 아이 및 큐 베이스밴드 신호들을 수신하여 아이 및 큐 채널 데이터(172,174)로 신호들을 변환한다. 두 개의 직류 오프셋 전압(175a,175b)들은, 디지털(A-D) 변환 과정에 대한 다운컨버젼 및아날로그의 측-효과로서 걸러진 베이스밴드 신호(142, 144)들에 대한 중첩된 직류 전압 수준으로 수정하기 위하여 에이디시에스(172,174)로 공급된다. 상기 아이 및 큐 채널 데이터(172,174)는 수신기의 어드레스 코드와의 상관 정도를 결정하기 위하여 아이 및 큐 채널 상관기(미 도시)로 보내진다.
종래의 시디엠에이 수신기의 하나의 단점은 상관 간섭 신호들을 제거할 수 없다는 것이다. 그러한 타입의 신호는 고급 이동 폰 서비스(AMPS)로부터 생성되고, 또한 일반적으로 현재의 셀룰러 전화에서 사용된다. 상기 에이엠피에스 시스템은 데이터가 주파수 변조(FM)를 사용하여 통신하는 아날로그 주파수 분할 다중 접속(FDMA) 시스템이다. 각각의 사용자는, 사용자의 전송 데이터를 반송하는, 특별한 반송 대역폭을, 전형적으로는 30KHz, 할당 받는다. 상기 에이엠피에스 신호들은 크게 상관되는 시디엠에이 신호(1.23MHz)와 비교되는 협대역(30KHz)이다.
공교롭게도, 상기 에이엠피에스 시스템은 상기 시디엠에이 수신기 대역, 869.04MHz - 893.97MHz, 내에서 에프엠 신호들을 전송한다. 상기 에이엠피에스 및 시디엠에이 신호(102,104)들이, 시디엠에이 수신기내의 알에프 증폭기(105)와 같은, 비-선형 장치에 의해서 둘다 수신될 때, 투-톤 써드 오더(two-tone third order) 상호변조 프로덕트 또는 "에이엠피에스 간섭기"는 시디엠에이 수신기 대역내에 있는 증폭기의 출력으로 생성될 수 있다. 상기 시디엠에이 수신기의 대역내에 있으면, 상기 에이엠피에스 간섭기는 잘못된 시디엠에이 신호로서 전파되어서, 잘못된 데이터 출력 및 신호 왜곡을 야기할 수 있다. 에이엠피에스 또는 다른 크게 상관된 신호들이 심하게 전파되는 환경에서 동작되는 종래의 시디엠에이 수신기의무력함은 종래의 시디엠에이 수신기의 사용 및 동작능력을 제한한다.
종래의 시디엠에이 수신기의 또 다른 단점은 많은 비용과 아이 및 큐 아날로그 휠터(152,154)들과 관련된 한계 성능이다. 상기 아이 및 큐 채털 아날로그 휠터(152,154)들은 대역외 신호들을 제거하고 수신 신호에 위상 교정을 할 필요가 있다. 또한, 상기 아이 및 큐 채널 아날로그 휠터(152,154)들은 서로 근접하여 정합되어야 한다. 만약 개별 요소들로부터 제작될 경우, 각각의 아날로그 휠터(152,154)들은 동조 및 테스트하기 위한 많은 시간과 노동력을 필요로하는데, 이는 시디엠에이 수신기의 중요한 비용 요소이다.
대안으로서, 상기 아날로그 휠터(152,154)들은 바이폴라-시모스(Bipolar-CMOS)(Bi-CMOS)를 사용하는 집적 회로(IC)로 제조될 수 있다. 바이폴라-시모스 집적 회로 공정은 동일한 집적회로 다이상에서 아날로그 및 디지털 회로의 제조를 허여한다. 이 같은 집적 회로 공정을 이용하여, 상기 아날로그 휠터들은 조정을 하지않고서 집적 회로 형태로 제조될 수 있다. 그러나, 바이폴라-시모스 기술은 실행하는데 많은 비용이들고 더욱 발달한 디지털 시모스 또는 아날로그 바이폴라 집적회로 공정 기술과 비교하여 낮은 생산성을 나타낸다.
종래의 기술에 의한 시디엠에이 수신기 아키텍쳐의 또 다른 단점은 분리된 아이 및 큐 채널 에이디시에스(152,154)의 실행이다. 상기 아이 및 큐 채털 에이디시에스(152,154)는 약간 다른 진폭 및/또는 위상 응답 특성들을 가질 수 있다. 분리된 에이디시에스를 실행하는 것은 아이 및 큐 채널 데이터(172,174)가 약간의 진폭 및/또는 위상 불균형을 나타낼 가능성을 증가시킨다.
종래의 시디엠에이 수신기의 또 다른 단점은 다운컨버젼 및 에이-디(A-D) 변환 과정의 측 효과로서 일어나는 아이에프 및 베이스밴드 신호들에 중첩되는 직류 전압을 수정하기 위하여 직류 오프셋 전압원(175a,175b)을 필요로 한다는 것이다. 만약 수정되지 않고 남을 경우, 부가된 직류 전압은 잘못된 데이터 아이 및 큐 채널 데이터 값 및 열화된 수신기 비트 에러율(BER)을 가져올 것이다.
필요한 것은 종래의 시디엠에이 수신기의 상기 문제점들을 해결하기 위한 새로운 시디엠에이 수신기 아키텍처이다. 특히, 새로운 시디엠에이 수신기는, 수신된 신호들로부터 에이엠피에스 간섭 신호 및 다른 상관 신호들을 식별하여 제거할 수 있는 것이 필요하다. 또한, 필요한 것은 필요한 밴드외 신호 제거 및 위상 응답을 제공하기 위한 저 비용의 생산성 높은 휠터들을 사용하는 시디엠에이 수신기 아키텍처이다. 또한 필요한 것은 아이에프 신호를 디지털 데이터열로 변환하기 위한 단 하나의 에이디시로 구성되는 시디엠에이 수신기 아키텍처이다. 단 하나의 에이디시의 사용은 아이(I)와 큐(Q) 채널 데이터들사이의 진폭 및/또는 위상 불균형의 초래 가능성을 줄일 것이다. 끝으로, 새로운 시디엠에이 수신기 아키텍처는 중첩된 직류 전압을 수정하기 위한 직류 오프셋 소스의 사용을 필요로 하지 않는 것이 필요하다.
관련 출원에 대한 상호 참조
아래의 공동-소유 출원들은 동시에 출원되어서 여기에서 전적으로 모든 목적을 위해서 참조되었다:
"개선된 시디엠에이(CDMA) 트랜시버(TRANSCEIVER) 및 주파수 플랜(PLAN),"(변호사 다킷(Docket 939A-456), 그리고
"시디엠에이 수신기용 가변 클럭율 상관 회로 및 동작 방법(A VARIABLE CLOCK RATE CORRELATION CIRCUIT FOR A CDMA RECEIVER AND METHOD OF OPERATION),"(가출원, 변호사 다킷(Docket 939A-458)
본 발명은 수신기에 관한 것으로서, 일 실시 예에서는, 에이엠피에스(AMPS)(고급 이동 폰 서비스) 간섭기들의 존재하에 시디엠에이 신호들을 정확하게 처리할 수 있는 이중 모드 시디엠에이(CDMA)/에이엠피에스(AMPS) 무선 수신기에 관한 것이다.
도 1은 기술분야에서 알려진 종래의 시디엠에이 수신기의 블럭 다이어그램을 도시하고 있다.
도 2는 본 발명에 의한 새로운 시디엠에이 수신기 아키텍처의 블럭 다이어그램을 도시하고 있다.
도 3은 본 발명에 의한 이득 제어 회로의 실시 예를 도시하고 있다.
도 4는 본 발명에 의한 베이스밴드 회로의 실시 예를 도시하고 있다.
도 5는 본 발명에 의한 잡음 제거 회로의 실시 예를 도시하고 있다.
도 6은 도 발명에 의한 레이크 수신기의 실시 예를 도시하고 있다.
본 발명은 시디엠에이 수신동안에 수신기로부터 에이엠피에스 간섭기 또는 다른 크게 상관된 신호를 제거하기 위하여 디지털 잡음 제거 회로를 사용하는 새로운 시디엠에이 수신기를 제공한다. 새로운 시디엠에이 수신기는 또한 적절한 아이및 큐 데이터 재구성에 필요한 필요한 인접 채널 제거 및 위상 응답을 제공하는 값싸고 생산성있는 디지털 집적회로 휠터를 사용한다. 또한, 새로운 시디엠에이 수신기는 직교 위상의 아이 및 큐 데이터를 가지고 있는 디지털 데이터열로 아이에프 신호를 변환하기 위하여 단 하나의 에이디시를 사용한다. 또한, 새로운 시디엠에이 수신기는 베이스밴드 데이터로부터 중첩된 직류 전압을 제거하는 베이스밴드 변환 과정에서 아이에프를 샘플링하는 것을 사용한다.
일 실시 예에서, 상기 시디엠에이 수신기는, 알에프 증폭기, 다운컨버터, 아날로그 디지털 변환기(ADC), 베이스밴드 변환 회로, 아이 채널 디지털 잡음 제거 회로 및 큐 채널 디지털 잡음 제거 회로를 포함하고 있다. 알에프 증폭기는 수신하여 증폭하고, 다운컨버터는 시디엠에이 신호를 에이엠피에스 간섭요소를 가지고 있는 아이에프 신호로 다운 변환한다. 상기 에이디시는 수신하여서 시디엠에이+에이엠피에스 간섭 신호를 디지털 신호로 변환시킨다. 상기 데이터밴드 변환 회로는, 출력 데이터 워드를 선택적으로 부정하고 데이터 워드를 서로쌍으로 부가하여 공동으로 발생하는 크기를 제거함으로서 디지털 데이터로부터 중첩된 직류 전압을 제거하는 아이에프 샘플링 기술을 사용한다. 상기 에이엠피에스 간섭 요소는, 에이엠피에스 신호와 같은, 크게 상관된 신호들을 검출하여 제거하는 잡음 제거 회로에 의해서 줄어든다.
여기에 있는 본 발명의 본질 및 장점은 명세서의 남은 부분 및 첨부된 도면들을 참조하면 이해될 것이다.
도 2는 본 발명에 의한 시디엠에이 수신기의 일 실시 예를 도시하고 있다. 새로운 시디엠에이 수신기(200)는, 알에프 증폭기(210), 다운컨버터(220), 에이지시(AGC) 회로(230), 에이디시(ADC)(240), 이득 제어 회로(250), 디지털 베이스밴드 변환 회로(260), 아이 및 큐 채널 디지털 휠터(262,264), 아이 및 큐 채널 디지털 잡음 제거 회로(272,274) 및 레이크(rake) 수신기(280)를 포함하고 있다.
동작시, 상기 수신기(200)는 시디엠에이 신호(202) 및 에이엠피에스 신호(204)를 수신한다. 상기 알에프 증폭기(210)는 수신하여서 수신된 에이엠피에스 및 시디엠에이 신호(202,204)를 증폭한다. 바람직한 실시 예에서, 상기 알에프 증폭기(210)는, 여기에서 참조되고 있는, 동시-계류 중인 특허 출원, "개선된 시디엠에이(CDMA) 트랜시버(TRANSCEIVER) 및 주파수 플랜(PLAN)"에서 기술된 것처럼, 피시에스-대역(1931.25 MHz - 1988.75 MHz) 또는 셀-대역 (860.04MHz - 893.97MHz)중 하나를 동작시키기 위하여 설계된 에프이티(FET)-베이스(based) 엘엔에이(LNA)이다.
알에프 증폭기(210)의 본래의 비-선형성때문에, 알에프 증폭기는 알에프 증폭기 출력(215)(시디엠에이+에이엠피에스 간섭기)에서의 증폭된 시디엠에이 신호이외에 대역내 에이엠피에스 간섭기를 생성시킨다. 상기 알에프 증폭기(210)는 생성된 에이엠피에스 간섭기의 진폭을 최소화하기 위하여 높은 선형도를 가질 수 있도록 선택된다.
상기 시디엠에이+에이엠피에스 간섭기 신호(215)는 다운컨버터(220)로 전달된다. 응답시, 상기 다운컨버터(220)는 에이엠피에스 간섭기의 일부을 유지시키는 아이에프 신호(225)를 생성한다. 바람직한 실시 예에서, 상기 다운컨버터(220)는, 상기 동시-계류 중인 특허 출원, "개선된 시디엠에이(CDMA) 트랜시버(TRANSCEIVER) 및 주파수 플랜(PLAN)"에서 기술된 것처럼, 2-단계의 슈퍼-헤테로다인(heterodyne) 다운컨버터이다.
에이지시 회로(230)는 상기 시디엠에이 및 에이엠피에스 간섭기 요소들을 포함하고 있는 아이에프 신호(225)를 수신하고, 에이지시 출력 신호(235)를 생성하는 신호 이득을 제공한다. 바람직한 실시 예에서, 에이지시 회로(230)의 이득은 -45데시벨에서 +45데시벨 범위내에 있다. 상기 이득은 아래에서 설명되는, 이득 제어 회로(250)으로부터 수신되는 제어 신호(259)에 의해서 제어된다.
상기 에이지시 출력 신호(235)는 단 하나의 에이디시(240)에 공급된다. 상기 에이디시(240)은 상기 에이지시 출력 신호(235)를 디지털 데이터로 변환하는데, 바람직한 실시 예에서는 10비트 데이터 워드열인데, 각각의 데이터 워드는 +511 또는 -512범위내의 값을 갖는다. 바람직한 실시 예에서, 상기 에이디시(240)는 모든 상관 주기동안 짝수의 10 비트를 출력한다.
상기 에이디시(240)는 클립되지 않은 데이터 워드를 낳는 입력 진폭 범위를 갖도록 설계되어 있다, 즉, 생성된 데이터 워드는 +511 또는 -512의 크기 범위를 초과하지 않는다. 상기 입력 진폭 계산은 상기 에이엠피에스 간섭기 신호의 가장 통계적인 가능 진폭을 고려한다. 바람직한 실시 예에서, 상기 에이디시(240)는 시간의 클립되지 않는 데이터 99.7%("3σ" 통계)를 생성하는 입력 진폭 범위로 설계되어 있다. 따라서, 상기 에이지시 증폭기(230)의 이득은 상기 에이디시(240)에 공급되는 전체 신호 진폭(시디엠에이+에이엠피에스 간섭기)이 상기 원하는 "3σ"진폭 범위내에 있을 수 있도록 제어된다.
상기 에이지시 회로(230)으로부터의 이득 및 신호 진폭 출력의 양을 제어하기 위하여, 상기 에이디시(240)은 이득 제어 회로(250)를 판독하는 입력 수준과 소통한다. 응답시, 상기 이득 제어 회로(250)는 이득을 상향 또는 하향으로 변경하기 위하여 에이지시 회로(230)로 보내지는 이득 제어 신호(259)를 생성한다.
도 3은 이득 제어 회로(250)의 일 실시 예를 도시하고 있다. 상기 이득 제어 회로(250)은 신호 지연부(251), 절대값 작동기(252a,252b), 가산기(253), 클립 임계값 발생기(254), 비교기(255), 클립 카운터(256), 펄스 밀도 변조기(257) 및 루프 휠터(258)를 포함하고 있다.
동작시, 10-비트 데이터 워드(241)는 에이디시(240)의 출력에서 발생하여 이득 제어 회로(250)의 두 개의 분기들로 공급된다. 제 1 절대 값 작동기(252a)는 현재 데이터 워드의 크기를 결정한다. 제 2 절대 값 작동기(252b)는 신호 지연부(251)를 사용하는 선행 데이터 워드의 크기를 측정한다. 매우 큰 크기는 에이디시 회로(240)가 클립핑에 근접해있고 입력 신호 강도가 높은 것을 나타낸다. 또한 적은 크기는 신호 대 정량화 잡음비는 적고 또 다른 입력 신호 강도가 필요하다는 것을 나타낸다. 현재 및 이전 데이터 워드들의 크기들은 가산기(253)에 의해서 평균이 내어져 비교기(255)의 비-반전형 터미날로 공급된다.
클립 임계 값(254)은 비교기의 반전 터미날로 공급된다. 클립 임계값(254)은 미리한정된 수의 데이터 워드들이 미리한정된 간격동안에 초과하는 것보다 위의 크기로 설정된다. 바람직한 실시 예에서, 클립 임계 값(254)은 10,000 단어 주기에 거쳐서 30 - 50 클립 신호들을 낳는 데이터 워드 크기(약 509)에 대응한다. 따라서, 이득 제어 회로(250)는 에이디시 회로(240)가 10,000 데이터 워드 밖으로 30-50 데이터 워드들을 클립할 수 있도록 에이지시 회로(230)의 이득을 안정화시킬려고 시도할 것이다. 도 3의 실시 예에서, 클립 임계 값(254)은, 10-비트 데이터 워드가 가산되어서 비교시 사용되기때문에, 각각의 10-비트 데이터 워드 값의 약 두 배이다.
가산된 데이터 워드들의 크기가 클립 임계 값(254) 크기를 초과할때, 비교기(255)는 클립 카운터(256)를 증가시킨다. 소정의 주기후에, 클립 카운터(256)는 펄스 밀도 변조기(257)에 그 누적된 카운트를 공급한다. 응답시, 펄스 밀도 변조기(257)는 미리한정된 펄스 주기내에서 다수의 펄스들을 발생시키고,펄스들의 수는 클립 카운터(256)로부터 수신된 카운터의 수에 대응한다. 클립 카운트들의 수가 적을 경우, 단지 몇 개의 펄스들이 발생되고, 결과 펄스 밀도는 낮다. 만약 클립들의 수가 큰 경우, 다수의 펄스들은 발생되어서 결과 펄스 밀도는 높다.
펄스 밀도는 저역 휠터(LPF)(259)로 공급된다. 상기 저역 휠터(258)는 평균 값 직류 전압을 생성하기 위하여 단순한 디에이시(DAC)로서 동작한다. 평균 값 직류 전압은 이득 제어 신호(259)로서 기능을 하고 에이지시 회로(230)에 공급된다. 상기 전압은 신호 이득 그리고 에이지시 신호(235)의 출력 신호 강도를 증가시키거나 감소시키기 위하여 에이지시 회로를 제어하기 위하여 사용된다.
다른 이득 제어 회로들이 가능하다. 또 다른 실시 예의 예로서, 이득 제어 회로(250)는 에이디시로의 주입이전에 에이지시 신호(235)를 표본추출할 것이다. 위에서 기술된 상기 이득 제어 회로(251-259)는 아날로그 또는 디지탈-베이스 회로로서 실현될 수 있거나 아이시 또는 개별 형태로 제조될 수 있다. 바람직한 실시 예에서, 신호 지연부(251), 절대값 작동기(252a,252b), 가산기(253), 클립 임계 소스(254), 비교기(255), 클립 카운터(256) 및 펄스 밀도 변조기(257)들이 아이시 시모스 디지틀 회로들이고 루프 휠터(258)는 외부의 알시(RC) 저역 휠터이다.
상기 에이디시 출력(242)은 베이스밴드 변환 회로(260)로 공급되고, 이는, 응답시, 아이 및 큐 채널 데이터(260i, 260q)를 생성한다. 상기 레이크 수신기(280)와 함께 상기 베이스밴드 회로(260)는, 다운컨버젼 및 A-D 변환 동작동안에 신호에 가산될 수 있는 직류 전압을 제거한다.
도 4는 구상 다운컨버터(QDC) 회로로서 베이스밴드 변환 회로(260)의 일 실시 예를 도시하고 있다. 큐디시(QDC)(260)는 아이 및 큐 채널 베이스밴드 데이터(260i, 260q)로 에이디시 데이터(242)를 변환시키기 위하여 디지털 다운컨버터로서 동작한다. 추가로, 큐디시(QDC)(260)는 선택적으로 아이 및 큐 채널 데이터 워드들을 부정함으로서 에이디시 데이터(242)로부터 중첩된 직류 전압 수준을 제거하기 위하여 제 1 아이에프 샘플링 동작을 실행한다. 상기 레이크 수신기(280)는, 아래에서 기술될, 에이터 워드들의 크기로부터 직류 전압을 제거하기 위하여 선택적으로 부정된 데이터 워드들상에 제 2 동작을 실행한다.
동작시, 상기 큐디시(260)는, 에이디시 출력(242)을 위상내(아이 채널) 및 구상 위상(큐 채널) 데이터(260i, 260q)로 분할하는, 제공된 샘플링 주파수의 정확한 마이너스 1/4에 의해서 에이디시 출력(242)을 스펙트럼처럼 이동시킨다. 바람직한 실시 예에서, 큐디시(260)는 신호 지연부(261), 부정 회로(262,263), 및 아이 및 큐 채널 다중 멀티플렉서(264, 265)로 구성되어 있다. 샘플링 소스(266)가 에이디시 데이터율(1.2288MHz) 또는 9.8304MHz를 8회 동작시키는 것은 더욱 바람직하다. 1/2 주파수 분주기(267)는 9.8304MHz 샘플링 신호를 에이디시 데이터율 또는 4.9152MHz로 4회 변환시키기 위하여 사용된다.
상기 큐디시(260)는 에이디시 출력(242)을 수신하여 방정식(1)로 표시되는 아이 채널 데이터(260i)를 생성한다:
(1) : 아이 데이터 = [에이디시 출력] * cos(1/4 * 2Π*fs *tw+θ ) 그리고
방정식(2)로 표시되는 큐 채널 데이터(260q):
(2) : 큐 데이터 = [에이디시 출력] * -SIN(1/4 * 2Π*fs *tw+ θ)
여기에서
fs = 샘플링 주파수
tw= 워드 주기
θ = 워드 위상
아이 채널 코사인 배율기의 하나의 가능 실현화는 1, 0, -1, 0....의 순서이다. 큐 채널 마이너스 사인 배율기는 유사하게 0, -1, 0, 1, ....의 순서이다. 따라서, 큐디시(260)은 연속적인 데이터 워드에 적합하게 제로 및 ±1를 에이디시 출력 데이터(242)에 곱하기 위하여 동작한다. 예로서, a,b,c,d가 하나의 샘플 주기동안에 에이디시(242)로부터의 연속적인 데이터 워드 출력일경우, 상기 아이 채널 출력 데이터(260i)는 a, 0, -c, 0이된다. 큐 채널 출력 데이터(260q)는 0,-b, 0, d.이된다. 또한, 에이디시(240)이 모든 정보를 회복시키기 위하여 필요한 나이키스트율보다 두 배이상 더 크게 표본 추출되기 때문에, 출력 데이터(제로 값 데이터)의 1/2은 정보 손실없이 데시메이트(decimate)될 수 있다. 상기 아이 채널 데이터(260i)는 a, -c가 되고 큐 채널 데이터(260q)는 -b, d가 된다. 총괄적으로, 모든 정보는 유지(a,b,c 및 d)되지만 각각의 아이 및 큐 채널들내의 데이터 워드들은 선택적으로 부정된다. 아이 및 큐 채널 데이터 워드들의 교번 사인(sign)들은, 아래에서 설명하게 될, 데이터 워드들의 크기로 지속될 수 있는 직류 전압 수준을 제거하기 위하여 상기 레이크 수신기(28)에 의해서 사용된다.
상기 아이 및 큐 채널 데이터 워드(260i, 260q)들은 연속적으로 아이 및 큐 채널 디지털 휠터(262, 264)로 각각 제공된다. 상기 디지털 휠터(262,264)들은 데이터 워드들로부터 대역외 간섭이 인접하여 발생하는 것을 제거하도록 설계되어서 시모스 아이시 과정을 사용하여 바람직하게 제조되어 있다. 시모스 아이시 과정은 종래의 시디엠에이 수신기의 아날로그 베이스밴드 휠터(152,154)와 비교하여 더욱 신뢰할 수 있고, 값싼 제조 공정을 가능하게 한다. 추가로, 각각의 휠터의 제거 및 위상 응답은 일반적으로 알려진 것처럼 아이시 설계 기술들을 사용하여 단단히 제어될 수 있다. 상기 휠터(262,264)들은 바람직하게 933KHz에서의 60데시벨의 제거를 나타내는 6차 디지털 타원형 저역 휠터들이다.
상기 걸러진 아이 및 큐 채널 데이터 워드(260i, 260q)들은 아이 및 큐 잡음 제거 회로(272,274) 각각에 제공된다. 잡음 제거 회로(272,274)들은 신호 과정이전에 아이 및 큐 데이터 워드(260i, 260q)로부터 에이엠피에스 간섭기를 제거하기 위하여 사용된다. 각각의 잡음 제거 회로(262,264)들은 데이터 워드들로부터 크게 상관된 신호 요소들을 제거하기 위하여 동작한다. 상기 시디엠에이 데이터 요소들은 의사-랜덤이고 상관되지 않으며, 잡음 제거 회로들에 의해서 그만큼 감쇠되지 않는다. 비교되게, 에이엠피에스 간섭기 데이터 요소는 원래 크게 상관된다. 잡음 제거 회로들은 크게 상관된 에이엠피에스 간섭기 요소를 식별하여 제거하여서, 출력 데이터 워드의 시디엠에이 요소만을 남긴다.
도 5는 아이 및 큐 채널 잡음 제거 회로(272,274)의 일 실시 예를 도시하고 있다. 각각의 잡음 제거 회로는 데시메이트(decimate)-바이(by) 4 회로(272a), 선형 적응 예측기(272b), 가산기(272c, 272f), 무게 갱신 회로(272d), 인터폴레이트(interpolate)-바이-4 회로(272e) 및 지연 회로(272g)를 포함하고 있다.
동작시, 에이엠피에스 간섭기 및 시디엠에이 요소들을 가지고 있는 아이 및 큐 채널 데이터 워드(260i, 260q)는 도 2에 도시된 아이 및 큐 채널 경로들을 따라서 수신된다. 데시메이트-바이-4 회로(272a)는 각 주기마다 4 데이터 워드들중 3을 제거하여 각 주기마다 하나의 데이터 워드를 출력한다. 데이터 워들들의 수의 감소는 예측할 수 없는 것으로 나타나는 시디엠에이 요소를 가져온다. 그러나, 에이엠피에스 간섭기에 대한 각 주기당 하나의 데이터 워드는 예측할 수 없게 하지는 않는다. 바람직한 실시 예에서, 아이 및 큐 채널 데이터 워드(260i, 260q)들이 4.1952MHz 율로 베이스밴드 변환 회로(250)로부터 공급되는 곳에서, 상기 데시메이트-바이-4 회로(272a)는 4 내지 1.2288MHz로 효과적인 샘플링율을 줄인다. 이 같은 효과적인 샘플링율은 하나의 샘플링 주기동안 40회에 거쳐서 표본 추출되는 에이엠피에스 간섭기 요소들 가져오는, 에이엠피에스 데이터 율(30KHz)와 비교하여 여전히 크다. 에이엠피에스 간섭기 요소는 높게 과 표본 추출되었기때문에, 그 신호 반응은 정확하게 예측될 수 있다.
데시메이티드 시디엠에이+에이엠피에스 데이터 워드는 선형 적응 예측기(272b)로 이동된다. 상기 시디엠에이 요소는 예측을 허여할 수 있도록 불충분하게 표본추출되어서, 상기 예측기(272b)는 그것에 대해서 동작하지 않는다. 상기 에이엠피에스 간섭기는 높게 예측할 수 있어서 상기 예측기(272b)는 에이엠피에스상에 동작하여서, 다음에 일어나는 에이엠피에스 요소를 예측한다. 상기 예측된 에이엠피에스 요소는 부정되고 가산기(272c)에 제공되어서 다음에 일어나는 데시메이티드 에이엠피에스+시디엠에이 워드로부터 그것을 공제한다. 그 차이는 무게 갱신 회로(272d)로 이동된다. 시이엠에이 요소를 취하는 것은 예측할 수 없고, 가산기(272c)에 의해서 발생되는 차이는 에이엠피에스 요소를 예측하는데 있어서 예측기(272b)의 에러에 단지 기인할 것이다. 무게 갱신 회로(272d)는 예측된 에이엠피에스 요소와 실제 에이엠피에스 요소사이의 차이를 읽어서 다음 샘플 주기동안에 둘사이의 에러를 최소화하기 위하여 예측기(272b)를 조정한다. 따라서, 상기 예측기(272b)는 다음에 일어나는 워드 샘플을 정확하게 예측하기 위하여 가장 최근의 비교치로 끊임없이 갱신된다.
상기 예측된 에이엠피에스 요소는 또한 인터폴레이트-바이-4 회로(272e)로 루트가 정해진다. 상기 인터폴레이트-바이-4 회로(272e)는 주기당 원래의 4 샘플들을 갖는 에이엠피에스 간섭기 요소의 재구성된 버젼으로 에이엠피에스 요소를 선형적으로 인터폴레이트된다. 상기 선형적으로 인터폴레이트된 원래 길이의 에이엠피에스 간섭기는 부정되어, 가산기(272f)를 사용하여 두 개의 워드들사이의 차이를 가져오는 에이엠피에스+시디엠에이 워드의 지연된 버젼에 가산된다. 신호 지연부(272g)는 상기 예측기(272b)가 상기 에이엠피에스 간섭기 요소를 정확하게 예측하여 구성할 수 있도록 하는 상기 에이엠피에스+시디엠에이 워드 엘 샘플 주기들을 지연시키기 위하여 사용된다. 상기 가산기(272f)는 상기 수신기 출력에 상기 시디엠에이+에이엠피에스 워드 중 시디엠에이 요소만을 출력한다. 이러한 공정은전체 워드열이 진행될때까지 연속적으로 매 10-비트워드로 반복된다. 이같은 과정은 아이 및 큐 채널들상에서 팽행하게 실행되어서 에이엠피에스-감쇠 아이 및 큐 채널 데이터 워드(270i, 270q)를 생성한다.
상기 에이엠피에스-감쇠 아이 및 큐 데이터(270i, 270q)는 상기 레이크 수신기(280)으로 공급된다. 위에서 설명한 바와 같이, 상기 레이크 수신기(280)는 데이터 워드의 크기로 지속될 수 있는 직류 전압 수준을 제거하기 위하여 큐디시(240)와 함께 동작한다. 도 6은 아이 및 큐 채널 피엔(PN) 코드 발생기(282i,282q), 상관기(284i,284q), 누산기(286i, 286q) 및 레지스터(288i,288q)를 포함하고 있는 레이크 수신기(280)의 일 실시 예를 도시하고 있다.
동작시, 상기 아이 및 큐 채널 상관기(284i,284q)는 상기 아이 및 큐 채널 데이터(270i,270q) 및 상기 피엔 코드 발생기(282i,282q)로부터의 아이 및 큐 채널 피엔 코드들을 수신한다. 전형적으로, 상기 피엔 코드 발생기(282i,282q)는 수신기로 의도된 아이 및 큐 채널 데이터(270i, 270q)를 갖는 높은 상관도를 갖는 1 및 0의 랜덤 시퀀스를 발생시킨다. 본 발명은 플러스 및 마이너스 값들을 갖는 수신 아이 및 큐 채널 데이터와의 상관성을 결정하기 위하여 1 및 -1로 구성된 시퀀스들로 구성되어 있는 피엔 코드들을 사용한다.
상기 결과적인 아이 및 큐 채널 상관성들은 누산기(286i,286q)로 제공된다. 거기에서, 아이 및 큐 상관 값들은 미리한정된 임계 값과 비교된다. 상기 아이 및 큐 채널 상관성들이 높은 상관 정도를 나타내는 임계값보다 더 클 경우, 정합은 나타나고 상기 아이 및 큐 채널 데이터는 또 다른 과정을 위하여레지스터(288i,288q)내에 저장된다. 만약 아이 및 큐 채널의 상관성들이 상기 임계값보다 적을 경우, 낮은 상관성이 표시된다. 이 경우, 상기 아이 및 큐 채널 데이터는 버려지고 데이터 워드들의 다음 시퀀스는 높은 상관성이 나타날 경우 결정되는 다음 샘플링 주기동안에 진행된다.
상기 아이 및 큐 채널 데이터 워드(270i,270q)의 크기 및 사인(sign)은 데이터 워드내에서 암호화된 일정한 직류 오프셋의 추출을 가능하게 한다. 위에서 설명한 것처럼, 상기 에이엠피에스 간섭기 요소는 효과적으로 줄어들어서 과정중의 상기 포인트에서 제거되어서, 잔여 에러로서 중첩된 직류 전압만을 남긴다. 상기 상관기(284i,284q)는 하나의 샘플 주기동안에 짝수 데이터 워드들을 진행시킨다. 위에서 설명한 바와 같이, 상기 큐디시(260)는 데이어 워드들을 생성하는데, 그 1/2는 마이너스이고, 나머지 1/2는 플러스이다. 만약 아이 및 큐 채널 데이터 워드(270i, 270q)가 국소적인 아이 및 큐 채널 피엔 코드(282i, 288q)와 높게 상관될 경우, 누산기(286i, 288q)는 마이너스 및 플러스 데이터 워드들을 유지시킬 것이다. 동일한 수의 데이터 워드들은 동일한 크기(±1)의 플러스 및 마이너스 값들로 할당되어 있기때문에, 데이터 워드들을 가산하는 것은 그들사이에서 일반적으로 발생하는 오프셋을 제거한다. 이 같은 방식으로, 직류 오프셋 신호는 누산 주기동안에 각각의 아이 및 큐 채널 데이터(270i,270q)로부터 제거된다. 상기 레이크 수신기(280)는 필요한 또 다른 신호 처리를 위하여 수정된 데이터(280i,280q)를 출력한다.
위에서 기술된 시디엠에이 수신기는, 예를 들면, 에이엠피에스 신호들이 간섭으로서 단지 나타나는 피시에스-대역 시스템에서, 전용 시디엠에이 수신기로서, 또는 시디엠에이 데이터을 수신할때 에이엠피에스 간섭기를 제거하는것 이외에 에이엠피에스 및 시디엠에이 신호들을 처리할 수 있는 이중 모드 시디엠에이/에이엠피에스 수신기로서 사용될 수 있다. 나중 경우에, 상기 시디엠에이 수신기는, 에이엠피에스 신호 처리가 필요할때 잡음 제거 회로(272,274)를 제어할 수 있도록 우회하는 디지털 휠터(262,264)의 출력에 연결되어 있는 상관 회로(미 도시)를 포함할 것이다. 상기 상관 회로는, 예를 들면, 반송 잠금 루프 및/또는 지연 잠금 루프를 포함할 것이며, 그것의 바람직한 실시예들은 여기에서 참조된 공동 계류 가출원인, "시디엠에이 수신기용 가변 클럭율 상관 회로 및 동작 방법"에 기술되어 있다. 물론, 당업자는, 다른 에이엠피에스 수신기 회로가 에이엠피에스 신호들을 검파하여 처리하는 도 2에 도시된 시디엠에이 수신기에 다양한 위치로 결합될 수 있다는 것을 알 수 있을 것이다.
위에서 기술된 사항은 본 발명의 바람직한 실시 예에 대한 것이지만, 다양한 변형안들, 수정안 및 대용안들이 사용될 수 있다. 본 발명은 위에서 기술된 실시예들에 적절한 수정을 가함으로서 동일하게 적용할 수 있다는 것을 알아야 한다. 따라서, 위에서 기술된 사항은 첨부된 청구범위의 경계에 의해서 한정된 본 발명의 범위를 한정하기 위하여 취해져서는 안된다.

Claims (17)

  1. 들어오는 아날로그 신호를 수신하기 위하여 결합되어 있는 에이디시 입력부 및 에이디시 출력부를 구비하고 있는 아날로그 디지털 변환기;
    상기 에이디시 출력부에 결합되어 있는 입력부 및 디지털 베이스밴드 출력부를 구비하고 있는 디지털 베이스밴드 변환 회로;
    상기 디지털 베이스밴드 출력부에 결합되어 있는 입력부 및 디지털 휠터 출력부를 구비하고 있는 디지털 휠터 회로; 및
    상기 디지털 휠터 출력부에 결합되어 있는 입력부 및 데이터 출력부를 구비하고 있는 레이크 수신기 회로를 포함하고 있는 것을 특징으로 하는 시디엠에이 수신기.
  2. 제 1 항에 있어서,
    상기 들어오는 신호를 수신하기 위하여 결합되어 있는 신호 입력부, 상기 아날로그 디지털 변환기에 결합되어 있는 출력부 및 에이지시 제어 입력부를 구비하고 있는 자동 이득 제어 증폭기; 및
    제어 신호를 수신하기 위하여 상기 아날로그 디지털 변환기에 결합되어 있는 입력부 및 상기 에이지시 제어 입력부에 결합되어 있는 출력부를 구비하고 있는 이득 제어 회로를 더 포함하고 있고,
    상기 아날로그 디지털 변환기는 입력 포화 수준을 포함하고 있고 그리고 상기 제어 신호는 상기 자동 이득 제어 증폭기의 출력 동력과 상기 아날로그 디지털 변환기의 상기 포화 수준사이의 마진을 나타내는 것을 특징으로 하는 시디엠에이 수신기.
  3. 제 2 항에 있어서,
    크게 상관된 신호들을 제거하기 위하여 디지털 잡음 제거 회로를 더 포함하고 있고, 상기 디지털 잡음 제거 회로는 상기 디지털 휠터 출력부에 결합되어 있는 입력부와 상기 레이크 수신기 입력부에 결합되어 있는 잡음 제거 출력부를 구비하고 있는 것을 특징으로 하는 시디엠에이 수신기.
  4. 제 3 항에 있어서,
    상기 자동 이득 제어 증폭기의 상기 출력 동력은 상기 크게 상관된 신호의 부분 이상을 포함하고 있는 것을 특징으로 하는 시디엠에이 수신기.
  5. 제 2 항에 있어서,
    크게 상관된 신호를 처리하기 위한 상기 디지털 휠터 회로에 결합되어 있는 상관 회로를 더 포함하고 있는 것을 특징으로 하는 시디엠에이 수신기.
  6. 제 4 항에 있어서,
    상기 디지털 베이스밴드 출력부는 아이 채널 데이터열 및 큐 채널 데이털열을 포함하고 있고,
    상기 디지털 휠터 회로는 상기 아이 채널 데이터열을 필터링하기 위한 아이 채널 디지털 휠터 및 상기 큐 채널 데이터열을 필터링하기 위한 큐 채털 디지털 휠터를 포함하고 있으며,
    상기 잡음 제거 회로는 아이 채널 잡음 회로 및 큐 채널 잡음 회로를 포함하고 있으며, 그리고 상기 레이크 수신기는 처리된 아이 채널 데이터열 및 처리된 큐 채널 데이터열을 생성하는 것을 특징으로 하는 시디엠에이 수신기.
  7. 입력부 및 출력부를 구비하고 있는 아나로그 디지털 변환기로서, 상기 아날로그 디지털 변환기는 상기 시디엠에이 신호 및 상기 크게 상관된 신호를 수신하여 시디엠에이 신호 요소 및 크게 상관된 신호 요소를 갖는 응답 디지털 데이터를 생성하며, 상기 아날로그 디지털 변환기는 상기 크게 상관된 신호의 존재를 포함하고 있는 최적의 입력 진폭 범위를 구비하고 있는 아날로그 디지털 변환기; 및
    상기 아날로그 디지털 변환기 출력부에 결합되어 있는 입력부 및 출력부를 구비하고 있는 디지털 잡음 제거 회로로서, 상기 디지털 잡음 제거 회로는 상기 디지털 데이터를 수신하고 그 내측에서 발생하는 크게 미리 상관된 신호 요소를 샘플링하여 그를 기초로하여서 예측된 크게 상관된 신호 요소를 발생시키며, 상기 디지털 잡음 제거 회로는 상기 예측된 크게 상관된 신호 요소를 상기 디지털 데이터로부터 추출하여서 상기 시디엠에이 신호 요소만을 출력하는 디지털 잡음 제거 회로를 포함하고 있는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을 제거하기 위한 시디엠에이 수신기.
  8. 제 7 항에 있어서,
    상기 아날로그 디지털 변환기에 결합되어 있는 입력부 및 상기 디지털 잡음 제거 회로에 결합되어 있는 출력부를 구비하고 있는 디지털 베이스밴드 변환 회로로서, 상기 디지털 베이스밴드 변환 회로는 부정된 데이터를 선택적으로 출력하고, 상기 선택적으로 부정된 데이터의 각각은 직류 오프셋 전압 요소를 포함하고 있는 디지털 베이스밴드 변환 회로;
    상기 디지털 베이스밴드 변환 회로에 결합되어 있는 입력부 및 출력부를 구비한 레이크 수신기로서, 상기 레이크 수신기는 상기 선택적으로 부정된 한쌍 이상의 데이터를 수신하여 가산하며, 상기 가산 동작은 상기 선택적으로 부정된 한쌍 이상의 데이터의 각각내에 포함된 직류 오프셋 전압 요소를 산술적으로 취소하는 레이크 수신기를 더 포함하고 있는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을 제거하기 위한 시디엠에이 수신기.
  9. 제 8 항에 있어서,
    상기 베이스밴드 변환 회로에 결합되어 있는 입력부 및 상기 디지털 잡음 제거 회로에 결합되어 있는 출력부를 구비한 디지털 휠터 회로를 더 포함하고 있고, 상기 디지털 휠터 회로는 상기 시디엠에이 수신기내로 수신된 인접한 대역외 신호를 감쇠하는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을제거하기 위한 시디엠에이 수신기.
  10. 제 9 항에 있어서,
    상기 아날로그 디지털 변환기는 상기 수신된 시디엠에이의 입력 진폭을 지시하는 에이디시 제어 신호 및 크게 상관된 신호들을 발생하기 위한 제어 신호 출력부을 더 포함하고 있고, 상기 시디엠에이 수신기는:
    상기 시디엠에이 및 크게 상관된 신호들을 수신하기 위한 신호 입력부, 에이지시 제어 신호를 수신하기 위한 제어 입력부 및 에이지시 출력 신호를 제공하기 위한 상기 아날로그 디지털 변환기 입력부에 결합되어 있는 신호 출력부를 구비하고 있는 자동 이득 제어 회로로서, 상기 자동 이득 제어 회로는 상기 시디엠에이에 적용된 이득/감쇠 및 크게 상관된 신호들을 변화시키며, 상기 이득/감쇠의 수준은 상기 이득 제어 신호에 의해서 결정되는 자동 이득 제어 회로; 및
    상기 에이디시 제어 신호를 수신하여 상기 에이지시 제어 신호를 생성하기 위한 상기 아날로그 디지털 변환기에 결합되어 있는 이득 제어 회로로서, 상기 이득 제어 회로는, 상기 크게 상관된 신호를 포함하는,상기 에이지시 출력 신호의 진폭이 상기 아날로그 디지털 변환기의 상기 최적의 입력 동력 범위내에 있을 수 있도록 상기 수신된 에이디시 제어 신호에 응답하여 상기 에이지시 제어 신호를 생성하는 이득 제어 회로를 더 포함하고 있는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을 제거하기 위한 시디엠에이 수신기.
  11. 제 10 항에 있어서,
    상기 디지털 잡음 제거 회로는:
    입력부 및 출력부를 구비하고 있는 선형 적응 예측기로서, 상기 선형 적응 예측기는 상기 시디엠에이 요소 및 상기 크게 상관된 신호 요소를 포함하고 있는 상기 디지털 데이터를 수신하고, 그를 기초로 하여서, 예측된 크게 상관된 신호 요소를 발생하며, 상기 예측된 크게 상관된 신호 요소는 연이은 디지털 데이터의 크게 상관된 신호 요소에 실질적으로 대응되는 선형 적응 예측기;
    상기 예측된 크게 상관된 신호 요소의 부정 버젼을 수신하기 위한 제 1 입력부, 크게 상관된 신호 요소를 포함하고 있는 다음에 발생하는 디지털 데이터 워드의 실제적 버젼을 수신하기 위한 제 2 입력부, 및 출력부를 구비하고 있는 제 1 가산기로서, 상기 가산기는 상기 실제로 다음에 발생하는 크게 상관된 신호 요소의 값과 상기 예측된 크게 상관된 신호 요소의 값사이의 차이를 실질적으로 포함하고 있는 차이 신호를 생성하는 제 1 가산기;
    상기 제 1 가산기에 결합된 입력부와 상기 선형 적응 예측기에 결합되어 있는 출력부를 구비한 무게 갱신 회로로서, 상기 무게 갱신 회로는 상기 차이 신호를 수신하여 상기 차이 신호에 기초로한 연이은 예측을 향상시키기 위하여 상기 적응 선형 예측기에 조정 신호를 전송하는 무게 갱신 회로;
    디지털 데이터를 수신하기 위한 입력부 및 엘 샘플 주기에 의해서 지연된 상기 디지털 데이터를 출력하기 위한 출력부를 구비한 신호 지연부로서, 상기 엘 샘플 주기는 상기 예측된 크게 상관된 신호 요소의 값이 상기 실제로 다음에 발생하는 크게 상관된 신호 요소로 도달할 수 있게 하기에 충분한 신호 지연부;
    상기 디지털 데이터의 상기 엘-주기 지연 버젼을 수신하기 위한 상기 엘-유니트 신호 지연부에 결합되어 있는 제 1 입력부, 상기 예측된 크게 상관된 신호 요소를 수신하기 위한 상기 적응 선형 예측기의 상기 출력부에 결합되어 있는 제 2 입력부 및 출력부를 구비하고 있는 제 2가산기로서, 상기 제 2가산기는 상기 시디엠에이 신호 요소만을 실질적으로 생성하는 제 2 가산기를 포함하고 있는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을 제거하기 위한 시디엠에이 수신기.
  12. 제 11 항에 있어서,
    상기 잡음 제거 회로는
    하나 이상의 상기 데이터 워드를 수신하기 위한 입력부를 구비하고 있는 데시메이트-바이-엔 회로로서, 각각은 상기 시디엠에이 및 에이엠피에스 간섭기 요소들, 상기 선형 적응 예측기 입력부에 연결되어 결합되어 있는 제 1 출력부 및 상기 엘-유니트 신호 지연부에 결합되어 있는 제 2 출력부를 포함하고 있으며, 상기 데시메이트-바이-엔 회로는 하나 이상의 데이터 워드의 상기 시디엠에이 요소의 또 다른 예측불가능성을 위하여 매 샘플 주기마다 상기 데이터 워드들의 엔 샘플들을 제거하며, 상기 데시메이션은 상기 에이엠피에스 간섭기 요소를 예측 불가능하도록 하는 데시메이트-바이 엔 회로;
    상기 예측기 출력부에 결합되어 있는 입력부 및 상기 제 2 가산기의 상기 제2 입력부에 결합되어 있는 출력부를 구비한 인터폴레이트-바이-엔 회로로서, 상기 인터폴레이트-바이-엔 회로는 상기 엔 데시메이티트 워드들을 선형적으로 인터폴레이트하여 대체함으로서 상기 데시메이트 데이터 워드를 선형적으로 재구성하는 인터폴레이트-바이-엔 회로를 더 포함하고 있는 것을 특징으로하는 시디엠에이 신호를 수신하여 크게 상관된 신호들을 제거하기 위한 시디엠에이 수신기.
  13. 시디엠에이 신호들을 처리하여, 아날로그 디지털 변환 처리후에, 상기 시디엠에이 신호들에 대응하는 디지털 데이터상에 중첩된 직류 전압을 제거하기 위한 시디엠에이 수신기로서, 상기 시디엠에이 수신기는:
    상기 시디엠에이 신호들을 수신하기위한 입력부 및 상기 신호에 대응하는 아이에프 신호들을 생성하기 위한 출력부를 구비하고 있는 다운컨버터;
    상기 아이에프 신호들을 그에 대응하는 데이터워드들로 변환하기 위하여 상기 다운컨버터에 결합된 아날로그 디지털 변환기;
    상기 데이터 워드들에 플러스 및 마이너스 신호들을 선택적으로 할당하기 위하여 상기 아날로그 디지털 변환기에 결합되어 있는 디지털 베이스밴드 변환 회로;
    상기 플러스 신호의 데이터 워드들의 크기들에 상기 마이너스 신호의 데이터 워드들의 크기를 가산하기 위하여 상기 디지털 베이스밴드 변환 회로에 결합되어 있는 레이크 회로로서, 상기 결과는 상기 데이터 워드들로부터 제거되는 상기 중첩된 직류 전압을 포함하고 있는 레이크 회로를 포함하고 있는 것을 특징으로 하는 시디엠에이 신호들을 처리하여, 아날로그 디지털 변환 처리후에, 상기 시디엠에이신호들에 대응하는 디지털 데이터상에 중첩된 직류 전압을 제거하기 위한 시디엠에이 수신기.
  14. 시디엠에이 신호들을 처리하기 위한 방법으로서,
    시디엠에이 신호를 수신하는 단계;
    시디엠에이 신호 데이터를 생성하기위하여 상기 수신된 시디엠에이 신호를 디지털화하는 단계; 및
    시디엠에이 베이스밴드 데이터를 생성하기 위하여 상기 시디엠에이 신호 데이터를 디지털 주파수 변환하는 단계를 포함하고 있는 것을 특징으로 하는 시디엠에이 신호들을 처리하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 시디엠에이 베이스밴드 데이터를 디지털 필터링하는 단계를 더 포함하고 있는 것을 특징으로 하는 시디엠에이 신호들을 처리하기 위한 방법.
  16. 제 14 항에 있어서,
    상기 수신 단계는 시디엠에이 신호 및 크게 상관된 신호를 수신하기 위한 단계를 포함하고 있고,
    상기 디지털화하는 단계는 [시디엠에이 + 크게 상관된 신호] 데이터를 생성하기 위하여 상기 수신된 시디엠에이 신호 및 상기 크게 상관된 신호를 디지털화하는 단계를 포함하고 있으며;
    [시디엠에이 + 크게 상관된 신호] 베이스밴드 데이터를 생성하기 위하여 상기 [시디엠에이 + 크게 상관된 신호] 데이터를 디지털 주파수 변환하는 단계를 포함하고 있고; 상기 방법은:
    상기 크게 상관된 신호 베이스밴드 데이터를 식별하는 단계; 및
    상기 [시디엠에이 + 크게 상관된 신호] 베이스밴드 데이터로부터 상기 크게 상관된 신호 베이스밴드 데이터를 제거하는 단계를 더 포함하고 있는 것을 특징으로 하는 시디엠에이 신호들을 처리하기 위한 방법.
  17. 제 16 항에 있어서,
    상기 식별하는 단계는:
    상기 [시디엠에이 + 크게 상관된 신호] 베이스밴드 데이터를 데시메이트 하는 단계; 및
    예측된 크게 상관된 베이스밴드 데이터를 생성하기 위하여 상기 데시메이트된 [시디엠에이 + 크게 상관된 신호] 베이스밴드 데이터를 예측하는 단계를 더 포함하고 있고,
    상기 제거하는 단계는 상기 [시디엠에이 + 크게 상관된 신호] 베이스밴드 데이터로부터 상기 예측된 크게 상관된 베이스밴드 데이터를 공제하는 단계를 포함하고 있는 것을 특징으로 하는 시디엠에이 신호들을 처리하기 위한 방법.
KR1020017000316A 1998-07-10 1999-06-28 시디엠에이 수신기 및 동작 방법 KR20010103557A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/113,791 1998-07-10
US09/113,791 US6370133B1 (en) 1998-07-10 1998-07-10 CDMA receiver and method of operation
PCT/US1999/014625 WO2000003493A2 (en) 1998-07-10 1999-06-28 Cdma receiver and method of operation

Publications (1)

Publication Number Publication Date
KR20010103557A true KR20010103557A (ko) 2001-11-23

Family

ID=22351550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000316A KR20010103557A (ko) 1998-07-10 1999-06-28 시디엠에이 수신기 및 동작 방법

Country Status (6)

Country Link
US (1) US6370133B1 (ko)
EP (1) EP1097520A2 (ko)
JP (1) JP2002520942A (ko)
KR (1) KR20010103557A (ko)
TW (1) TW461197B (ko)
WO (1) WO2000003493A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477196B1 (en) * 1999-08-30 2002-11-05 Rockwell Collins, Inc. Direct sequence spread spectrum communications receiver and method for efficient narrow-band signal excision
FI20000700A (fi) * 2000-03-24 2001-09-25 Nokia Mobile Phones Ltd Parannetun tehonsäästöominaisuuden omaava matkapuhelin
DE60031142T2 (de) * 2000-12-13 2007-08-23 Juniper Networks, Inc., Sunnyvale Tuner für digitalen Empfänger mit mehreren Eingangskanälen und Ausgangskanälen
US20020131386A1 (en) * 2001-01-26 2002-09-19 Docomo Communications Laboratories Usa, Inc. Mobility prediction in wireless, mobile access digital networks
US6771720B1 (en) * 2001-03-30 2004-08-03 Skyworks Solutions, Inc. Amplification control scheme for a receiver
KR100767547B1 (ko) * 2001-05-14 2007-10-16 엘지노텔 주식회사 부호분할다중접속용 디지털수신기의 자동이득제어 장치
US7130364B2 (en) * 2002-01-31 2006-10-31 Nokia Corporation Interference dependent ADC headroom adjustment
US6792037B2 (en) 2002-02-28 2004-09-14 Interdigital Technology Corporation Apparatus and method of searching for known sequences
WO2004075502A2 (en) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co. Ltd. Receiving apparatus and method for digital multi-carrier transmission
JP3962785B2 (ja) * 2003-07-02 2007-08-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー シグナル・アナライザ及び周波数領域データ生成方法
WO2005099205A1 (en) * 2004-03-08 2005-10-20 Thomson Licensing Method and apparatus for robust automatic frequency control in cdma systems with constant pilot signals
US20070230635A1 (en) * 2006-04-03 2007-10-04 Leif Wilhelmsson Wireless communication reception with cooperation between agc and digital baseband
JP4242397B2 (ja) * 2006-05-29 2009-03-25 国立大学法人東京工業大学 無線通信装置及び無線通信方法
US8086205B2 (en) * 2008-05-02 2011-12-27 Infineon Technologies Ag Multimode receiver with active blocker suppression
US8111786B2 (en) * 2008-06-11 2012-02-07 Mediatek Inc. Signal converters
RU2541200C1 (ru) * 2013-12-03 2015-02-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Способ формирования сигналов квадратурной амплитудной манипуляции

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268927A (en) * 1992-10-06 1993-12-07 Mayflower Communications Company, Inc. Digital adaptive transversal filter for spread spectrum receivers
US5570349A (en) 1994-06-07 1996-10-29 Stanford Telecommunications, Inc. Wireless direct sequence spread spectrum digital cellular telephone system
US5812542A (en) * 1996-03-18 1998-09-22 Motorola, Inc. Method for determining weighting coefficients in a CDMA radio receiver
US5361276A (en) 1993-09-13 1994-11-01 At&T Bell Laboratories All digital maximum likelihood based spread spectrum receiver
US5422909A (en) 1993-11-30 1995-06-06 Motorola, Inc. Method and apparatus for multi-phase component downconversion
US5640416A (en) * 1995-06-07 1997-06-17 Comsat Corporation Digital downconverter/despreader for direct sequence spread spectrum communications system
US5715516A (en) 1995-10-18 1998-02-03 Cellular Telecom, Ltd. Method and apparatus for wireless communication employing collector arrays
JP2800891B2 (ja) * 1996-12-17 1998-09-21 日本電気株式会社 Ｃｄｍａ方式のマルチコード送信装置
US6097955A (en) * 1997-09-12 2000-08-01 Lucent Technologies, Inc. Apparatus and method for optimizing CPU usage in processing paging messages within a cellular communications system

Also Published As

Publication number Publication date
JP2002520942A (ja) 2002-07-09
US6370133B1 (en) 2002-04-09
EP1097520A2 (en) 2001-05-09
WO2000003493A3 (en) 2000-04-13
WO2000003493A2 (en) 2000-01-20
TW461197B (en) 2001-10-21

Similar Documents

Publication Publication Date Title
US8379760B2 (en) Hybrid heterodyne transmitters and receivers
US7209061B2 (en) Method and system for sampling a signal
EP1588495B1 (en) Mixed technology mems/sige bicmos digitizing analog front end with direct rf sampling
Hentschel et al. Software radio receivers
US7110732B2 (en) Subsampling RF receiver architecture
JP3988877B2 (ja) 無線受信機
KR20010103557A (ko) 시디엠에이 수신기 및 동작 방법
US7873097B1 (en) Systems and methods for concatenation in spread spectrum systems
KR100441867B1 (ko) 원격통신시스템에서의신호처리방법및장치
EP1712005A1 (en) A method of, and receiver for, cancelling interfering signals
WO2005055448A1 (en) New receiver architecture for wireless communication
US7440491B2 (en) Ultra-wideband communications system devices
Valkama et al. Signal processing challenges for applying software radio principles in future wireless terminals: an overview
JP2006512821A (ja) マルチモード受信機
Seo et al. Relationship between ADC performance and requirements of digital-IF receiver for WCDMA base-station
KR100432987B1 (ko) 통신 단말기용 수신 회로 및 수신 회로에서의 신호 처리방법
WO2004098080A1 (en) Analog front end for a digital dual-band intermediate frequency sampling receiver
Pirskanen et al. Quantization and jitter requirements in multimode mobile terminals
Yuce et al. Design and implementation of a multirate sub-sampling front-end in software radio systems
Stefani et al. CDMA system sensitivity to/spl Sigma//spl Delta/A/D conversion
Luy Software configurable receivers
Hueber et al. SDR compliant multi-mode digital-front-end design concepts for cellular terminals
KR20130075623A (ko) Ｄｒｍ＋ 방송 수신 장치
Qian Choice of the Sampling Frequency for the Quadrature RF-sampling Receiver
Wan Digital CDMA multi-carrier demodulator.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application