KR20010100375A - 질화물 반도체막 성장 방법 - Google Patents

Abstract

질화물 반도체막 성장 방법을 제공하기 위한 것으로서, 기판 위에 제 1 GaN 에피 박막층을 형성하고 제 1 질화물 에피 박막층 위에 마스크 물질을 형성한 후, 제 1 질화물 에피 박막층의 소정 영역이 노출되도록 마스크 물질을 식각하여 마스크를 형성하는 단계와, 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시켜 마스크의 소정 영역이 노출되도록 마스크의 측면 및 소정의 상면까지 성장시키는 단계와, 마스크를 제거하고 마스크가 제거된 기판 위에 제 3 질화물 에피 박막층을 후속 성장하는 단계로 구성되며, 측면 성장에 의해 표면으로 전달되는 전파 전위(threading dislocation)의 밀도를 낮추고, 마스크를 중간에 제거하여 줌으로써 마스크와 질화물 에피 박막층 사이에 발생하는 응력을 제거하여 결정학적인 방향의 기울어짐 현상을 억제하여 결함의 밀도를 감소 및 기판 위에 크랙이 발생하지 않는 Ⅲ-Ⅴ족 질화물 반도체의 이종 구조를 형성할 수 있다.

Description

질화물 반도체막 성장 방법{Growing Method for Nitride Semiconductor Film}

본 발명은 고품질 반도체 기판 형성 방법에 관한 것으로, 특히 질화물 반도체막 성장 방법에 관한 것이다.

GaN, InN, AlN 및 그들의 고용체인 Ⅲ-Ⅴ족 질화물 반도체는 UV(ultraviolet)에서 적색에 이르는 LED(light emitting diode), LD(laser diode), 광검출기 등의 광소자와 넓은 밴드 갭(bandgap)을 이용한 고온, 고출력 전자 소자 등에 이용되고 있다.

상기 소자들은 Ⅲ-Ⅴ족 질화물 반도체의 단결정 박막, 즉 에피 박막층으로 구성되며, 우수한 에피 박막을 얻기 위해서는 결함이 적은 동종의 단결정 물질 기판이 필요하다. 그러나 아직까지 GaN 등의 단결정 성장이 어려워 2 인치 이상의 대면적 단결정 기판을 얻기가 어려운 실정이다.

따라서 현재까지 질화물 반도체를 이용한 소자는 대부분 사파이어나 SiC 등의 이종 기판 위에 성장되고 있으나, 질화물 반도체와의 격자 상수 및 열팽창 계수의 차이가 커서 에피 박막 내부의 전위(dislocation), 크랙(crack) 등의 결함이 많이 존재하기 때문에 누설 전류의 통로, 비발광 부위 등으로 작용하여 소자의 성능을 저하시키게 된다.

도 1a 내지 도 1d 는 종래 기술에 따른 GaN 측면 에피 성장 공정을 나타낸 도면이다.

먼저 도 1a 에 도시한 바와 같이, 사파이어, 실리콘, SiC 등의 이종 기판(1) 위에 GaN 에피 박막(2)을 성장한다.

이어, 도 1b 에 도시된 바와 같이 선택적으로 패턴을 형성한 후 도 1c 에 도시된 바와 같이 실리콘 산화물, 실리콘 질화물, 금속 박막층 등의 마스크 물질의 일부분을 식각하여 GaN 에피 박막(2)을 노출하고 마스크(3)를 형성한다. 패턴을 형성한 후, 도 1d 에 도시된 바와 같이 다시 Ⅲ-Ⅴ족 질화물 GaN 에피 박막(4)을 형성한다.

도 2 는 종래 기술에 따른 GaN 측면 에피 성장에 의한 결함 감소를 나타낸 모식도이다.

상기와 같은 측면 에피 성장 방법으로 GaN 기판을 형성할 경우에는 마스크(3)가 형성된 곳의 전파 전위(threading dislocation)가 감소한다. 그러나 측면 에피 성장법에 의해 Ⅲ-Ⅴ족 질화물 반도체막을 형성할 경우에 마스크(3)와 Ⅲ-Ⅴ족 질화물 반도체막인 GaN 에피 박막(4) 사이의 열팽창 계수의 차이에 의한 응력이 발생한다. 특히, GaN 에피 박막(4)의 성장 온도가 비교적 높기 때문에 열팽창 계수의 차이에 의한 응력이 더욱 중요하게 작용한다.

상기 응력은 기판(1) 위에 소자 구조를 형성하였을 때 AlGaN/InGaN/GaN등의 여러 이종 에피층의 계면에서 발생하는 응력에 더해져 소자 구조 내부에 크랙(crack)등의 결함을 발생시켜 소자 성능 및 수명을 저하시킨다. 매우 큰 응력이 발생할 경우에는 마스크(3)로 이용된 박막층이 떨어져 나오기도 한다.

도 3 은 현재 널리 이용되고 있는 사파이어 기판(1) 위에 GaN 에피 박막(4)을 측면 에피 성장법으로 성장한 기판의 결정학적인 방향의 변화 및 표면 형상을 나타낸 도면이다.

화살표는 GaN 에피 박막(4)의 <0001>방향을 나타내며, 이러한 결정학적인 방향의 기울어짐은 크게는 수 도에 이르며, 마스크(3)가 크고 측면 성장이 크게 일어날수록 그 경계에서 결함이 발생한다. 즉, 서로 다른 결정학적 방향을 가지고 측면성장된 GaN 에피 박막(4)이 서로 만나는 부분에는 결정학적인 방향의 기울어짐이 크고 표면이 기울어지며, 측면 성장된 부분의 계면에서 깊은 홈(7)등의 높은 밀도의 결함이 형성된다.

따라서 결함을 줄여주기 위해서는 마스크(3) 영역의 크기를 줄여주어야 하는데, 이 경우 측면 성장법에 의해 결함 밀도가 감소하는 영역이 줄어들게 된다. 이렇듯 평탄한 표면의 기판이 얻어지지 않으면 그 위에 형성되는 소자 구조가 제대로 이루어지지 못할 뿐만 아니라, 공정상의 어려움을 유발한다. 또한 결함 밀도를 낮추기 위해 전체 두께를 크게 할 경우에는 전체 응력의 발생량이 커진다.

이상에서 설명한 종래 기술에 따른 질화물 반도체막 성장 방법은 다음과 같은 문제점이 있다.

기판 위에 소자 구조를 형성할 때 기판의 이종 에피층의 계면에서 발생하는 응력과, 마스크 물질과 Ⅲ-Ⅴ족 질화물 반도체 사이의 열팽창 계수의 차이로 발생하는 응력으로 인해 마스크의 크기가 커질수록 에피층의 결정학적인 방향은 크게 기울어지기 때문에, 측면 성장된 박막층이 서로 만나는 소자 구조 내부에 크랙(crack)등의 높은 밀도의 결함과, 표면의 기울어짐과, 홈(groove) 등이 발생하여 소자 성능과 소자 수명의 저하 및 공정상 어려운 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, GaN 기판을 이용한 LED, LD, 트랜지스터 등의 광소자 및 전자 소자에서, 결함이 적고 내부의 응력이 낮으며 표면 평활도가 우수한 질화물 반도체막 성장 방법을 제공하는데 그 목적이 있다.

도 1 은 종래 기술에 따른 GaN 측면 에피 성장 공정도

도 2 는 종래 기술에 따른 GaN 측면 에피 성장에 의한 결함 감소 모식도

도 3 은 종래 기술에 따른 성장 공정에 의한 결정학적 방향의 기울어짐을 나타낸 표면 형상 모식도

도 4 는 본 발명에 따른 GaN 측면 에피 성장 공정도

*도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : GaN 에피 박막

3 : 마스크 4 : GaN 에피 박막

5 : GaN 에피 박막 6 : GaN 에피 박막

7 : 홈

상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화물 반도체막 형성 방법의 특징은 기판 위에 제 1 질화물 에피 박막층을 형성하는 단계와, 상기 제 1 질화물 에피 박막층 위에 마스크 물질을 형성한 후, 상기 제 1 질화물 에피 박막층의 소정 영역이 노출되도록 상기 마스크 물질을 식각하여 마스크를 형성하는 단계와, 상기 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시켜 상기 마스크의 소정 영역이 노출되도록 마스크의 측면 및 소정의 상면까지 성장시키는 단계와, 상기 마스크를 제거하는 단계와, 상기 마스크가 제거된 기판 위에 제 3 질화물 에피 박막층을 후속 성장하는 단계를 포함하여 구성되는데 있다.

상기 제 1, 제 2 및 제 3 질화물 에피 박막층은 Ⅲ-Ⅴ족의 화합물 반도체이고, 상기 마스크 물질은 실리콘 산화물(), 실리콘 질화물(), Cr, Ti, Ta 중 어느 하나로 형성되고, 상기 마스크의 두께는 50㎚∼3㎛이며, 상기 마스크의 폭은 3∼30㎛이다.

그리고, 상기 노출된 제 1 질화물 에피 박막층의 폭은 1∼10㎛이다.

상기 측면 성장된 제 2 질화물 에피 박막층 사이의 거리는 0.1∼5㎛이며, 상기 측면 성장된 제 2 질화물 에피 박막층 사이의 각도는 45∼100。이며, 상기 제 3 질화물 에피 박막층의 두께는 2∼300㎛이다.

본 발명의 특징에 따른 작용은 기판 위에 마스크를 형성하고 일정 시간 지난 다음 마스크를 제거하는 구성으로 측면 성장법으로 질화물 에피 박막층을 성장시키기 때문에 마스크 위에 성장된 질화물 에피 박막층의 결함 밀도를 줄여 줄 수 있고, 측면 성장시 질화물 에피 박막층이 서로 닿지 않을 때 마스크를 제거하여 줌으로써 마스크와 질화물 에피 박막층 사이의 응력을 제거하여 마스크를 제거하지 않았을 경우 발생하는 마스크 위에서의 결정 방향이 기우는 것을 최소화하며, 이로 인한 결함의 감소 및 표면 평활도의 증진을 얻을 수 있다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 질화물 반도체막 형성 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 4a 내지 도 4d 는 본 발명에 따른 측면 에피 성장 공정도를 나타내는 도면이다.

도 5 는 상기 측면 에피 성장을 중지한 시편의 단면도를 나타낸다.

도 4a 에 도시된 바와 같이, 사파이어, 실리콘, SiC 등의 이종 기판(1) 위에 형성된 GaN 에피 박막(2) 위에 마스크(3)로 이용할 물질을 형성한 후 직선형으로 마스크 물질을 식각하여 측면 성장을 위한 마스크(3) 패턴을 실시한다. 마스크(3) 물질은 실리콘 산화물(), 실리콘 질화물(), Cr, Ti, Ta 등의 금속 박막으로 이루어진다.

도 5 에 도시된 바와 같이, 마스크(3)의 두께는 50㎚∼3㎛이고, 상기 마스크(3)의 폭(m)은 3∼30㎛이며, 마스크(3) 물질이 식각되어 GaN 에피 박막(2)이 드러난 폭(W)은 1∼10㎛이다.

상기와 같은 측면 에피 성장 방법으로 GaN 기판을 형성할 경우에는 전파 전위(threading dislocation)가 감소한다. 즉, GaN 에피 박막(2)이 노출된 부분에서는 아래에 존재하는 결함이 위로 전파되지만, 마스크(3)로 덮인 부분은 측면 성장에 의해 성장이 이루어지기 때문에 아래에서 오는 결함이 없어서 결함 밀도가 낮아지게 된다. 또한 아래에서 전파되는 결함도 측면 성장시 약간 옆으로 기울어지면서 전파되거나, 기울어진 결함끼리 반응하여 위로 전달되지 않으므로 마스크(3)로 덮인 영역은 결함이 적은 영역이 된다.

이어, 도 4b 에 도시된 바와 같이 패턴이 형성된 기판(1) 위에 GaN 에피 박막(5)을 형성시킨다. 이때 측면 성장된 GaN 에피 박막(5)이 서로 만나기 전에 성장을 중지시킨다. 도 5 에 도시된 바와 같이, 측면 성장된 GaN 에피 박막(5) 사이의 거리(d)는 0.1∼5㎛이고, 측면 성장된 GaN 에피 박막(5)의 각도(θ)는 45∼100。이다.

이어, 도 4c 에 도시된 바와 같이, 마스크(3)를 식각하여 제거한다.

그리고 도 4d 에 도시된 바와 같이, 후속 성장을 하여 GaN 에피 박막(6)을 형성하여 두꺼운 GaN 기판을 형성한다. 그리고, 최종 성장된 GaN 기판의 두께(t)는 2∼300㎛이다.

마스크(3)를 제거하면 기판(1)과 마스크(3) 사이에 존재하는 응력과 상기 마스크(3)와 후속 성장된 GaN 에피 박막(6)과의 응력이 작으므로, 상기 방법으로 제작된 GaN 에피 박막(6) 위에 AlGaN/InGaN/GaN등의 이종 에피 박막층 구조를 형성하여도 전위(dislocation) 형성, 크랙(crack) 발생의 결함이 줄어든다.

다음은 마스크 패턴을 이용하여 결함 밀도가 적고 표면 평활도가 우수하며, 내부 응력이 적은 GaN 기판을 형성하는 하나의 실시 예로서 도 4a 내지 도 4d를 참조하여 나타내면 다음과 같다.

먼저, 사파이어 기판(1) 위에 GaN 에피 박막(2)이 2㎛ 일 때까지 성장시킨다.

성장된 GaN 에피 박막(2) 표면에 PECVD 법으로 마스크(3) 물질로등의 유전막을 형성한 후 선택적으로 제거하여 마스크(3)를 형성한다.

상기 마스크(3) 물질인는 건식 식각법을 이용하여 선택적으로 제거한다.

마스크(3) 물질이 제거된 상기 GaN 에피 박막(2)의 노출된 부분(w)이 3㎛, 마스크(3)의 폭(m)이 9㎛로 형성되도록 패턴을 형성한 후, 감광막을 제거하고 산 처리로 세정한 후 흐르는 물에 씻는다.

반응기 내에 상기 기판(1)을 넣고 GaN 에피 박막(5)을 성장하다가, 측면 성장된 영역 사이의 간격이 2㎛ 정도일 때 성장을 멈춘다.

불산을 이용하여 마스크(3)로 이용된박막층을 제거한 후 흐르는 물에 세정한다. 상기 기판(1)을 반응기 내에 넣고 GaN 에피 박막(6)을 5㎛ 정도 더 성장한다.

이상에서 설명한 바와 같은 본 발명에 따른 질화물 반도체막 성장 방법은 다음과 같은 효과가 있다.

첫째, LED, 레이저 다이오드, 광검출기, 고온 및 고출력용 전자 소자 등에 이용되는 질화물 반도체막을 성장함에 있어서, 마스크를 이용한 측면 성장에 의해 상기 반도체막 표면으로 전달되는 전파 전위(threading dislocation)의 밀도를 낮추어 상기 소자의 성능을 향상시키는 효과가 있다.

둘째, 마스크를 중간에 제거하여 마스크와 질화물 반도체막인 GaN 에피 박막층 사이에 발생하는 응력을 제거하여 주기 때문에 결정학적인 방향의 기울어짐과, 표면의 기울어짐 및 홈 형성이 억제되어 이로 인한 결함의 밀도가 감소하고 표면 평활도가 개선되어 상기 소자의 성능을 향상시키는 효과가 있다.

셋째, 마스크를 중간에 제거하여 마스크와 질화물 반도체막인 GaN 에피 박막층 사이에 발생하는 응력을 제거하여 주기 때문에 기판 위에 Ⅲ-Ⅴ족 질화물 반도체의 이종 구조를 형성하여도 크랙등의 결함이 발생하지 않아 상기 소자의 성능을 향상시키는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (9)

1. 기판 위에 제 1 질화물 에피 박막층을 형성하는 단계와,

   상기 제 1 질화물 에피 박막층 위에 마스크 물질을 형성한 후, 상기 제 1 질화물 에피 박막층의 소정 영역이 노출되도록 상기 마스크 물질을 식각하여 마스크를 형성하는 단계와,

   상기 노출된 제 1 질화물 에피 박막층 위에 제 2 질화물 에피 박막층을 성장시켜 상기 마스크의 소정 영역이 노출되도록 마스크의 측면 및 소정의 상면까지 성장시키는 단계와,

   상기 마스크를 제거하는 단계와,

   상기 마스크가 제거된 기판 위에 제 3 질화물 에피 박막층을 후속 성장하는 단계를 포함하여 형성함을 특징으로 하는 질화물 반도체막 성장 방법.
2. 제 1 항에 있어서, 상기 마스크 물질은 실리콘 산화물(), 실리콘 질화물(), Cr, Ti, Ta 중 어느 하나로 형성함을 특징으로 하는 질화물 반도체막 성장 방법.
3. 제 1 항에 있어서, 상기 마스크의 두께는 50㎚∼3㎛임을 특징으로 하는 질화물 반도체막 성장 방법.
4. 제 1 항에 있어서, 상기 마스크의 폭은 3∼30㎛임을 특징으로 하는 질화물 반도체막 성장 방법.
5. 제 1 항에 있어서, 상기 노출된 제 1 질화물 에피 박막층의 폭은 1∼10㎛임을 특징으로 하는 질화물 반도체막 성장 방법.
6. 제 1 항에 있어서, 상기 제 2 질화물 에피 박막층 사이의 거리는 0.1∼5㎛임을 특징으로 하는 질화물 반도체막 성장 방법.
7. 제 1 항에 있어서, 상기 제 2 질화물 에피 박막층 사이의 각도는 45∼100。임을 특징으로 하는 질화물 반도체막 성장 방법.
8. 제 1 항에 있어서, 상기 제 3 질화물 에피 박막층의 두께는 2∼300㎛임을 특징으로 하는 질화물 반도체막 성장 방법.
9. 제 1 항에 있어서, 상기 제 1, 제 2 및 제 3 질화물 에피 박막층은 Ⅲ-Ⅴ족의 화합물 반도체임을 특징으로 하는 질화물 반도체 성장 방법.