KR20010095704A - 플래시 메모리의 쓰기＼읽기 장치 - Google Patents

플래시 메모리의 쓰기＼읽기 장치 Download PDF

Info

Publication number
KR20010095704A
KR20010095704A KR1020000019007A KR20000019007A KR20010095704A KR 20010095704 A KR20010095704 A KR 20010095704A KR 1020000019007 A KR1020000019007 A KR 1020000019007A KR 20000019007 A KR20000019007 A KR 20000019007A KR 20010095704 A KR20010095704 A KR 20010095704A
Authority
KR
South Korea
Prior art keywords
cell array
data
array unit
memory cell
memory
Prior art date
Application number
KR1020000019007A
Other languages
English (en)
Other versions
KR100370153B1 (ko
Inventor
박규하
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0019007A priority Critical patent/KR100370153B1/ko
Publication of KR20010095704A publication Critical patent/KR20010095704A/ko
Application granted granted Critical
Publication of KR100370153B1 publication Critical patent/KR100370153B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 정확한 기준(Reference) 전압으로 각각의 메모리 셀의 데이터를 정확하게 읽어내기 위한 플래시 메모리의 쓰기/읽기 장치로서 복수개의 메모리 셀로 이루어진 메모리 셀 어레이부; 복수개의 기준 셀로 이루어진 기준 셀 어레이부; 상기 메모리 셀 어레이부와 기준 셀 어레이부 사이에 연결되어 각 데이터의 쓰기 동작을 위해 전압을 발생시키는 전압 발생부; 상기 기준 셀 어레이부의 데이터를 이용하여 기준값을 만들어내는 평균 회로부; 그리고 상기 평균 회로부에서 만들어진 상기 기준값과 상기 메모리 셀 어레이부의 데이터값을 비교하여 데이터를 출력하는 센싱회로부로 구성됨을 특징으로 한다.

Description

플래시 메모리의 쓰기＼읽기 장치{Device for Programming and Reading of Flash Memory}
본 발명은 플래시 메모리에 관한 것으로, 특히 멀티레벨 메모리의 데이터를 정확하게 읽어내기 위한 플래시 메모리의 쓰기/읽기 장치에 관한 것이다.
이하, 첨부된 도면을 참고하여 설명하면 다음과 같다.
먼저, 플래시 메모리의 쓰기/읽기 장치를 구성하는 메모리 셀의 구조와 쓰기 동작에 대하여 설명하면 다음과 같다.
상기 메모리 셀의 구성을 보면 소오스/드레인 영역은 반도체 기판과 다른 형의 불순물로 형성되고, 부유게이트는 소오스와 드레인 영역사이의 반도체 기판상에 존재한다.
상기 부유게이트상에는 제어게이트가 형성되어 있고, 상기 반도체 기판과 부유게이트 사이에는 게이트 산화막이 개재되어 서로 절연되어 있다.
상기 부유게이트 아래의 소오스와 드레인 사이의 영역을 채널이라고 하는데, 대개 상기 부유게이트 크기는 소오스와 드레인 사이의 거리, 즉 채널 길이보다 크게 형성된다.
상기 플래시 메모리 셀을 등가회로로 나타내어 설명하면, 도 1과 같다.
도 1은 메모리 셀의 등가회로로서 도 1에 도시한 바와 같이, 일반적으로 플래시 메모리 셀은 부유게이트(3)와 부유게이트(3)를 제어하는 제어게이트(4), 그리고 소오스(1)와 드레인(2)으로 구성된다.
상기 제어게이트(4) 단자에 인가된 전압과 소오소/드레인(1,2) 단자 사이에 인가된 전압을 이용하여 부유게이트(3)로 전자를 주입시켜 셀에 쓰기 동작을 하고, 이 때 전자가 유입되면서 셀의 문턱전압이 증가하는데 원하는 문턱 전압에 도달하면 쓰기 동작을 중지하게 된다.
다음은 상기의 메모리 셀을 이용한 플래시 메모리의 쓰기/읽기 장치의 구성 및 동작 원리를 설명하면 다음과 같다.
도 2는 플래시 메모리의 쓰기/읽기 장치의 구성을 나타낸 구성도이다.
도 2에 도시한 바와 같이, 워드라인(WL)에 쓰기 및 읽기 전압을 공급하기 위한 제 1 전압 발생부(21)와, 상기 제 1 전압 발생부(21)의 전압에 따라 데이터가 기록되는 복수개의 메모리 셀(23a,23b,23c,23d)로 이루어진 메모리 셀 어레이부(23)와, 각 레벨 데이터를 구분하기 위한 복수개의 기준 셀(24a,24b,24c)로 이루어져 기준 데이터가 기록되는 기준 셀 어레이부(24)와, 각각의 메모리 셀(23a,23b, 23c,23d)과 기준 셀(24a,24b,24c)을 비교하여 기록된(Programmed) 데이터(00, 01, 10, 11)를 출력하는 센싱회로부(25)와, 상기 기준 셀 어레이부(24)의 워드라인(WL)에 쓰기 및 읽기 전압을 공급하는 제 2 전압 발생부(22)로 구성된다.
종래의 기술에 따른 플래시 메모리 셀의 쓰기/읽기 장치의 동작 원리를 설명하면 다음과 같다.
먼저 플래시 메모리의 각 셀의 쓰기(Program) 동작을 설명하면, 각각의 메모리 셀(23a,23b,23c,23d)에 네 레벨의 데이터(00,01,10,11) 쓰기 동작을 위하여 4개 레벨의 전압이 필요하다.
예를 들어, 제 1 전압 발생부(21)에서 2, 4, 6, 8 V의 전압을 발생시켜 쓰기 동작을 하는 경우는 각각 전압(예를 들어, 2, 4, 6, 8V)을 인가하여 메모리 셀(23a,23b,23c,23d)에 같은 전류가 흐를 때 쓰기 동작을 멈추면 각각의 멀티레벨메모리 셀(23a,23b,23c,23d)의 문턱전압은 네 개의 레벨로 맞추어진다.
그래서 상기 메모리 셀(23a,23b,23c,23d)들을 읽을 때 00, 01, 10, 11로 읽어내면 각각의 메모리 셀(23a,23b,23c,23d) 한 개에 두 개의 데이터를 쓰고 읽는 방법을 구현할 수 있다.
이 때, 제 1 전압 발생부(21)에서 2, 4, 6, 8 V의 다른 전압을 만들기 위해서는 각각 다른 전압 발생 회로가 적어도 4개는 있어야 한다.
상기 메모리 셀 어레이부(23)에 쓰여진 각각의 데이터(00,01,10,11)를 구분해 내기 위해서는 세 개의 기준값(ref1, ref2, ref3)이 필요하다. 00과 01을 구분하기 위해서 00과 01의 중간기준값(ref1)이 쓰여진 셀이 있어야 하고 마찬가지로 01과 10, 10과 11을 구분하기 위한 중간 기준값(ref2, ref3)이 필요하다.
이 세 개의 기준값(ref1, ref2, ref3)을 만들기 위해 기준 셀 어레이부(24)를 멀티레벨 메모리 셀 어레이부(23)의 쓰기 동작과 마찬가지로 제 2 전압발생부(22)에서 중간 전압값인 각각 3, 5, 7 V의 전압을 발생시켜 쓰기 동작을 하면 문턱전압이 다른 세 개의 기준값(ref1, ref2, ref3)이 만들어진다.
이 때, 상기 제 2 전압발생부(22)는 3, 5, 7 V의 다른 전압을 발생하기 위해서 적어도 3개의 전압 발생 회로가 있어야 한다.
즉, 상기 메모리 셀 어레이부(23)의 데이터를 읽기 위해서는 메모리 셀 어레이부(23)의 워드라인(WL)과 기준 셀 어레이부(24)의 워드 라인(WL)에 동일한 전압을 인가하여 각각의 메모리 셀(23a,23b,23c,23d)의 비트 라인과 각각의 기준 셀(24a,24b,24c)의 비트 라인에 걸리는 전류값을 비교한다.
이 때 각 레벨마다 쓰여진 메모리 셀(23a,23b,23c,23d) 및 기준 셀(24a,24b,24c)은 문턱 전압이 서로 다르기 때문에 셀 전류의 차이가 생기게 된다.
예를 들어, 00의 데이터가 기록된 셀의 경우는 문턱 전압이 가장 낮기 때문에 셀 전류가 가장 많이 흐를 것이고, 11의 데이터가 기록된 셀의 경우는 문턱전압이 가장 높기 때문에 전류가 거의 흐르지 않거나 아주 미세하게 흐를 것이며, 기준 셀(24a,24b,24c)에 흐르는 전류는 메모리 셀(23a,23b,23c,23d)의 각각의 사이에 분포되어 있을 것이다.
그래서 센싱회로부(25)에서 메모리 셀 어레이부(23)와 기준 셀 어레이부(24)의 각각의 전류값을 비교하여 00, 01, 10, 11 중 어느 하나를 출력한다.
그러나 상기와 같은 종래의 플래시 메모리의 쓰기/읽기 장치에 있어서 다음과 같은 문제점이 있다.
첫째, 메모리 셀 어레이부 및 기준 셀 어레이부에 다른 전압을 만들어 공급해야 하는데 이 전압값은 콜렉터 전압(Vcc)에 따라 달라질 수도 있고, 공정 특성상 조금씩 변할 수도 있다.
또한 셀의 문턱전압이 일정하게 유지되는 것이 아니라 어느 정도의 분포를 가지기 때문에 각 레벨의 문턱전압은 어느 정도 분포를 가지면서 좌우로 이동할 수 있다.
그래서 제 2 전압발생부에서 공급하는 전압값도 중간기준값을 가지기보다는어느 한 쪽으로 옮겨갈 수도 있어 기준 레벨값이 메모리 셀의 레벨 데이터값과 중복되는 경우에 데이터 읽기 동작에 문제가 발생한다.
둘째, 여러 가지 다른 전압을 만들어 내기 위한 다른 회로부가 필요하며, 이렇게 만들어진 전압도 각 레벨의 차이가 일정하게 유지되기 힘들어 셀들의 문턱전압 분포는 나빠지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 정확한 기준(Reference)값을 발생시켜 각각의 메모리 셀의 데이터를 정확하게 읽어내기 위한 플래시 메모리의 쓰기/읽기 장치를 제공하는데 그 목적이 있다.
도 1은 플래시 메모리 셀의 등가회로를 나타낸 회로도
도 2는 종래의 기술에 따른 플래시 메모리의 쓰기/읽기 장치의 구성을 나타낸 구성도
도 3은 본 발명에 의한 플래시 메모리의 쓰기/읽기 장치의 구성을 나타낸 구성도
도 4는 본 발명에 의한 플래시 메모리의 쓰기/읽기 장치에 따른 멀티레벨 메모리 셀의 문턱전압에 따른 셀 개수 분포를 나타낸 그래프
도면의 주요 부분에 대한 부호 설명
31 : 전압 발생부 32 : 메모리 셀 어레이부
32a,32b,32c,32d : 메모리 셀 33 : 기준 셀 어레이부
33a,33b,33c,33d : 기준 셀 34 : 센싱회로부
35 : 평균회로부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 플래시 메모리의 쓰기/읽기 장치는 복수개의 메모리 셀로 이루어진 메모리 셀 어레이부와, 복수개의 기준 셀로 이루어진 기준 셀 어레이부와, 상기 메모리 셀 어레이부와 기준 셀 어레이부 사이에 연결되어 각 데이터의 쓰기 동작을 위해 전압을 발생시키는 전압 발생부와, 상기 기준 셀 어레이부의 데이터를 이용하여 기준값을 만들어내는 평균 회로부와, 그리고 상기 평균 회로부에서 만들어진 상기 기준값과 상기 메모리 셀 어레이부의 데이터값을 비교하여 데이터를 출력하는 센싱회로부로 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 플래시 메모리의 쓰기/읽기 장치를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 플래시 메모리의 쓰기/읽기 장치의 구성을 나타낸 구성도이다.
도 3에 도시한 바와 같이, 복수개의 메모리 셀(32a,32b,32c,32d)로 이루어진 메모리 셀 어레이부(32)와 복수개의 기준 셀(33a,33b,33c,33d)로 이루어진 기준 셀 어레이부(33)와, 상기 메모리 셀 어레이부(32)와 기준 셀 어레이부(33)의 사이에 연결되어 각 데이터(00, 01, 10, 11)의 쓰기 동작을 위해 전압을 발생시키는 전압 발생부(31)와, 상기 기준 셀 어레이부(33)의 데이터를 인접한 기준 셀(33a)의 레벨 데이터와 평균을 취하여 3개의 기준값(ref1,ref2,ref3)을 만들어내는 평균 회로부(35)와, 상기 평균 회로부(35)에서 만들어진 상기 기준값과 상기 메모리 셀 어레이부(32)의 데이터값을 비교하여 쓰여진 데이터(00, 01, 10, 11)를 출력(센싱출력)하는 센싱회로부(34)로 구성된다.
본 발명에 의한 플래시 메모리의 쓰기/읽기 장치의 동작 원리를 설명하면 다음과 같다.
먼저 플래시 메모리의 각 메모리 셀의 쓰기 동작을 설명하면, 각각의 메모리 셀 어레이부(32)에 네 개의 레벨 데이터(00,01,10,11)의 쓰기(Program) 동작을 위하여 네 가지의 다른 전압이 필요하다.
예를 들어, 전압 발생부(31)에서 2, 4, 6, 8 V의 전압을 발생시켜 쓰기 동작을 하는 경우 각 전압에서 동일한 전류가 흐를 때 쓰기 동작을 멈추면 메모리 셀 어레이부(32) 및 기준 셀 어레이부(33)의 각 셀들(32a,32b,32c,32d,33a,33b,33c, 33d)의 문턱전압은 네 개의 레벨로 맞추어진다.
이 때, 메모리 셀 어레이부(32)와 같은 전압이 인가되는 기준 셀 어레이부(33)도 각각의 기준 셀(33a,33b,33c,33d)들의 문턱전압이 메모리셀(32a,32b,32c ,32d)의 문턱전압과 동일하게 맞추어져 동일한 데이터(00, 01, 10, 11)가 기록된다.
그래서 상기 메모리 셀(32a,32b,32c,32d)들을 읽을 때 각각 00, 01, 10, 11의 데이터로 읽어내면 메모리 셀(32a,32b,32c,32d) 한 개에 두 개의 데이터를 쓰고 읽는 방법을 구현할 수 있다.
여기서, 메모리 셀 어레이부(32)와 기준 셀 어레이부(33)에 동시에 전압을 인가하는 상기 전압 발생부(31)는 다른 레벨의 전압을 발생하기 위해서 셀의 개수와 동일한 4개의 전압 발생회로가 필요하다.
다음은 메모리 셀 어레이부(32)에 기록되어 있는 데이터를 읽는 방법이다.
도 4는 문턱전압에 따른 셀 개수의 분포를 나타낸 그래프로서, 도 4에 도시한 바와 같이, 상기 메모리 셀 어레이부(32)에 쓰여진 네 개의 레벨의 데이터(00,01,10,11)를 구분해 내기 위해서 세 개의 기준값(ref1, ref2, ref3)이 필요하다.
즉, 00과 01을 구분하기 위한 00과 01의 평균값인 기준값(ref1)이 필요하고, 마찬가지로 01과 10, 10과 11을 구분하기 위한 평균값인 기준값(ref2,ref3)이 필요하다.
상기 세 개의 기준값(ref1, ref2, ref3)은 상기 전압 발생부(31)에서 메모리 셀 어레이부(32)와 기준 셀 어레이부(33)에 동시에 인가하여 메모리 셀 어레이부(32)의 쓰기 동작과 동일하게 기준 셀 어레이부(33)에서도 00, 01, 10, 11의 네 개의 레벨 데이터의 쓰기 동작을 하고, 상기 기준값(ref1, ref2, ref3)을 만들어내기 위해 평균 회로부(35)에서 기준 셀 어레이부(33)에 씌여져 있는 00과 01, 01과 10, 10과 11의 데이터를 각각 평균하여 그 평균값을 기준값(ref1, ref2, ref3)으로 출력한다.
이 때, 상기 평균 회로부는 기준 셀 어레이부(33)의 셀의 개수보다 하나 적은 개수의 평균 회로로 구성되고, 여기서는 3개의 평균 회로로 구성된다.
이어, 상기 메모리 셀 어레이부(32)에 쓰여져 있는 각각의 데이터(00, 01, 10, 11)와 상기 평균회로부(35)에서 출력된 기준값(ref1, ref2, ref3)을 센싱회로부(34)에서 비교/증폭하여 네 개의 레벨 데이터(00, 01, 10, 11)중 어느 하나의 값을 출력(센싱출력)으로 내어 읽기동작을 한다.
이상에서 설명한 바와 같이 본 발명에 의한 플래시 메모리의 쓰기/읽기 장치에 있어서 다음과 같은 효과가 있다.
첫째, 상대적으로 레이아웃 면적을 많이 차지하는 전압 발생회로가 7개에서 4개로 줄어들기 때문에 칩 크기를 줄일 수 있다.
둘째, 00, 01, 10, 11의 데이터 분포가 변하더라도 메모리 셀부와 동시에 같은 전압값으로 쓰기 동작을 한 기준 셀부의 4개의 레벨 데이터를 이용하여 기준값을 만들기 때문에 각각의 기준값은 항상 각 레벨의 중앙에 위치할 수 있다(도 4 참고).
셋째, 읽기 동작시 메모리 셀 어레이부 및 기준 셀 어레이부의 문턱전압 분포에 의해 발생되는 에러(Error)를 감소시켜 읽기 특성 개선 및 수율(Yield)을 향상시킬 수 있다.

Claims (4)

  1. 복수개의 메모리 셀로 이루어진 메모리 셀 어레이부;
    복수개의 기준 셀로 이루어진 기준 셀 어레이부;
    상기 메모리 셀 어레이부와 기준 셀 어레이부 사이에 연결되어 각 데이터의 쓰기 동작을 위해 전압을 발생시키는 전압 발생부;
    상기 기준 셀 어레이부의 데이터를 이용하여 기준값을 만들어내는 평균 회로부; 그리고
    상기 평균 회로부에서 만들어진 상기 기준값과 상기 메모리 셀 어레이부의 데이터값을 비교하여 데이터를 출력하는 센싱회로부로 구성됨을 특징으로 하는 플래시 메모리의 쓰기/읽기 장치.
  2. 제 1 항에 있어서,
    상기 평균 회로부는 기준 셀 어레이부의 셀의 개수보다 하나 작은 개수의 평균회로로 구성됨을 특징으로 하는 플래시 메모리의 쓰기/읽기 장치.
  3. 제 1 항에 있어서,
    상기 전압발생부는 상기 메모리 셀 어레이부의 셀 개수와 동일한 개수의 전압 발생회로로 구성됨을 특징으로 하는 플래시 메모리의 쓰기/읽기 장치.
  4. 제 1 항에 있어서,
    상기 평균회로부에서는 기준 셀 어레이부의 인접한 2개의 셀들의 데이터의 평균값을 구하는 회로로 구성됨을 특징으로 하는 플래시 메모리의 쓰기/읽기 장치.
KR10-2000-0019007A 2000-04-11 2000-04-11 플래시 메모리의 쓰기/읽기 장치 KR100370153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0019007A KR100370153B1 (ko) 2000-04-11 2000-04-11 플래시 메모리의 쓰기/읽기 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0019007A KR100370153B1 (ko) 2000-04-11 2000-04-11 플래시 메모리의 쓰기/읽기 장치

Publications (2)

Publication Number Publication Date
KR20010095704A true KR20010095704A (ko) 2001-11-07
KR100370153B1 KR100370153B1 (ko) 2003-02-05

Family

ID=19663536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0019007A KR100370153B1 (ko) 2000-04-11 2000-04-11 플래시 메모리의 쓰기/읽기 장치

Country Status (1)

Country Link
KR (1) KR100370153B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958901B1 (ko) * 2002-02-28 2010-05-20 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060488B1 (ko) 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958901B1 (ko) * 2002-02-28 2010-05-20 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치

Also Published As

Publication number Publication date
KR100370153B1 (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
US7254063B2 (en) Non-volatile semiconductor memory device and method for reading the same
KR100681225B1 (ko) 정확한 내부기준전압을 발생하는 반도체 메모리 장치
US7352637B2 (en) Reference current generating circuit of nonvolatile semiconductor memory device
US6831858B2 (en) Non-volatile semiconductor memory device and data write control method for the same
US6768682B2 (en) Nonvolatile semiconductor memory and method for controlling programming voltage of nonvolatile semiconductor memory
US7420863B2 (en) Nonvolatile semiconductor memory device which stores multivalue data
JP2005222625A (ja) 不揮発性半導体記憶装置
KR100648295B1 (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR19990076161A (ko) 플래쉬 메모리 장치의 센스 앰프 회로
US5469397A (en) Semiconductor memory device with a reference potential generator
US7315475B2 (en) Non-volatile semiconductor memory device
US5708602A (en) Non-volatile semiconductor memory device and method for verifying operating of the same
KR960003965B1 (ko) 변화할 수 있는 전원전압하에 데이타를 정확하게 판독할 수 있는 반도체 메모리장치
KR100708914B1 (ko) 칩 전체를 통한 플래시 메모리 워드라인 트래킹
US6147912A (en) Non-volatile semiconductor memory and method for reading data stored therein
KR20070018598A (ko) 노어 플래시 메모리 장치 및 그것의 프로그램 방법
KR100413997B1 (ko) 불휘발성 반도체 메모리
KR100370153B1 (ko) 플래시 메모리의 쓰기/읽기 장치
KR100594411B1 (ko) 비휘발성 반도체 기억 장치 및 전압·전류 특성 조정 방법
US7376019B2 (en) Nonvolatile semiconductor memory
JP2007109360A (ja) 半導体記憶装置の読み出し方法及び半導体記憶装置
US6934185B2 (en) Programming method for non volatile multilevel memory cells and corresponding programming circuit
KR100323870B1 (ko) 플래쉬메모리장치의센스앰프회로
JP4047003B2 (ja) 半導体記憶装置
KR20000027296A (ko) 플래쉬 메모리셀의 로우 디코더 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee