KR20010095611A - 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법 - Google Patents

전자기기간의 전송 데이터 인터페이스 장치 및 그 방법 Download PDF

Info

Publication number
KR20010095611A
KR20010095611A KR1020000018871A KR20000018871A KR20010095611A KR 20010095611 A KR20010095611 A KR 20010095611A KR 1020000018871 A KR1020000018871 A KR 1020000018871A KR 20000018871 A KR20000018871 A KR 20000018871A KR 20010095611 A KR20010095611 A KR 20010095611A
Authority
KR
South Korea
Prior art keywords
main processor
host
data
peripheral device
data communication
Prior art date
Application number
KR1020000018871A
Other languages
English (en)
Other versions
KR100331392B1 (ko
Inventor
김재우
김우진
Original Assignee
박지환
씨아이토피아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박지환, 씨아이토피아 주식회사 filed Critical 박지환
Priority to KR1020000018871A priority Critical patent/KR100331392B1/ko
Publication of KR20010095611A publication Critical patent/KR20010095611A/ko
Application granted granted Critical
Publication of KR100331392B1 publication Critical patent/KR100331392B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 호스트 내의 메인 프로세서와 주변 기기 내 목표 디바이스간의 직접적인 데이터 통신 경로 설정을 통해 호스트와 주변 기기간의 고속 데이터 통신을 실현할 수 있도록 한 전자기기간의 전송 데이터 인터페이스 기법에 관한 것으로, 이를 위하여 본 발명은, 종래 방법에서와 같이 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 경유하여 최종 목적지인 종속 디바이스와 데이터 통신을 수행하도록 하지 않고, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하도록 함으로써, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신 속도를 대폭 개선할 수 있는 것이다.

Description

전자기기간의 전송 데이터 인터페이스 장치 및 그 방법{APPARATUS AND METHOD FOR INTERFACING TRANSMISSION DATA BETWEEN TWO ELECTRONIC DEVICE EACH HAVING AT LEAST A MAIN PROCESSOR}
본 발명은 전자기기간에 전송 데이터를 인터페이스하는 기법에 관한 것으로,더욱 상세하게는 PC 시스템에 연결되어 전송 데이터를 인터페이스하는 데 적합한 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법에 관한 것이다.
잘 알려진 바와 같이, 사용자가 각 전자기기들을 이용하는 데 있어서 기기 간에 데이터 통신을 수행하는 경우가 흔히 발생, 예를 들면 임의의 자료 데이터를 프린트하기 위해 PC 시스템에서 프린터로 데이터를 전송받는 경우, 임의의 픽쳐를 스캐닝하기 위해 PC 시스템이 스캐너로부터 데이터를 전송하는 경우, 네트워크를 통해 다운로드 받은 MP3 음악 파일을 PC 시스템에서 MP3 플레이어로 전송하는 경우 등과 같이 전자기기간에 데이터 통신을 수행하는 경우가 매우 빈번하게 발생하고 있다. 이하, PC 시스템을 호스트라 하고, 프린터, 스캐너, MP3 플레이어 등을 주변 기기라 총칭한다.
이때, PC 시스템과 주변 기기간의 데이터 통신에는 패러러 프린터 포트(LPT)가 주로 사용되는 데, 이 패러럴 포트로는 양방향 패러럴 포트(Bi-Directional Parallel Port), 확장 패러럴 포트(Extended Parallel Port : EPP), 확장 가능 패러럴 포트(Extended Capabilities Parallel Port : ECP) 등이 사용된다. 여기에서, ECP 포트를 사용한 ECP 핸드셰이크(Handshake) 방식은 ECP 포트간에 최대 2Mcps(character per second)의 속도로 양방향 통신을 수행할 수 있다.
따라서, 상기한 바와 같은 고속의 통신 포트를 활용하기 위해서는 내부 클럭 속도가 높은 PC 시스템 또는 수십 MHz 프로세서 유닛을 가진 기기에서 서로간에 양방향 통신을 수행할 필요가 있다.
즉, 패러럴 포트가 EPP/ECP 모드를 지원할 경우에 포트에서 낼 수 있는 최고속도는 2Mcps가 되는 데, ECP 포트간에 통신을 할 경우 ECP 핸드셰이크라는 통신 방법을 통해 호스트에서 Host-Ack, Host-Clk, Periph-Ack, Reverse-Request 등의 제어신호를 이용하여 주변 기기와 상호 데이터 교환을 수행한다. 이때, 부가적으로 가변 길이 부호화(Run Length Encoding : RLE) 등의 기법을 적용하여 전송할 데이터를 N : 1(예를 들면, 64 : 1 등)로 압축하여 통신을 수행할 수도 있는 데, 이러한 패러럴 포트의 부가적인 기능을 원활하게 지원하기 위해서는 주변 기기의 메인 프로세서가 통신 이외에 엔코딩/디코딩 작업을 동시에 수행할 수 있어야만 한다.
따라서, 호스트와 주변 기기와의 데이터 통신에 사용되는 고속의 통신 포트를 원활하게 활용하고, 또한 부가적인 기능 등을 원활하게 지원하기 위해서는 주변 기기의 구성 회로 및 메인 프로세서가 높은 클럭 속도를 가져야만 한다.
한편, 통신 포트를 통해 호스트(즉, PC 시스템)에 연결되는 주변 기기, 예를 들면 프린터, 스캐너, MP3 플레이어 등의 기기들은 각각의 기기들이 갖는 기능을 수행하기에 충분한 정도의 클럭 속도를 갖는 메인 프로세서 유닛들을 장착하게 되는 데, 이것은 필요 이상의 클럭 속도를 갖는 메인 프로세서(즉, 고가의 메인 프로세서)를 장착하는 경우 그로 인해 주변 기기 자체의 제조 비용을 불필요하게 상승하는 것을 억제하기 위해서이다.
즉, 주변 기기의 제조 비용 중 메인 프로세서가 차지하는 비용이 다른 디바이스에 비해 상대적으로 매우 높기 때문에 고가의 메인 프로세서를 장착하는 경우 바로 주변 기기 자체 가격의 급격한 상승으로 이어지며, 이것은 곧 가격 경쟁력의 현저하게 저하를 초래하기 때문이다.
따라서, 호스트에 장착되는 메인 프로세서는 그 기능을 손쉽게 구현할 수 있을 만큼 상대적으로 매우 높은 클럭 속도를 가진 반면에 통신 포트를 통해 호스트에 연결되는 각종 주변 기기에 장착되는 메인 프로세서들은 그 클럭 속도가 호스트에 장착된 메인 프로세서에 비해 상대적으로 낮은 실정이다.
도 3은 종래 방법에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도이다.
도 3을 참조하면, PC 시스템(310)내 도시 생략된 메인 프로세서에서는 주변 기기(320)로 전송할 데이터가 발생하면, ECP 포트를 사용한 ECP 핸드셰이크 방식을 통해 주변 기기(320)와의 데이터 통신을 수행, 즉 각종 제어신호와 함께 전송 데이터를 통신 포트 및 외부 버스를 통해 주변 기기(320)내의 메인 프로세서(322)로 전달하고, 메인 프로세서(322)에서는 전달받은 자신의 클럭 속도에 따라 PC 시스템(310)으로부터 수신 받은 제어신호 및 데이터를 처리한 후 전송 데이터의 수신처라고 볼 수 있는 종속 디바이스(324)로 전달한다.
따라서, 종속 디바이스(324)에서는 메인 프로세서(322)를 통해 전달받은 전송 데이터를 처리(예를 들면, 저장, 판독 및 인출 등)하게 된다. 여기에서, 종속 디바이스(324)로서는, 예를 들면 RAM, ROM 등을 들 수 있으며, 이러한 종속 디바이스들은 그 데이터 처리 특성상 메인 프로세서에 비해 상대적으로 높은 클럭 속도를 갖는다.
또한, 종래 방법에 따른 데이터 인터페이스 방법은, 주변 기기(320)내의 종속 디바이스(324)로부터 데이터를 가져오는 경우에도 마찬가지로 메인프로세서(322)를 경유하여 가져오게 된다.
즉, 종래 방식에서는 PC 시스템(310)내 메인 프로세서에서 통신 포트를 통해 전달하고자 하는 전송 데이터를 주변 기기(320)내의 메인 프로세서(322)를 통해 최종 전달 목적지인 종속 디바이스(324)로 전달하거나 혹은 메인 프로세서()를 경유하여 종속 디바이스(324)로부터 원하는 데이터를 가져오는 방식을 취하고 있다.
이 경우, PC 시스템(310)과 주변 기기(320)간에 최고의 속도로 데이터 통신을 수행하기 위해서는 주변 기기(320)에 장착된 메인 프로세서(322)가 클럭 신호 또는 제어신호에 대하여 충분하게 제어할 수 있을 정도의 속도를 지원해 주어야 한다.
그러나, 상술한 바와 같은 방식으로 데이터 통신을 수행하는 종래 방법의 경우, 앞에서 이미 언급한 바와 같은 이유로 인해, PC 시스템(310)내 메인 프로세서의 수행 속도에 비해 상대적으로 낮은 수행 속도를 갖기 때문에 실제 ECP 포트가 낼 수 있는 속도 만큼 통신을 제대로 내지 못하게 되는 결과가 초래되면, 이러한 결과는 결국 사용자에 대한 서비스 저하(즉, 데이터 통신 지연으로 인한 사용자 대기 시간의 과다 등)로 이어지는 문제를 갖는다.
따라서, 양방향 패러럴 통신 포트를 이용하여 호스트와 주변 기기간에 데이터 통신을 수행할 때, 주변 기기에 높은 클럭 속도(즉, 호스트에 장착된 메인 프로세서의 클럭 속도에 대응 가능한 정도의 높은 클럭 속도)를 갖는 메인 프로세서(즉, 고가의 메인 프로세서)를 장착하지 않으면서도(즉, 주변 기기의 제조 비용 상승을 억제하면서도) 양방향 패러럴 통신 포트가 수용 가능한 최대 속도로 데이터통신이 가능한 기법을 개발할 수만 있다면, 사용자에 대한 서비스 품질을 향상시킬 수 있을 뿐만 아니라 차별화된 서비스 제공을 통해 주변 기기 자체의 시장 경쟁력을 대폭 증진시킬 수 있을 것이다.
예를 들어, 종래 방식에 따라 PC 시스템에 MP3 플레이어를 연결하여 MP3 음악 파일을 하나 다운로드 받는 데 대략 50 - 60 초 정도의 시간이 소요된다고 가정할 때, MP3 플레이어에 높은 클럭 속도를 갖는 고가의 메인 프로세서를 장착함이 없이, 다운로드 소요 시간을 대략 15 - 20 초 정도로 절감할 수만 있다면, 사용자에 대한 서비스 품질의 향상은 물론 타사 제품과의 차별화를 도모할 수 있을 것이며, 이것은 곧 제품의 시장 경쟁력 상승으로 이어질 것이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 호스트 내의 메인 프로세서와 주변 기기 내 목표 디바이스간의 직접적인 데이터 통신 경로 설정을 통해 호스트와 주변 기기간의 고속 데이터 통신을 실현할 수 있는 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 일 관점에 따른 본 발명은, 양방향 패러럴 통신 포트를 통해 연결된 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 장치에 있어서, 사용자 조작에 응답하여 상기 주변 기기와의 데이터 통신을 제어하는 적어도 하나의 메인 프로세서를 포함하는 상기 호스트; 제어신호 라인과 데이터 신호 라인 버스를 통해 상기 호스트의 메인 프로세서와 연결되는 상기 주변 기기 내의메인 프로세서; 및 상기 주변 기기의 메인 프로세서와 공통으로 상기 데이터 신호 라인 버스에 연결되는 상기 주변 기기 내의 종속 디바이스를 포함하고, 상기 주변 기기의 메인 프로세서는 상기 호스트의 메인 프로세서로부터 상기 종속 디바이스와의 데이터 통신을 요구받을 때 상기 데이터 신호 라인 버스의 제어권을 상기 종속 디바이스에게 양도함으로써, 상기 호스트의 메인 프로세서와 상기 종속 디바이스간에 데이터 통신이 직접 실행되도록 제어하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치를 제공한다.
상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 양방향 패러럴 통신 포트를 통해 서로 연결되며, 적어도 하나의 메인 프로세서 및 종속 디바이스를 각각 갖는 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 방법에 있어서, 상기 호스트와 주변 기기와의 데이터 통신 요구가 발생하면, 제어신호 라인을 통해 그에 상응하는 데이터 통신 요구용 제어신호를 발생하여 상기 주변 기기의 메인 프로세서로 전달하는 과정; 상기 데이터 통신 요구용 제어신호에 응답하여 상기 호스트와 상기 주변 기기간에 연결된 데이터 신호 라인 버스의 제어권을 상기 주변 기기의 종속 디바이스로 양도하는 과정; 상기 호스트의 메인 프로세서에 상기 버스 제어권의 양도 결과를 통지하여 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신 경로를 설정하는 과정; 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신을 수행하는 과정; 및 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신이 종료될 때, 상기 양도된 버스 제어권을 상기 주변 기기의 메인 프로세서로 복귀시키는 과정으로 이루어진 전자기기간의 전송 데이터 인터페이스 방법을 제공한다.
도 1은 본 발명의 바람직한 실시예에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도,
도 2는 본 발명에 따라 전자기기간에 전송 데이터를 고속으로 인터페이스하는 과정을 도시한 플로우챠트,
도 3은 종래 방법에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도.
＜도면의 주요부분에 대한 부호의 설명＞
110 : PC 시스템 120 : 주변 기기
122 : 메인 프로세서 124 : 신호 변환 블록
126 : 종속 디바이스
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 양방향 통신 포트를 통해 상호 연결되는 호스트(즉, PC 시스템)와 주변 기기(예를 들면, 프린터, 스캐너, MP3 플레이어, 디지털 카메라 등)간에 데이터 통신을 수행할 때, 주변 기기 내의 메인 프로세서가 아닌 데이터 전송의 목적지인 주변 기기 내의 종속 디바이스(예를 들면, RAM, ROM 등)와 호스트 내의 메인 프로세서간에 직접 데이터 통신을 수행하도록 한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도이다.
도 1을 참조하면, PC 시스템(110)은, 메인 프로세서, 각종 OS 프로그램, 인터넷 익스플로러 등이 탑재된 전형적인 PC인 것으로, 모뎀, 전용선 등을 통해 인터넷 접속이 가능하며, 또한 양방향 통신 포트와 외부 버스를 통해 주변 기기(120), 예를 들면 프린터, 스캐너, MP3 플레이어 등과 주변 기기와 연결, 즉 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)와 연결되고 데이터 신호 라인(DSL)을 통해 메인 프로세서(122) 및 종속 디바이스(126)와 공통으로 연결되어 데이터 통신을 수행한다. 여기에서, PC 시스템(110)과 주변 기기(120)는 ECP 포트 등을 통해 상호 접속되어 데이터 통신(즉, 데이터를 전송하거나 데이터를 받아 옴)을 수행한다.
일예로서, 주변 기기(120)가 프린터인 경우라 가정할 때, 사용자가 PC 시스템(110)을 조작하여 임의의 자료 또는 문서에 대한 프린팅을 선택하면, 제어신호 라인(CSL) 상에 데이터 통신 제어 및 프린팅을 위한 각종 제어신호를 발생하여 주변 기기(120) 내의 메인 프로세서(122)로 전달하고, 메인 프로세서(122)로부터 제공되는 버스 제어권 양도 통지에 응답하여 주변 기기(120)내의 종속 디바이스(126)와 데이터 통신을 수행, 즉 데이터 신호 라인(DSL)을 통해 프린팅하고자 하는 자료 데이터를 종속 디바이스(126)로 전달한다. 여기에서, 종속 디바이스(126)는, 예를 들어 메인 프로세서(122)보다 적어도 빠른 수행 속도를 갖는 RAM, ROM 등과 같은 디바이스이다.
또한, PC 시스템(110)내의 메인 프로세서는 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)로부터 데이터 통신 종료가 통보될 때 주변 기기(120)내의 메인 프로세서(122) 또는 종속 디바이스(126)와의 데이터 통신을 종료한다.
한편, 주변 기기(120)내의 메인 프로세서(122)는, 예를 들면 주변 기기(120)의 각 기능을 전반적으로 제어하는 마이크로 프로세서인 것으로, 제어신호라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서로부터 데이터 통신을 위한 각종 제어신호(예를 들면, Host-Ack, Host-Clk, Periph-Ack, Reverse-Request 등)가 입력되면, 입력된 제어신호를 분석하여 해당 제어신호가 종속 디바이스(126)로의 접속을 위한 제어신호인 것으로 판단될 때, 자신과 종속 디바이스(126)에 공통으로 연결된 데이터 신호 라인(외부 버스)의 제어권을 종속 디바이스(126)에게 양도하여 종속 디바이스(126)가 PC 시스템(110)과 직접 데이터 통신을 수행할 수 있도록 제어하며, 이러한 버스 제어권의 양도를 제어신호 라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서에 통보한다.
다음에, 종속 디바이스(126)는, 예를 들어 메인 프로세서(122)보다 적어도 빠른 수행 속도를 갖는 RAM, ROM 등과 같은 디바이스인 것으로, 메인 프로세서(122)로부터 버스 제어권 양도 통지가 오면 이에 응답하여 신호 변환 블록(124)을 경유하는 데이터 신호 라인(DSL)을 통해 PC 시스템(110)내의 메인 프로세서와 데이터 통신을 수행, 예를 들어 데이터 신호 라인(DSL)을 통해 프린팅 등을 위한 자료 데이터를 전달받거나 혹은 인터넷을 통해 다운로드 받은 MP3 음악 파일 데이터를 전달받거나 데이터 신호 라인(DSL)을 통해 자신이 저장하고 있는 데이터를 PC 시스템(110)내의 메인 프로세서에게 전달한다.
여기에서, 신호 변환 블록(124)은 PC 시스템(110)내의 메인 프로세서로부터 전송되어 오는 디지털 신호에 혼입된 노이즈를 제거하거나 디지털 신호를 기설정된 소정 레벨로 증폭하는 것으로, 이러한 신호 변환 블록(124)을 데이터 신호 라인(DSL) 상에 삽입하는 것은 종속 디바이스(126)에서의 안정적인 동작을 위해서이다.
따라서, 본 발명은, 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 통해 최종 목적지인 종속 디바이스로 데이터를 전달하거나 데이터를 가져오도록 하는 전술한 종래 기술과는 달리, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신(즉, 데이터의 송수신)을 수행하도록 하기 때문에, 주변 기기의 메인 프로세서로서 높은 수행 속도를 갖는 고가의 프로세서를 채용함이 없이도 호스트와 주변 기기와의 데이터 통신(즉, 데이터 송수신) 속도를 대폭 개선할 수 있다.
다음에, 상술한 바와 같은 구성을 갖는 전자기기간 데이터 인터페이스 장치를 이용하여 본 발명에 따라 고속의 데이터 통신을 수행하는 과정에 대하여 설명한다.
도 2는 본 발명에 따라 전자기기간에 전송 데이터를 고속으로 인터페이스하는 과정을 도시한 플로우챠트이다.
도 2를 참조하면, 호스트, 즉 PC 시스템(110)에서는 대기 모드를 수행하는 중에(단계 202), 사용자의 조작에 따라 주변 기기(120)로의 데이터 전송 명령 또는 주변 기기(120)로부터의 데이터 수신 명령이 발생하는 지의 여부를 체크하는 데(단계 204), 여기에서의 체크 결과 주변 기기(120)로의 데이터 전송 명령 또는 데이터 수신 명령이 발생하면, PC 시스템(110)내의 메인 프로세서에서는 데이터 통신을 위한 제어신호를 발생하여 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)에게 전달한다(단계 206).
이때, 제어신호 라인(CSL) 상에 발생하는 데이터 통신용 제어신호로서는, 예를 들면 프린팅을 위한 데이터 전송 제어신호(주변 기기가 프린터인 경우), MP3 음악 파일의 전송을 위한 제어신호(주변 기기가 MP3 플레이어인 경우), 스캐닝 데이터 인출(또는 판독) 제어신호(주변 기기가 스캐너인 경우), 화상 데이터 편집을 위한 화상 데이터 인출 제어신호(주변 기기가 디지털 카메라인 경우) 등이 있다.
이어서, 주변 기기(120)내의 메인 프로세서(122)에서는 제어신호 라인(CSL)을 통해 입력된 제어신호를 분석하여 해당 제어신호가 종속 디바이스(126)로의 접속을 위한 제어신호인지의 여부를 체크하고, 체크 결과 종속 디바이스(126)로의 접속을 위한 제어신호인 것으로 판단될 때, 종속 디바이스(126)에게 버스 제어권을 양도한 후(단계 208), 제어신호 라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서에게 버스 제어권을 종속 디바이스(126)로 양도했음을 통지한다(단계 210).
따라서, PC 시스템(110)내의 메인 프로세서와 주변 기기(120)내의 종속 디바이스(126)는 데이터 신호 라인(DSL)을 통해 데이터 통신을 수행, 즉 PC 시스템(110)내의 메인 프로세서가 데이터 신호 라인(DSL)을 통해 임의의 데이터(예를 들면, 프린팅을 위한 자료 데이터, MP3 음악 파일 데이터 등)를 주변 기기(120)내의 종속 디바이스(126)로 전송하거나 혹은 주변 기기(120)내의 종속 디바이스(126)로부터 필요한(또는 요구받은) 데이터(예를 들면, 스캐닝 데이터, 화상 데이터 등)를 인출하여 가져오는 데이터 통신을 수행한다(단계 212).
다음에, 상술한 바와 같은 과정을 통해 주변 기기(120)내의 종속디바이스(126)와 데이터 통신을 수행하는 중 PC 시스템(110)내의 메인 프로세서에서는 데이터 통신의 종료 여부를 체크하는 데(단계 214), 여기에서의 체크 결과 데이터 통신이 종료된 것으로 판단되면, PC 시스템(110)내의 메인 프로세서에서는 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)로 통신 완료를 통보한다(단계 216).
따라서, 주변 기기(120)내의 메인 프로세서(122)에서는, 통신 종료 통보에 응답하여, 자신이 종속 디바이스(126)에게 양도한 버스 제어권을 회수한다(단계 218). 즉, 데이터 신호를 송수신하는 데 이용되는 버스의 제어권이 다시 메인 프로세서(122)에게 넘겨지게 되며, 이러한 일련의 과정들을 통해 PC 시스템(110)내 메인 프로세서와 주변 기기(120)내 종속 디바이스(126)간의 데이터 통신이 종료된다.
그러므로, 본 발명에 따른 데이터 인터페이스 방법은, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하기 때문에, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신(즉, 데이터 송수신) 속도를 대폭 개선할 수 있다.
즉, 잘 알려진 바와 같이, 주변 기기가 가지는 RAM, ROM 등은 메인 프로세서보다 빠른 수행 속도를 갖는다. 예를 들어, RAM을 캐시 디바이스로 사용하기도 하고, ECP 포트나 플로피 디스크 드라이브 등의 경우에도 접근 속도를 높이기 위하여 DMA(Direct Memory Access) 라는 방식을 사용할 정도로 메모리는 속도가 빠르다. 따라서, 본 발명에 따른 방식을 사용하면, 주변 기기의 내부 메모리에 저장된 내용을 PC 시스템에서 병렬 포트를 통해 최대한 빠른 시간 내에 받아 올 수 있다. 즉, 최대 2Mcps의 속도로 데이터를 받아올 수 있다.
따라서, 상술한 바와 같은 방법을 이용하여 호스트가 프린터의 내부 메모리에 데이터를 직접 전송하여 프린트를 수행하도록 하거나 스캐너의 내부 메모리에 있는 파일이 저장 내용을 내부 메모리에서 직접 읽어오는 방식으로 데이터의 통신 속도를 향상시킬 수 있으며, 이러한 데이터 인터페이스 방식은 주변 기기의 데이터 저장 장소, 즉 플래시 메모리, 하드 디스크, 삭제 가능한 저장 매체 등에 접근하는 경우에도 적용하여 통신 속도의 향상을 도모할 수 있다.
또한, 본 발명에 따른 데이터 인터페이스 방법은 호스트가 디지털 카메라내의 플래시 메모리 등에 저장된 그림 데이터를 직접 접근하여 읽어 오거나 MP3 플레이어의 플래시 메모리 또는 저장 디바이스에 직접 접근하여 데이터를 전송하는 방식으로 데이터 통신의 고속화를 실현할 수 있다.
한편, 본 실시예에서는 주변 기기 내의 종속 디바이스가 메인 프로세서에 비해 상대적으로 높은 처리 속도를 가진 경우에 대해 설명하였으나, 본 발명은 종속 디바이스가 메인 프로세서에 비해 상대적으로 낮은 처리 속도를 가진 경우에라도 적용할 수 있으며, 이 경우 프로세서의 경유시간을 줄일 수 있으므로 통신 속도가 증가되는 효과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 경유하여 최종 목적지인종속 디바이스와 데이터 통신을 수행하도록 하는 전술한 종래 기술과는 달리, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하도록 하기 때문에, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신 속도를 대폭 개선할 수 있으며, 이를 통해 사용자에 대한 서비스 품질의 향상을 도모할 수 있을 뿐만 아니라 차별화된 서비스 제공을 통해 주변 기기 자체의 시장 경쟁력을 대폭 증진시킬 수 있다.

Claims (8)

  1. 양방향 패러럴 통신 포트를 통해 연결된 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 장치에 있어서,
    사용자 조작에 응답하여 상기 주변 기기와의 데이터 통신을 제어하는 적어도 하나의 메인 프로세서를 포함하는 상기 호스트;
    제어신호 라인과 데이터 신호 라인 버스를 통해 상기 호스트의 메인 프로세서와 연결되는 상기 주변 기기 내의 메인 프로세서; 및
    상기 주변 기기의 메인 프로세서와 공통으로 상기 데이터 신호 라인 버스에 연결되는 상기 주변 기기 내의 종속 디바이스를 포함하고,
    상기 주변 기기의 메인 프로세서는 상기 호스트의 메인 프로세서로부터 상기 종속 디바이스와의 데이터 통신을 요구받을 때 상기 데이터 신호 라인 버스의 제어권을 상기 종속 디바이스에게 양도함으로써, 상기 호스트의 메인 프로세서와 상기 종속 디바이스간에 데이터 통신이 직접 실행되도록 제어하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치.
  2. 제 1 항에 있어서, 상기 인터페이스 장치는, 상기 데이터 신호 라인 버스를 통해 송수신되는 디지털 신호 데이터에 혼입된 노이즈를 제거하고 기설정된 소정 레벨로 증폭하는 신호 변환 수단을 더 포함하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 종속 디바이스는, 상기 주변 기기의 메인 프로세서보다 적어도 빠른 신호 처리 수행 속도를 갖는 디바이스인 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치.
  4. 제 3 항에 있어서, 상기 종속 디바이스는, RAM, ROM, 플래시 메모리, 하드 디스크, 삭제 가능한 저장 매체 중 어느 하나인 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 호스트는 PC 시스템이고, 상기 주변 기기는 프린터, 스캐너, MP3 플레이어, 디지털 카메라 중 어느 하나인 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치.
  6. 양방향 패러럴 통신 포트를 통해 서로 연결되며, 적어도 하나의 메인 프로세서 및 종속 디바이스를 각각 갖는 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 방법에 있어서,
    상기 호스트와 주변 기기와의 데이터 통신 요구가 발생하면, 제어신호 라인을 통해 그에 상응하는 데이터 통신 요구용 제어신호를 발생하여 상기 주변 기기의 메인 프로세서로 전달하는 과정;
    상기 데이터 통신 요구용 제어신호에 응답하여 상기 호스트와 상기 주변 기기간에 연결된 데이터 신호 라인 버스의 제어권을 상기 주변 기기의 종속 디바이스로 양도하는 과정;
    상기 호스트의 메인 프로세서에 상기 버스 제어권의 양도 결과를 통지하여 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신 경로를 설정하는 과정;
    상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신을 수행하는 과정; 및
    상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신이 종료될 때, 상기 양도된 버스 제어권을 상기 주변 기기의 메인 프로세서로 복귀시키는 과정으로 이루어진 전자기기간의 전송 데이터 인터페이스 방법.
  7. 제 6 항에 있어서, 상기 주변 기기의 메인 프로세서는 상기 제어신호 라인을 통해 상기 호스트의 메인 프로세서로부터 데이터 통신 종료가 통지될 때 상기 종속 디바이스에 양도한 버스 제어권을 회수하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 인터페이스 방법은, 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신을 수행할 때, 데이터 신호 라인 버스를 통해 송수신되는 디지털 신호 데이터의 노이즈를 제거한 후 기설정된 소정 레벨로 증폭하는 과정을 더 포함하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 방법.
KR1020000018871A 2000-04-11 2000-04-11 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법 KR100331392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018871A KR100331392B1 (ko) 2000-04-11 2000-04-11 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018871A KR100331392B1 (ko) 2000-04-11 2000-04-11 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010095611A true KR20010095611A (ko) 2001-11-07
KR100331392B1 KR100331392B1 (ko) 2002-04-03

Family

ID=19663367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018871A KR100331392B1 (ko) 2000-04-11 2000-04-11 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100331392B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922812B1 (ko) * 2007-07-31 2009-10-21 엠텍비젼 주식회사 주변장치 제어 방법 및 그 시스템
KR101018573B1 (ko) * 2006-06-15 2011-03-03 엔비디아 코포레이션 2개 이상의 그래픽 처리 장치를 갖는 비용 효율적인 고성능그래픽 시스템을 위한 그래픽 처리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018573B1 (ko) * 2006-06-15 2011-03-03 엔비디아 코포레이션 2개 이상의 그래픽 처리 장치를 갖는 비용 효율적인 고성능그래픽 시스템을 위한 그래픽 처리 장치
KR100922812B1 (ko) * 2007-07-31 2009-10-21 엠텍비젼 주식회사 주변장치 제어 방법 및 그 시스템

Also Published As

Publication number Publication date
KR100331392B1 (ko) 2002-04-03

Similar Documents

Publication Publication Date Title
JP4724573B2 (ja) インタフェース回路における転送方式切換回路
US11403246B2 (en) Methods and devices for extending USB 3.0-compliant communication over an extension medium
JP2007109251A (ja) Ｕｓｂホストの役割をする上流の周辺機器
JP2004005541A (ja) データ転送装置、データ転送方法、プログラム及び記録媒体
US6753903B1 (en) Adaptor for direct connection between USB digital still camera and use color printer
EP1516261B1 (en) Bus system, station for use in a bus system, and bus interface
KR20040041623A (ko) 버스 시스템 및 버스 인터페이스
KR100331392B1 (ko) 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법
JP5340058B2 (ja) 画像処理装置、その制御方法及びプログラム
JP2010079730A (ja) 情報処理装置、及びその制御方法
JPH11187190A (ja) 複合機能処理装置および複合機能処理方法
CN111183628B (zh) 成像设备及其操作方法、可读记录介质
US20160210085A1 (en) Printing apparatus and control method
JP2006338232A (ja) 通信システム
JP4690660B2 (ja) カード型メモリのインターフェース回路
JP2023077699A (ja) 制御装置、画像処理装置及び電子機器
JP6696234B2 (ja) 画像形成装置、画像処理方法、及びプログラム
KR940005255B1 (ko) 컴퓨터-팩시밀리 접속 시스템에서의 화상 데이타 프린트를 위한 팩시밀리측 제어방법
US6324642B1 (en) Method and apparatus for increasing the data rate over a parallel port
JP2001256168A (ja) Ｕｓｂデバイス
KR100202421B1 (ko) 복합기에서 프린터 억세스 불능시 송신/전화모드수행방법
JP2003108509A (ja) 情報処理システム、情報処理方法及びプログラム
KR100325813B1 (ko) 양방향 통신 시스템의 데이터 전송 방법
JP2018097522A (ja) 集積回路、情報処理装置、情報処理装置における割り込み制御方法、およびプログラム
JPH0293821A (ja) スキャナプリンタ付きパーソナルコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140321

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180321

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 18