KR20010090526A - 반도체 집적 회로 패턴의 설계 - Google Patents

Abstract

반도체 집적 회로의 패턴 설계 방법은 복수의 컨택트홀의 각 개구 패턴을, 장방형으로 하는 것과 함께 이들 컨택트홀을, 상기 각 개구 패턴의 장방형의 긴 변끼리 인접하게 또한 각 긴 변의 양단의 위치를 맞춰 배치하는 것이다. 또한, 포토마스크는, 상기 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계된 반도체 집적 회로를 제작하기 위해 사용하는 것이며, 복수의 컨택트홀용 개구 패턴으로서 복수의 장방형 개구 패턴을 지니며, 상기 복수의 장방형 개구 패턴은 긴 변끼리 인접하고, 또한 각 긴 변의 양단의 위치를 맞춰 배치되어 있다. 반도체 장치는 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 갖는다.

Description

반도체 집적 회로 패턴의 설계{DESIGN FOR SEMICONDUCTOR INTEGRATED CIRCUIT PATTERNS}

본 발명은 반도체 집적 회로 패턴의 설계 방법, 반도체 집적 회로를 제조할 때 이용되는 포토마스크, 및 반도체 집적 회로의 제조 방법에 관한 것이다.

반도체 디바이스의 고집적화, 고속화에 따라 패턴의 미세화는 가속되고 있다. 특히, 층간 절연막 내에 형성되는 컨택트/관통 구멍(이하, 「컨택트홀」이라 함)의 패턴은, 컨택트홀 직경이 축소되고 서로 인접하는 컨택트홀 사이의 거리도 단축화되는 경향에 있다.

일반적으로, 컨택트홀 사이의 거리를 작게 하면 컨택트홀의 패턴을 조밀하게 배열하는 것은 가능하다. 그러나, 일률적으로 컨택트홀 사이의 거리를 축소하면 컨택트홀 패턴에 대한 노광 마진을 작게 한다. 즉, 포토리소그래피 프로세스에 있어서 광의 회절에 의해 마스크 패턴의 해상도가 저하된다.

그래서, 최근에는, 마스크 패턴의 해상도를 향상시키는 수법으로서 위상 시프트 마스크가 많이 사용되고 있다. 특히, 보조 패턴이 불필요하며 마스크의 제조 방법이 비교적 용이한, 하프톤(half tone) 형 위상 시프트 마스크가 주목받고 있다. 이 하프톤형 위상 시프트 마스크는 개구부와 반투명의 차광부를 갖는 포토마스크이며, 차광부의 투과 광과 개구부의 투과 광사이에 180°의 위상차가 생기도록 하는 것이다.

그런데, 포토 마스크에 형성하는 컨택트홀의 개구 패턴 형상으로서는 보통은 정방형이 이용되고 있다. 컨택트홀은 단독으로 형성되는 경우도 있지만 복수의 컨택트홀이 열(列) 형상으로 배열되는 경우도 적지 않다. 하프톤형 위상 시프트 마스크를 이용하여도, 이러한 열 형상으로 배열한 컨택트홀 개구 패턴을 웨이퍼 상에 전사하는 경우에는, 다음에 설명하는 바와 같은 사이드 로브에 기인한 전사 패턴의 변형 문제가 발생된다.

도 9a는 단일의 정방형 개구부(110)를 갖는 하프톤형 위상 시프트 마스크인 포토마스크(100)를 노광광이 투과할 때 노광 광의 강도 분포를 나타내는 도면이다. 개구부 (110) 중심에는 노광 광의 메인 로브(메인 피크라고도도 함)가 형성되지만 개구부보다 외측에도 사이드 로브가 형성된다. 또, 평면적으로는 메인 로브와 사이드 로브는 동심원상으로 형성된다. 따라서, 이 사이드 로브의 광 강도가 강한 경우에는 사이드 로브의 패턴이 레지스트에 전사될 우려가 있다. 이렇게 되면 원하는 설계 패턴을 웨이퍼 상에 형성하는 것은 곤란하게 된다.

이 사이드 로브의 광 강도는 노광 장치의 조명 조건, 레지스트의 종류, 마스크 바이어스 등에 의존한다. 따라서, 보통은 각각의 최적의 조건을 알아냄으로써, 사이드 로브 패턴이 웨이퍼 상의 레지스트에 전사되는 것을 회피하고 원하는 패턴을 웨이퍼에 전사하는 것은 가능하다.

그런데, 도 9b에 도시한 바와 같이, 포토마스크(100)에 복수의 정방형 개구부(110A∼110C)가 근접하여 열 형상으로 배치되어 있는 경우에는 각 개구부 주위에 형성되는 사이드 로브가 중첩되어 사이드 로브 피크 강도가 증대된다. 이 경우에는, 사이드 로브 패턴이 웨이퍼 상으로 전사되는 것을 회피하는 것은 매우 어렵게 된다.

따라서, 종래에 복수의 컨택트홀을 형성하는 경우에는, 사이드 로브에 의한 영향을 받지 않도록 웨이퍼 상의 각 컨택트홀의 패턴 사이 거리를 일정치 이상 길게 하는 것이 필요하였다. 따라서, 컨택트홀의 위치의 제한 때문에 패턴 미세화가 저지되었다.

한편, 포토마스크에 장방형의 개구 패턴이 형성되어 있는 경우에는 정방형의 개구 패턴에 비교하여 사이드 로브 강도는 작아진다. 그러나, 정방형, 장방형의 패턴에 한정되지 않고, 복수의 패턴을 근접하여 배치하는 경우에는 광 근접 효과(Optical Proximity Effect)에 의한 전사 패턴의 변형 문제를 무시할 수 없다.

예를 들면, 도 10a에 도시한 바와 같이 미세한 장방형 패턴(112a∼112f)이 복수 형성된 포토마스크(103)를 사용하여 포토리소그래피 프로세스를 행하면, 도 10b에 도시한 바와 같이 웨이퍼 상의 레지스트(105)에는 광 근접 효과에 의해 변형된 패턴(113a∼113f)이 전사된다. 특히, 서로 인접하는 장방형 패턴의 간격이 좁고 또한 각 장방형의 근처의 상단 하단의 위치가 어긋나 있는 경우(예를 들면 112b∼112f)에는 광 근접 효과에 의한 전사 패턴의 변형이 현저하게 복잡한 것으로 된다 (예를 들면 113b∼113f).

종래, 이러한 광 근접 효과에 의한 변형에 대해서는 미리 이 변형을 고려하여 마스크상의 패턴에 보정을 가하는, OPC(Optical Proximity Correction) 처리가 행해지고 있다. 그러나, 도 10a에 도시한 바와 같은, 위치가 맞지 않는 복수의 패턴에 대한 OPC 처리는 복잡하며 완전하게 보정하는 것은 현실적으로는 불가능하다.

본 발명의 제1 목적은, 노광 프로세스에 의한 전사 패턴의 변형을 억제하고, 설계대로의 패턴을 웨이퍼 상에 형성하는 데에 적합한 반도체 집적 회로의 패턴 설계 방법을 제공하는 것이다.

또한, 본 발명의 제2 목적은, 설계 패턴을 정확하게 웨이퍼 상에 전사하는데에 적합한 포토마스크를 제공하는 것이다.

또한, 본 발명의 제3 목적은, 상기 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계된 반도체 장치를 제공하는 것이다.

본 발명의 반도체 집적 회로의 패턴 설계 방법의 특징은, 복수의 컨택트홀의 각 개구 패턴을 장방형으로 하고, 또한, 이들 컨택트홀을 그 각 개구 패턴의 장방형의 긴 변끼리 인접하고, 또한 각 긴 변의 양단의 위치를 맞춰 배치하는 것이다.

상기 본 발명의 반도체 집적 회로의 패턴 설계 방법의 특징에 따르면, 이 방법으로 얻어지는 패턴을 형성하기 위해 사용하는 포토마스크 상에, 장방형의 개구 패턴을 갖게 된다. 이 장방형의 개구 패턴을 이용한 경우에는, 노광 광의 사이드 로브의 강도가 약하기 때문에 사이드 로브에 기인하는 전사 패턴의 변형을 억제할 수 있다. 또한, 복수의 장방형 패턴이 긴 변의 양단을 맞춰 배치되어 있기 때문에, 비교적 용이하게 정확한 광 근접 효과 보정을 포토마스크 패턴으로 실시할 수 있다. 따라서, 광 근접 효과 보정 처리를 행하는 것을 전제로 하여 설계 상의 패턴 간격을 좁게 설정할 수가 있다. 또한, 설계 패턴을 정확하게 웨이퍼 상에 전사할 수 있음과 함께 회로 면적의 축소화를 도모하는 것이 가능하게 된다.

본 발명의 반도체 집적 회로의 패턴 설계 방법의 또 하나의 특징은, 장방형 또는 정방형의 개구 패턴을 갖는 복수의 컨택트홀이 혼재하는 경우에, 패턴 형상과 대상 패턴과 인접하는 패턴과의 배치 조건에 의해 인접하는 패턴 사이 거리(DS)를 정하는 것이다. 즉, 인접하는 개구 패턴의 근처의 양단 위치가 맞지 않는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이를 이용하여 제작한 전사 패턴에 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리(DD2)로 한다. 그리고, 복수의 장방형의 개구 패턴이 긴 변이 대향하도록 인접하고, 서로 인접하는 패턴의 근처의 양단 위치가 맞추어져 있는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 동일의 개구 패턴을 형성한 경우에 이를 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않는 거리(DD1)보다 짧게 한다.

상기 본 발명의 반도체 집적 회로의 패턴 설계 방법의 또 하나의 특징에 따르면, 이 패터닝을 형성하기 위해 이용하는 포토마스크에, 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 패턴과 OPC 처리로 보정이 가능한 패턴을 형성할 수 있다. 그 결과, 설계 패턴을 정확하게 웨이퍼 상에 형성할 수 있다.

본 발명의 포토마스크의 특징은, 상기 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로를 갖는 반도체 장치의 제작에 사용하는 포토마스크로서 복수의 컨택트홀 용의 장방형 개구 패턴을 갖는 것이다. 또한, 그 복수의 장방형 개구 패턴은 각 긴 변이 대향하도록, 또한 각 긴 변의 양단의 위치를 맞춰 배치되어 있는 것이다. 또, 이 장방형 개구 패턴에 광 근접 효과 보정이 실시되어 있어도 좋다.

상기 본 발명의 포토마스크에 따르면 사이드 로브에 기인하는 전사 패턴의 변형을 억제할 수가 있다. 또한, 각 장방형 개구 패턴의 긴 변의 양단의 위치가 맞춰 있는 경우에는 비교적 용이하게 광 근접 효과 보정을 실시하여 정확한 설계패턴을 웨이퍼 상에 전사할 수가 있다.

본 발명의 포토마스크의 또 하나의 특징은, 상기 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로의 제작에 사용하는 포토마스크로서, 인접하는 정방형 혹은 장방형의 개구 패턴의 근처의 양단 위치가 맞지 않고, 각 개구 패턴 사이 거리(MS)가 노광 광의 사이드 로브나 광 근접 효과에 의해 전사 패턴에 변형이 생기지 않는 거리(MD2)에 설정된 패턴(복수)과, 복수의 장방형의 개구 패턴이, 긴 변이 대향하도록 인접하고, 서로 인접하는 패턴의 근처의 양단 위치가 맞춰 있으며, 개구 패턴 사이 거리(MS)가, 광 근접 효과가 생기지 않는 거리(MD1)보다 짧게 설정되며, 광 근접 효과 보정이 실시된 패턴(복수)을 갖는 것이다.

도 1은 본 발명의 제1 실시예에 따른 컨택트홀 패턴 설계 방법을 설명하는 회로 설계 패턴과 이것에 대응하는 포토마스크상의 패턴을 나타내는 도면.

도 2는 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 포토마스크 상의 일부의 패턴을 나타내는 도면.

도 3은 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 인접하는 패턴 형상과 그 패턴 간격과의 관계를 나타내는 표.

도 4는 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 포토마스크 상의 패턴을 나타내는 도면.

도 5는 본 발명의 제2 실시예에 따른 OPC 처리의 수순을 나타내는 플로우차트.

도 6은 본 발명의 제2 실시예에 따른 포토마스크에 있어서, OPC 처리의 대상으로 하는 패턴 예를 나타내는 도면.

도 7은 도 5의 플로우차트의 단계 S102에 있어서, 작성되는 그래프의 예.

도 8은 도 5의 플로우차트의 단계 S103에 있어서, 작성되는 보정 테이블의 예.

도 9a는 종래의 컨택트홀용 개구 패턴을 갖는 포토마스크와, 이 개구 패턴을 통과하여 레지스트 상에 전사되는 노광 광의 강도 분포를 나타내는 그래프.

도 9b는 종래의 복수의 컨택트홀용 개구 패턴을 갖는 포토마스크와, 이 개구 패턴을 통과하여 레지스트상에 전사되는 노광 광의 강도 분포를 나타내는 그래프.

도 10a는 종래의 포토마스크 상에 형성된 복수의 장방형 개구 패턴의 예를 나타내는 도면.

도 10b는 도 9a의 포토마스크를 이용한 포토리소그래피 프로세스로 얻어진 레지스트 상의 전사 패턴으로, 광 근접 효과에 의해 변형된 것을 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

10, 100 : 설계 회로 패턴

20, 200 : 포토마스크 패턴

11, 12, 13 : 컨택트홀

11A, 11B, 12A, 12B, 13A, 13B : 컨택트홀 패턴

21, 22, 23 : 개구 패턴

21A, 21B, 22A, 22B, 23A, 23B : 정방형 개구 패턴

(제1 실시예)

도 1은, 본 발명의 제1 실시예에 따른 패턴 설계 방법을 설명하기 위한 도면이다. 도면 중 아래쪽에는, 제1 실시예에 따른 설계 회로 패턴(10)과 이 설계 회로 패턴에 대응하는 포토마스크 상의 패턴(20)을 나타낸다. 또한, 이 본 실시예에 따른 패턴 설계 방법의 이해를 돕기 위해, 도면 중 상측에, 종래의 설계 회로 패턴(100)과, 이 설계 회로 패턴(100)에 대응하는 종래의 포토마스크 상의 패턴(200)을 맞춰 나타낸다. 설명의 간단화를 도모하기 위해, 여기서는 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴의 긴 변을 2f로서 설명한다.

여기서 사용하는 포토마스크에는, 특별히 한정하지는 않지만, 바람직하게는위상 시프트형 하프톤 타입의 포토마스크를 이용하도록 한다. 또한, 이 경우, 마스크 차광부의 투과율은 3%∼20%의 것을 이용하도록 한다.

반도체 집적 회로에는, 동일 층에 복수의 컨택트홀을 형성할 필요가 있는 경우가 많은, 예를 들면 복수의 트랜지스터가 형성되어 있는 경우, 각 게이트 전극으로부터 상층의 복수의 배선에 전기적으로 접속하기 때문에, 복수의 컨택트홀이 형성된다. 이러한 경우에, 종래의 설계 회로 패턴에서는, 전기적인 접속을 보다 확실하게 행하기 위해, 각 게이트 전극 상에 복수의 컨택트홀이 형성되는 경우가 많다. 예를 들면, 설계 회로 패턴(100)에서는 게이트 전극(31A) 상에는 컨택트홀(11A와 11B)이, 게이트 전극(32B) 상에는 컨택트홀(12A와 12B)이, 게이트 전극(33C) 상에는 컨택트홀(13A와 13B)이 형성되어 있다. 동일 게이트 전극 상에 형성되는 2개의 컨택트홀은 동일 배선에 접속되기 때문에, 전기적으로는 동일 전위로 되는 것이다.

이 결과, 종래의 설계 회로 패턴에서는 정방형의 컨택트홀 패턴이, 상하 좌우에 복수 근접하여 배치된다. 또한, 이 컨택트홀 패턴을 형성하기 위해 포토마스크의 패턴(200) 상에도 이것에 대응하는 개구 패턴(21A, 21B, 22A, 22B, 23A 및 23B)이 마찬가지로 배치된다.

이와 같이, 정방형의 개구 패턴이 복수 근접하여 배치되는 포토마스크를 이용하여 포토리소그래피를 행하는 경우, 도 9b에 도시한 바와 같은 사이드 로브에 의한 레지스트 상의 전사 패턴의 변형을 회피하기 위해 포토마스크 상의 각 컨택트홀 개구부 패턴 간격은 일정 거리 이상, 예를 들면 여기서는 2f 이상 분리되어 있다. 따라서, 설계 패턴(100)에서도, 이 노광 공정의 조건을 고려하여 각 컨택트홀의 간격이 정해져 있다. 이 때문에, 종래의 설계 회로 패턴(100) 중의 게이트 전극(31A∼33A)은 컨택트홀이 형성되는 영역에서는, 게이트 전극 폭이 넓어져 있다.

이에 대하여, 본 실시예의 패턴 설계 방법은 종래의 설계 회로 패턴(100)을, 설계 회로 패턴(10)으로 치환하고자 하는 것이다. 즉, 본 실시예의 설계 방법에 따르면, 종래 정방형이던 컨택트홀 패턴(11A, 11B, 12A, 12B, 13A, 13B)을, 장방형 패턴(11, 12, 13)으로 치환한다. 특히, 최종적으로 전기적으로 단락되고, 동전위가 된 복수의 컨택트홀은 단일의 장방형 패턴을 갖는 컨택트홀로 치환된다. 예를 들면 컨택트홀 패턴(11A와 11B)을 장방형 패턴의 컨택트홀(11)로 치환된다. 동전위의 복수의 정방형 패턴의 컨택트홀을 하나의 장방형 패턴의 컨택트홀로 치환하고 있기 때문에, 전기적으로 문제가 없다. 또한, 이 치환은, 컨택트홀의 개구 면적이 넓어지기 때문에, 컨택트홀을 복수 설치하는 것과 같이 확실한 전기적 접속을 확보할 수 있다.

또한, 복수의 장방형 패턴(11, 12, 13)은 각 장방형 패턴의 긴 변이 서로 인접하고, 또한 각 긴 변의 상단과 하단의 위치를 맞추도록 배치된다. 또한, 이러한 장방형의 패턴의 배치에 의해, 후술하는 바와 같이, 포토마스크 패턴(20) 중의 각 컨택트홀의 개구 패턴(21, 22, 23)의 간격을 좁게 하는 것이 가능하게 되기 때문에, 이것에 맞춰, 설계 회로 패턴(10) 중 컨택트홀(11, 12, 13)의 간격도 좁혀져서 회로 패턴 전체의 면적도 축소화된다.

이 설계 회로 패턴의 변경에 따라, 종래의 포토마스크 패턴(200)도, 본 발명의 제1 실시예에 따른 포토마스크 패턴(20)으로 변경된다. 우선, 포토마스크 상의 정방형 개구 패턴(21A, 21B, 22A, 22B, 23A, 23B)이 장방형 개구 패턴(21, 22, 23)으로 변경된다. 정방형 개구 패턴의 경우에 비교하여 장방형 개구 패턴에서는, 사이드 로브의 광 강도가 낮기 때문에, 사이드 로브에 의한 전사 패턴의 변형의 정도를 적게 할 수 있다. 따라서, 사이드 로브의 영향을 회피하기 위해, 종래 2f 이상 필요하던 개구 패턴 간격을, 보다 축소화하는 것이 가능하게 된다.

또한, 포토마스크 상의 복수의 장방형 개구 패턴은 긴 변끼리 대향하고, 그 긴 변의 양단의 위치를 맞춰 배열되어 있기 때문에, 후술하는 OPC에 의한 포토마스크 상의 패턴 보정을 비교적 용이하게 그와 같이 정확하게 행할 수 있다. 따라서, 이 경우에는, OPC 처리를 행하는 것을 전제로 하여 포토마스크 상의 각 개구 패턴(21, 22, 23)의 간격(MS)을 광 근접 효과의 영향을 받지 않는 거리(MD1)보다 단축하는 것이 가능하게 된다. 이 결과, 각 패턴 간격을 예를 들면 f로 축소할 수 있다. 또, 최종적인 포토마스크 상의 패턴에서는 이것에 OPC 처리가 가해진다. 이 포토마스크 상의 패턴 간격의 축소화가, 설계 회로 패턴(10)에서의 컨택트홀(11, 12, 13) 간격의 축소화를 가능하게 하는 것이다.

따라서, 제1 실시예에 따른 패턴 설계 방법에 따르면, 웨이퍼 상에 설계 패턴대로의 전사 패턴을 형성할 수가 있다. 또한 웨이퍼 상의 패턴 면적을 보다 축소화하는 것도 가능하게 된다.

웨이퍼 상의 패턴 치수나 마스크상의 패턴 치수로는, 특별히 한정하지는 않지만, 포토마스크 상의 장방형의 컨택트홀 개구는 적어도 사이드 로브에 의한 전사패턴의 변형을 억제할 수 있는 형상으로 하는 것이 바람직하다. 따라서, 예를 들면 짧은 변을 f라고 하면 긴 변이 1.2f∼4f의 범위인 것이 바람직하다. 예를 들면 짧은 변이 150㎚∼200㎚인 경우, 본 실시예에 따른 패턴 설계 방법은 유효하다.

(제2 실시예)

도 2는, 본 발명의 제2 실시예에 따른 패턴 설계 방법에 의한 포토마스크 상의 패턴의 일부를 나타내는 도면이다. 설계 회로 패턴도 이들 패턴과 마찬가지의 패턴을 갖는다. 도 2에서도, 도 1과 마찬가지로 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴(14)의 긴 변을 2f로서 설명한다.

도 2에 도시한 바와 같이, 제2 실시예에 따른 패턴 설계 방법에서는, 동일 포토마스크 상에 복수의 장방형 패턴의 컨택트홀(14a, 14b, 14c, 14d)과 정방형 패턴의 컨택트홀 개구 패턴(16)이 각각 점재되어, 각 패턴의 근처의 단부의 위치가 맞지 않는 경우에 있어서, 각 패턴과 그에 인접하는 패턴과의 간격(MS)을, 사이드 로브에 의한 전사 패턴의 변형이나 광 근접 효과의 변형이 생기지 않고, 대개 포토마스크 상의 패턴을 웨이퍼 상에 전사할 수 있는 거리(MD2)로 정한다.

개구 패턴이 이와 같이 각각 점재되어 있는 경우에는, 포토마스크 상의 패턴에 OPC 처리에 의해 정확한 패턴 보정이 곤란하기 때문에 미리 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않도록, 패턴 사이 거리(MS)를 정함으로써, 설계 패턴을 정확하게 웨이퍼 상에 전사한다.

사이드 로브에 의한 전사 패턴의 변형이나 광 근접 효과의 변형이 생기지 않고, 대체로 포토마스크 상의 패턴을 웨이퍼 상에 전사할 수 있는 거리(MD2)는, 광시뮬레이션이나 실험에 의해 인접하는 패턴으로부터의 근접 효과에 의한 치수 변동이 생기지 않는 값으로부터 구한다. 예를 들면 도 2 중에는 「2.5f 이상」으로 나타내고 있지만, 이 값에 한정되지 않는다. 예를 들면 1.2f∼3f 이상의 값을 채용할 수가 있다.

한편, 도 1의 포토마스크(20) 중의 장방형 개구 패턴(21, 22, 23)과 같이, 인접하는 패턴의 근처의 단부의 위치가 맞춰 있는 경우 등과 같이, 사이드 로브의 영향이 없고, 광 근접 효과에 의한 변형에 대해서는, 간이하고 또한 정확한 OPC 처리가 가능한 경우에는, 이 부분에는 OPC 처리를 전제로 하여 각 패턴 간격(MS)을 광 근접 효과가 생기지 않은 거리(MD1)보다 짧게 한다.

이와 같이, 제2 실시예의 패턴 설계 방법에서는, 회로 패턴 중에 복수의 장방형과 단수 또는 복수의 정방형의 컨택트홀용 개구 패턴이 혼재하는 경우에, 각 패턴 간격(MS)을, 서로 인접하는 2개의 패턴의 형상과 배치 관계에 따라 정확한 패턴 전사가 가능한 거리로 정한다.

도 3은, 제2 실시예에 따른 패턴 설계 방법에 의한, 서로 인접하는 2개의 패턴의 형상과 배치 조건에 대하여, 설정하여야 할 패턴 간격(MS)을 나타내는 표이다. 도 3의 표에서는, 상기한 예와 마찬가지로, 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴의 긴 변을 2f로 한다.

도 3의 표에 나타낸 바와 같이, 예를 들면 제1 장방형 패턴(대상 패턴)에 제2 장방형 패턴(인접 패턴)이 인접하고, 또한 제1 장방형 패턴의 긴 변과 제2 장방형 패턴의 긴 변이 대향하고, 장편의 단부의 위치가 맞춰 있는 경우에는, 포토마스크 패턴에는 OPC 처리를 행할 수 있기 때문에, 제1 장방형 패턴과 제2 장방형 패턴의 간격(MS)을 예를 들면 광 근접 효과가 생기는 거리(MD1)보다 짧은 f로 설정한다. 그러나, 대향하는 긴 변의 상단 하단의 위치에 어긋나 있는 경우에는, OPC 처리에 의한 보정이 곤란하기 때문에, OPC 처리를 필요로 하지 않는 거리(MD2), 즉 예를 들면 2.5f 이상으로 설정한다.

또한, 제1 장방형 패턴(대상 패턴)에 제2 장방형 패턴(인접 패턴)이 인접하고, 또한 제1 장방형 패턴의 긴 변과 제2 장방형 패턴의 짧은 변이 대향하고 있는 경우나, 제1 장방형 패턴의 긴 변과 제2 정방형 패턴의 1변이 대향하여 배치되는 경우에는, 패턴 간격(MS)을 OPC 처리를 필요로 하지 않는 거리(MD2), 즉 예를 들면 2.5f 이상으로 설정한다.

또한, 제1 정방형 패턴(대상 패턴)에 제2 정방형 패턴(인접 패턴)이 인접하고 있는 경우에는, 패턴 간격(MS)을 광 근접 효과와 노광 광의 사이드 로브에 의한 전사 패턴의 변형이 생기지 않는 거리(MD2)에 설정할 필요가 있다. 따라서, 예를 들면 제1 정방형 및 제2 정방형 패턴의 간격을 2f 이상으로 설정한다. 또, 이 경우에는 OPC 처리를 행하지 않고, 포토마스크상의 패턴을 레지스트 상에 거의 변형없이 전사할 수가 있다.

도 4는, 도 3의 표에 따라서, 제2 실시예의 설계 방법에 의해 설계된 컨택트홀의 회로 패턴을 예시하는 도면이다. 또, 대응하는 포토마스크 상의 패턴에서는, 파선부에 대응하는 영역에 OPC 처리가 실시되게 된다. 또, 이 파선부의 패턴은 제1 실시예에서 설명한 패턴 설계 방법으로 설계된 패턴에 대응하는 것이어도 좋다.

제2 실시예의 패턴 설계 방법에 따라 제작한 포토마스크를 이용하면, 웨이퍼상에 설계 패턴 치수대로의 전사 패턴을 형성할 수 있다.

또, 상술의 설명에 있어서, 광 근접 효과가 생기지 않는 거리(MD1)와, 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리(MD2)는, 인접하는 패턴이 모두 장방형인 경우에는, 대체로 동일 거리로 된다.

(OPC 처리 방법)

본 발명의 실시예에 따른, OPC 처리에 의한 포토마스크 패턴의 보정 방법에 대하여 설명한다. 도 5에, OPC 처리를 행하는 수순을 나타내는 플로우차트를 도시한다.

도 6에 도시한 바와 같이, OPC 처리의 대상으로 하는 것은, 짧은 변이 f인 복수의 동일 사이즈 동일 형상의 장방형 패턴(18)의 상단 하단의 위치를 맞추도록 배열되어 있는 경우이다. 각 패턴 사이의 간격 S는 2.5f 이하이다. 그 간격 S가 2.5f 이상에서는 광 근접 효과의 영향을 배제할 수 있기 때문에, OPC 처리는 필요없다.

이하, 도 5에 도시한 OPC의 수순을 설명한다.

1) 단계 101 : 우선, 단계 101에서는, 보정 데이터의 취득에 필요한 샘플을 제작한다. 즉, 도 6에 도시한 바와 같이, 짧은 변이 f인 장방형 패턴(18)이 긴 변끼리 인접되는 패턴으로서, 그 간격 S가 f로부터 2.5f로 조건이 부여된 포토마스크 패턴을 복수 준비한다. 그리고, 실제로 포토리소그래피 프로세스를 행하여, 각페턴을 레지스트 상에 전사한 샘플을 제작한다.

2) 단계 102 : 단계 101에서 제작한 샘플에 전사된 패턴 치수를 측정하여, 도 7에 도시한 바와 같은, 포토마스크 상의 패턴 간격 S에 대하여 샘플 상에 형성된 전사 패턴 치수 W를 플롯한 그래프를 작성한다. 여기에 도시한 그래프는, 전사된 장방형 패턴의 짧은 변 치수의 예를 나타내고 있다. 이 그래프로부터 명백한 바와 같이, 패턴 간격 S를 2.5f 이상으로 하는 경우에는, 포토마스크 상의 설계 치수 f와 레지스트 상의 전사 패턴 치수가 일치하고 있지만, 간격 S가 이보다 짧은 경우에는, 광 근접 효과에 의해 전사 패턴 치수가 설계 치수보다 넓어진다.

예를 들면, 간격 S가 s2인 경우, 전사 패턴 치수는 W1로 된다. 따라서 설계 치수 f와의 차이(W1-f)가, 필요한 보정량으로 된다. 간격 S가 s1인 경우, (W2-f)가 필요한 보정량으로 된다.

장방형 패턴의 긴 변 치수에 대하여도, 마찬가지의 그래프를 작성한다.

3) 단계 103 : 다음에, 도 8에 도시한 바와 같이, 단계 102에서 작성한 그래프에 기초하여 보정 테이블을 작성한다. 또, 포토마스크의 묘화의 상태 때문에, 보정량의 값은, 마스크 묘화 가능한 최소 그리드를 보정의 최소 단위로 한다. 또한, 보정량은 짧은 변의 편측단에 가하는 양으로 나타내고 있다. 따라서, 도 8의 표에 나타낸 바와 같이, 예를 들면, 간격 S가 f 이상 s1 이하의 경우의 짧은 변의 보정량은, (W1-f)/2로 된다. 긴 변의 보정량에 대해서도, 마찬가지로 단계 102에서 작성하는 그래프로부터 결정한다. 또, 여기서는, 긴 변 방향은 인접하는 패턴과의 거리를 충분히 분리하고 있기 때문에, 짧은 변에 필요한 보정량에 비교하면,그 보정량은 적다. 예를 들면 여기서는, 간격 S가 f 이상 s1 이하의 경우의 긴 변의 보정량은 A로 하고 있다.

4) 단계 104 : 포토마스크 상의 패턴 설계 데이터 중, OPC 처리 대상이 되는 패턴에 대하여, 단계 103에서 작성한 보정 테이블을 참조하여 포토마스크 패턴의 짧은 변 치수, 긴 변 치수에 필요한 보정량을 결정한다.

5) 단계 105 : 포토마스크 상의 패턴 데이터를 단계 104에서 결정한 보정량에 기초하여 보정을 행하고, 포토마스크 상의 최종적인 패턴 데이터를 취득한다.

이렇게 하여, 포토마스크 상의 패턴 데이터의 일부에 OPC 처리가 가해진다. 이 후, 이 패턴 데이터에 기초하여 묘화 장치를 이용하여 포토마스크 상에 마스크 패턴을 묘화한다. 이렇게 해서 설계대로의 패턴 전사가 가능한 포토마스크를 얻는 것이 가능하다.

이상, 설명한 바와 같이, 본 발명의 반도체 집적 회로의 패턴 설계 방법 및 포토마스크를 사용하면 반도체 장치 상에 설계 패턴을 정확하게 형성할 수가 있다.

이상, 본 발명의 실시예에서는 컨택트홀의 개구 패턴에 대하여 설명하였지만 다른 배선 패턴 등의 설계 방법에도 응용할 수가 있다. 또한, 정방형과 장방형의 개구 패턴을 사용하는 예에 대하여 설명하였지만, 마찬가지의 효과가 얻어지는 범위에서 패턴에 다소의 변형이 가해져도 좋다.

상기 본 발명의 포토마스크에 따르면, 광 근접 효과 보정이 곤란한 패턴 배치 영역에는 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는패턴 사이 거리를 확보하고, 광 근접 효과의 보정이 가능한 패턴 영역에는 광 근접 효과의 보정이 가해져 있기 때문에 웨이퍼 상에 설계 패턴대로의 전사 패턴을 웨이퍼 상에 형성할 수가 있다.

본 발명의 반도체 장치는, 상기 본 발명의 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계되어 상술의 본 발명의 포토마스크를 이용하여 설계치 대로의 패턴을 갖게 된다.

Claims (14)

1. 반도체 집적 회로의 패턴 설계 방법에 있어서,

   복수의 컨택트홀의 각 개구 패턴 형상을 장방형으로 하는 것과 함께,

   상기 컨택트홀을, 상기 각 개구 패턴의 장방형의 긴 변끼리 인접하게 또한 각 긴 변의 양단의 위치를 맞추어 배치하는 것을 특징으로 하는 반도체 집적 회로의 패턴 설계 방법.
2. 제1항에 있어서,

   상기 복수의 장방형 개구 패턴을 갖는 컨택트홀은,

   각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않는 거리(DD1)보다 짧게 하는 것을 특징으로 하는 반도체 집적 회로의 패턴 설계 방법.
3. 제1항에 있어서,

   상기 복수의 장방형 개구 패턴을 갖는 컨택트홀 중 어느 하나는,

   전기적으로 접속되는 복수의 정방형 개구 패턴을 갖는 컨택트홀로 치환하여 설치하는 것을 특징으로 하는 반도체 집적 회로의 설계 방법.
4. 반도체 집적 회로의 패턴 설계 방법에 있어서,

   장방형 또는 정방형의 개구 패턴을 갖는 복수의 컨택트홀이 혼재하는 경우에, 인접하는 개구 패턴의 근처의 양단 위치가 맞지 않는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에서 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리(DD2)로 하고,

   복수의 장방형의 개구 패턴이 긴 변이 대향하도록 인접하며 서로 인접하는 긴 변의 양단 위치가 맞추어져 있는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않은 거리(DD1)보다 짧게 하는 것을 특징으로 하는 반도체 집적 회로의 패턴 설계 방법.
5. 제1항에 기재된 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로를 구비한 반도체 장치의 제작에 사용하는 포토마스크에 있어서,

   복수의 컨택트홀 용의 장방형 개구 패턴을 포함하고,

   상기 복수의 장방형 개구 패턴은 각 긴 변이 대향하며 또한 각 긴 변의 양단의 위치가 맞추어져 배치되어 있는 포토마스크.
6. 제5항에 있어서,

   상기 복수의 장방형 개구 패턴의 각 개구 패턴 사이 거리(MS)가 전사되는 패턴에 광 근접 효과가 생기지 않은 거리(MD1)보다 짧고, 이들 개구 패턴에 대하여광 근접 효과 보정이 실시되어 있는 것을 특징으로 하는 포토마스크.
7. 제 4항에 기재된 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로를 구비한 반도체 장치의 제작에 사용하는 포토마스크에 있어서,

   복수의 장방형 혹은 정방형의 개구 패턴으로서, 인접하는 정방형 혹은 장방형의 개구 패턴의 근처의 양단 위치가 맞지 않고 각 개구 패턴 사이 거리(MS)가 노광 광의 사이드 로브나 광 근접 효과에 의해 전사 패턴의 변형이 생기지 않는 거리(MD2)에 설정된 패턴(복수)과,

   복수의 장방형의 개구 패턴으로서, 각 긴 변이 대향하도록 인접하고 서로 인접하는 긴 변의 양단 위치가 맞춰져 있고 각 개구 패턴 사이 거리(MS)가 광 근접 효과가 생기지 않는 거리(D1)보다 짧게 설정되고 광 근접 효과 보정이 실시된 패턴(복수)을 포함하는 포토마스크.
8. 제5항에 있어서,

   상기 포토 마스크는 하프톤형 위상 시프트 마스크인 포토마스크.
9. 제6항에 있어서,

   상기 포토 마스크는 하프톤형 위상 시프트 마스크인 포토마스크.
10. 제7항에 있어서,

    상기 포토 마스크는 하프톤형 위상 시프트 마스크인 포토마스크.
11. 제 1항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.
12. 제 2항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.
13. 제3항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.
14. 제4항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.