KR20010088437A - 긴 지연 접속을 위한 인터페이스 링크 층 장치 - Google Patents

긴 지연 접속을 위한 인터페이스 링크 층 장치 Download PDF

Info

Publication number
KR20010088437A
KR20010088437A KR1020010011697A KR20010011697A KR20010088437A KR 20010088437 A KR20010088437 A KR 20010088437A KR 1020010011697 A KR1020010011697 A KR 1020010011697A KR 20010011697 A KR20010011697 A KR 20010011697A KR 20010088437 A KR20010088437 A KR 20010088437A
Authority
KR
South Korea
Prior art keywords
sub
network
link layer
interface link
layer device
Prior art date
Application number
KR1020010011697A
Other languages
English (en)
Other versions
KR100867561B1 (ko
Inventor
스파링크저드
개드켄그랄프
부츠너피터
Original Assignee
소니 인터내셔널(유로파) 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 인터내셔널(유로파) 게엠베하 filed Critical 소니 인터내셔널(유로파) 게엠베하
Publication of KR20010088437A publication Critical patent/KR20010088437A/ko
Application granted granted Critical
Publication of KR100867561B1 publication Critical patent/KR100867561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

제 1 서브 네트워크(5)와, 적어도 하나의 제 2 서브 네트워크(4)가 다른 인터페이스 링크 층 장치(2)를 통해 접속되는 긴 지연 링크(3)사이에 접속될 인터페이스 링크 층 장치(1)는 상기 적어도 하나의 제 2 서브 네트워크(4)의 시간 임계 메시지들을 시뮬레이션하거나 대체할 수 있다. 상기 인터페이스 링크 층 장치들을 가진 네트워크를 셋-업하기 위해, 인터페이스 링크 층 장치(1; 2)에 접속된 상기 서브 네트워크(5; 4)의 구성에 관한 정보는 상기 긴 지연 링크(3)를 통해 상기 각각의 인터페이스 링크 층 장치(1; 2)로부터 상기 각각의 인터페이스 링크 층 장치 (1; 2)에 접속된 모든 다른 인터페이스 링크 층 장치들 (2; 1)로 전송되고, 그후에 적어도 하나의 다른 서브 네트워크(5; 4)의 구성에 관한 정보를 수신하며, 상기 링크에 접속된, 각각의 인터페이스 링크 층 장치(2; 1)는 필요한 시뮬레이션을 수행할 수 있다.

Description

긴 지연 접속을 위한 인터페이스 링크 층 장치{Interface link layer device for long delay connections}
본 발명은 긴 지연 링크를 포함하는 네트워크를 위한 인터페이스 링크 층 장치와, 본 발명에 따른 인터페이스 링크 장치를 통해 상기 긴 지연 링크에 각각 접속되는 적어도 2개의 서브 네트워크를 포함하는 상기 네트워크를 셋업하는 방법에 관한 것이다. 특히, 본 발명은 투명한 긴 지연 IEEE1394 네트워크에 관한 것이다.
EP 0 848 568 A1과 본 발명의 출원인에 의해 출원되고 본 명세서에 통합된 출원번호 No. 99 126 221.3인 유럽 특허 출원은 분산된 IEEE1394 네트워크를 구축하기 위해 2개의 IEEE1394 직렬 버스 시스템들, 즉 서브 네트워크들 사이의, 예를들어, 동축 인터페이스들을 기술한다.
일반적으로, 상기 IEEE1394 표준에 따른 네트워크들은 짧고 직접적인 상호접속들을 가진 노드들과만 작용하는데, 매우 엄밀한 타이밍 요구들이, 예를들어 자기 식별 페이즈(self identification phase)(다음의 자기 ID 페이즈)동안, 이행되어야하기 때문이다. 예를들어, 표준 유선 IEEE1394 네트워크들은 모든 케이블에 대해 4,5 미터 길이로 제한된다.
예를들어 하나의 방에서만 셋업되는 것이 아니고 전체 가정내에서 셋업되는 네트워크들을 구축하기 위해, 플라스틱 광 섬유(POF) 수행이 더 긴 전송 경로들을 보장하는 것으로 공지되어 있다. 그러나, 상기 POF 수행은 상기 가정내의 새로운 플라스틱 광섬유 케이블링을 요구하는 단점이 있다.
반면에, 동축 케이블은 많은 가정들에서 이용가능한데, 상기 케이블들이 현재의 라디오 및 텔레비젼 수신을 위한 기초를 구축하기 때문이며, 그러나, 상기 IEEE1394 표준에 따라 네트워크를 동축 케이블로 셋업할 때 필요한 채널 인코딩/디코딩은 상당한 지연을 생산한다. 그러므로, 투명한 자기-구성에 따라 상기 네트워크내의 모든 노드는 어떤 다른 노드가 POF 수행을 위해 사용되는 바와같이 접속되는지를 아는 상기 투명한 자기-구성은 가능하지 않다. 무선 전송은 더 간편하지만, 상기 전송기술은 또한 상당한 지연을 생산하고 그로인해 상기 IEEE1394 표준에 포함되지 않은 특별한 적응이 필요하다.
상기 IEEE1394에의 확장, 즉, DRAFT IEEE1394.1 표준은 브리지(bridge)를 통한 IEEE1394 네트워크들의 접속을 가능하게 하려고 하지만, 2개의 단점을 물려받게 되는데, 즉, (1) 상기 표준은 100 % 백워드(backward) 호환가능하지 않고, (2) 상기 IEEE1394.1 네트워크는, 브리지 장치들이 존재한다는 것, 즉, 상기 IEEE1394.1 네트워크가 2개의 서브 네트워크들사이의 양 통신 방향들에서 완전히 투명하지 않다는 것을 인식해야 한다.
그러므로, 긴 지연 링크에 의해 접속된 적어도 2개의 서브 네트워크들을 포함하는 분산 네트워크들을 위한 해결책을 제공하는것이 본 발명의 목적인데, 상기 해결책은 백워드(backward) 호환가능하고 2개의 서브 네트워크들사이의 양 통신 방향들에서 완전히 투명하다.
도 1은 본 발명에 따라 각각의 인터페이스 링크 층 장치를 통해 긴 지연 양방향 접속에 의해 접속된 2개의 서브 네트워크들을 포함하는 분산 네트워크를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
1, 2 : 인터페이스 링크 층 장치 3 : 긴 지연 링크
4 : 제 2 서브 네트워크 5 : 제 1 서브 네트워크
상기 목적은 제 1 서브 네트워크와, 본 발명에 따른 다른 인터페이스 링크 층 장치를 통해 적어도 하나의 제 2 서브 네트워크가 접속된 긴 지연 링크사이에 접속될, 독립항 1에 따른, 인터페이스 링크 층 장치에 의해 해결된다. 양호한 실시예는 다음 종속항 2 내지 종속항 9에 각각 기술되어 있다.
상기 네트워크를 셋-업하기 위한 방법은 독립항 10에 정의되어 있고 양호한 실시예는 다음의 종속항 11에 기술되어 있다.
본 발명에 따라, 예를들어, 각각의 네트워크 장치, 즉, 노드가 자신을 상기 네트워크, 즉, 모든 다른 노드들에 식별시키는 자기 ID 페이즈동안, 엄격한 타이밍 요구들을 만족하기 위한, 상기 기술된 종래 기술의 주요 문제가 긴 지연 링크에 의해 상호접속된 적어도 2개의 서브 네트워크들이 존재하는 분산 네트워크내에서 마주치게 되는데, 본 발명에 따라, 하나의 서브 네트워크를 통해 상기 긴 지연 링크에 상기 서브 네트워크가 접속되는 상기 하나의 서브 네트워크에 할당된 상기 인터페이스 링크 층 장치는, 다른 서브 네트워크들에 접속된 노드들의 적어도 상기 타이밍 요구들이 이행된다는 점에서, 다른 모든 서브 네트워크들을 시뮬레이션하기때문이다. 그러므로, 자기 ID 페이즈의 경우에, 모든 접속된 노드가 어떤 정보, 예를들어, 어떤시간 프레임내의 존재를 나타내야만 할 때, 본 발명에 따른 상기 인터페이스 링크 층 장치는 상기 장치가 시뮬레이션하는 상기 서브 네트워크의 정보를 상기 정보가소정 기간내에 할당되는 상기 서브 네트워크에 출력한다. 다른 서브 네트워크들에 접속된 노드들로의 요구(request)의 경우와 유사하게, 요구중인(reque -st pending) 메시지는 상기 "실제" 답변이 상기 요구가 어드레싱된 장치로부터 나오기 전에 본 발명에 따라 미리 상기 인터페이스 링크 층 장치로부터 상기 요구 장치로 전송될 수 있다.
상기 분산 네트워크를 초기화하거나 셋업하기 위해, 본 발명에 따른 모든 인터페이스 링크층 장치는 상기 각각의 서브 네트워크에 접속된 단일 노드와 같이 초기에 행동한다. 초기 자기 ID 페이즈 후에 본 발명에 따른 모든 인터페이스 링크 층 장치가 노드들의 수와, 노드들이 각각 할당된 상기 접속된 서브 네트워크의 노드들의 각각의 정보를 알게되는 상기 초기 자기 ID 페이즈 후에, 상기 정보는 상기 긴 지연 링크를 통해 본 발명에 따른 모든 다른 인터페이스 링크 층 장치들로 전송된다. 본 발명에 따른 링크 층 장치가 상기 정보를 수신하는 경우에, 상기 장치는,예를들어 버스 리셋을 가지고, 상기 각각의 접속된 서브 네트워크내의 제 2 자기 ID 페이즈를 시작하고, 상기 페이즈동안, 상기 IEEE1394 표준에 따라 수신된 각각의 정보를 가진 노드들의 수처럼 행동한다. 양호하게 각각의 서브 네트워크내의 노드들이 서로다른 노드 ID들을 갖도록 구성될 필요가 없으므로, 즉, 제 1 서브 네트워크내의 노드는 제 2 서브 네트워크내의 다른 노드와 같은 노드 ID를 가질수 있지만 하나의 서브 네트워크내의 실제 및 가상 노드들이 자동적으로 지정된 서로다른 노드 ID들을 가지며 얻어야 하기 때문에, 본 발명에 따른 인터페이스 링크 층 장치는 상기 경우에서 상기 어드레싱된 가상, 즉, 시뮬레이션된 장치들의 노드 ID들을 시뮬레이션된 각각의 물리적 서브 네트워크에서 사용된 노드 ID들로 바꾸며 그 반대도 성립한다.
상기 초기화후에 상기 소정의 타이밍 요구들을 이행하는데 필요한 시뮬레이션을 벗어나서, 본 발명에 따른 상기 인터페이스 링크 층 장치는 링크 층 장치의 동작을 수행하는데, 즉 적어도 2개의 서브 네트워크들사이의 링크로부터 서브 네트워크로 데이터 패킷을 전송하며 그 반대도 성립하는데, 예를들면 상기 참조된 문서에 기술된 바와같다.
본 발명 및 그 실시예는 첨부된 도면과 연결된 상세한 설명 및 에시적인 실시예로부터 더 잘 이해될 것이다.
도 1은 긴 지연 양방향 접속(3)에 의해 서로 접속된 제 1 서브 네트워크(5)와 제 2 서브 네트워크(4)를 포함하는 IEEE1394 네트워크를 도시한다. 상기 제 1 서브 네트워크(5)와 상기 긴 지연 양방향 접속(3)사이에, 상기 제 1 서브 네트워크(5)에 할당되고 그러므로 상기 제 1 서브 네트워크(5)에 속하는 것으로 간주되는, 즉 상기 제 1 서브 네트워크(5)내에서 네트워크 장치 또는 노드처럼 행동하는 제 1 인터페이스 링크 층 장치(1)가 배열된다. 상기 제 2 서브 네트워크(4)에 할당되고 그러므로 상기 제 2 서브 네트워크에 속하는 것으로 간주되는, 유사한, 제 2 인터페이스 링크 층 장치(2)가 상기 제 2 서브 네트워크(4)와 상기 긴 지연 양방향 접속(3)사에서 접속된다.
도시된 실시예에서, 상기 제 1 서브 네트워크(5)는 3 개의 노드들, 즉, 장치 C로 불리며 노드 ID 4를 가진 제 1 노드(5A), 장치 D로 불리며 노드 ID 3을 가진 제 2 노드(5B), 및 장치 E로 불리며 노드 ID 2를 가진 제 3 노드(5C)를 포함한다. 더욱이, 상기 제 2 서브 네트워크(4)는 장치 A로 불리며 노드 ID 2를 가진 제 4 노드(4A)와 장치 B로 불리며 노드 ID 3을 가진 제 5 노드(4B)를 포함한다.
본 명세서의 도입부에 기술된 바와같이, 긴 지연 양방향 접속에 의해 서로 접속된 2개 이상의 서브 네트워크들을 포함하는 상술된 바와같은 상기 네트워크들은 종래 기술에서 공지되어 있지만, 100 % 백워드 호환가능이 아니고 통신의 양방향에서 완전히 투명하지 않다는 것, 또는 값비싼 광섬유 케이블링을 요구한다는 단점들을 물려받는다.
반면에, 본 발명에 따라, 상기 제 1 인터페이스 링크 층 장치(1) 및 상기 제 2 인터페이스 링크 층 장치(2) 각각은 그자신의 서브 네트워크(5,4)에 관한 정보를 각각의 다른 인터페이스 링크층 장치(2,1)로 전송하고, 상기 각각의 다른 인터페이스 링크 층 장치(2,1)로부터 수신된 정보에 기초하여 상기 각각의 다른 인터페이스링크 층 장치(2,1)가 접속된 각각의 서브 네트워크(4,5)를 시뮬레이션하는 특징을 가지고 있다. 상기 시뮬레이션은 서브 네트워크의 각각의 노드가 자기 ID 페이즈 동안 상기 서브네트워크에 그자신을 식별시키는 상기 자기 ID 페이즈와 같은, 적어도 엄격한 타이밍 요구들을 가진 페이즈들 동안, 본 발명에 따라 각각의 인터페이스 링크 층 장치(1,2)에 의해 수행된다.
그러므로, 도시된 실시예에서 인터페이스 1로 불리는 상기 제 1 인터페이스 링크 층 장치(1)는 상기 제 4 노드(4A)의, 즉 장치 A의 시뮬레이션인 가상 제 4 노드 (4A')와, 상기 노드(4B)의, 즉 장치 B의 시뮬레이션인 가상 제 5 노드(4B')를 "포함한다". 인터페이스 2로 불리는 상기 제 2 인터페이스 링크 층 장치(2)는 상기 제 1 노드(5A)의, 즉 상기 장치 C의 시뮬레이션인 가상 제 1 노드(5A'), 상기 제 2 노드(5B)의, 즉 상기 장치 D의 시뮬레이션인 가상 제 2 노드(5B'), 및 상기 제 3 노드(5C)의, 즉 상기 장치 E의 시뮬레이션인 가상 제 3 노드(5C')을 "포함한다".
본 발명에 따른 각각의 인터페이스 링크 층 장치(1,2)는 노드들 주위에서 상기 장치가 정보를 수신하는 상기 노드들의 수처럼 행동하여서 새로운 노드 식별자 (identifier)들은 상기 각각의 서브 네트워크들(5,4)에서 충돌이 발생하지 않도록 보장하기 위해 자기 ID 페이즈동안 상기 IEEE1394 표준에 따른 가상 노드들에 자동적으로 할당된다. 그러므로, 상기 제 1 서브 네트워크(5)내에서, 예를들어, 상기 노드 식별자들 2 내지 4는 상기 물리적 노드들(5A 내지 5C)에 할당되고, 2 내지 4와 다른 노드 식별자들은 상기 인터페이스 링크 층 장치(1)내의 가상 제 4 및 제 5 노드(4A'과 4B')에 할당되는데, 도시된 실시예에서 가상 제 4 노드(4A')에 대해서는 노드 ID 0 이고 가상 제 5 노드(4B')에 대해서는 노드 ID 1 이다. 유사하게, 상기 제 2 서브 네트워크(4)내에서, 상기 노드 식별자들 2와 3은 상기 물리적인 제 4와 제 5 노드들(4A와 4B)에 할당되고, 그와다른 노드 식별자들은 상기 제 2 인터페이스 링크 층 장치(2)내의 가상 제 1 내지 제 3 노드들(5A', 5B', 및 5C')에 할당되며, 예를들어 도 1에 도시된 바와같이, 상기 가상 제 1 노드(5A')에 대해서는 노드 ID 4이고 상기 가상 제 2 노드(5B')에 대해서는 노드 ID 1이며, 상기 가상 제 3 노드(5C')에 대해서는 노드 ID 0 이다.
각각의 다른 서브 네트워크, 즉 각각의 인터페이스 링크 층 장치가 직접적으로 뿐 아니라 상기 긴 지연 링크를 통해서도 접속되어 있는 각각의 서브 네트워크를 올바르게 시뮬레이션할 수 있기 위해, 다음의 초기화 절차가 수행된다.
초기에, 상기 제 1 서브 네트워크(5)와 상기 제 2 서브 네트워크(4)는 상기 네트워크 장치와 정규 네트워크 장치 또는 네트워크 제어기로서 작용하는 인터페이스 링크 층 장치를 각각 포함하는 독립된 네트워크로서 행동하고 작용한다. 그러므로, 초기 페이즈동안 양 인터페이스 링크 층 장치(1,2)가 단일 노드처럼 행동하는 상기 초기 페이즈에서, 상기 제 1 서브 네트워크(5)는 4개의 노드들, 즉 상기 제 1 내지 제 3 노드들(5A 내지 5C)과 상기 제 1 인터페이스 링크 층 장치(1)를 상기 제 1 서브 네트워크가 포함한다는 것을 자기 ID 페이즈 후에 알게된다. 상기 정보가 상기 전체 제 1 서브 네트워크(5)내에서 분산되기 때문에, 상기 제 1 인터페이스 링크 층 장치(1)는 상기 제 1 서브 네트워크(5)의 네트워크 토폴러지 (topology)에 대한 필요한 정보를 모을 수 있다. 유사하게, 상기 제 2 서브 네트워크(4)의 초기자기 ID 페이즈후에, 상기 인터페이스 링크 층 장치(2)는 상기 제 2 서브 네트워크(4)가 상기 제 4 노드(4A), 상기 제 5 노드(4B), 및 상기 제 2 인터페이스 링크 층 장치(2)를 포함한다는 것을 알게된다.
상기 서브 네트워크들(5,4)중 한 네트워크내에서의 자기 ID 페이즈동안 각각의 인터페이스 링크 층 장치(1,2)가 새로운 정보를 모은 상기 자기 ID 페이즈후에. 상기 정보는 상기 긴 지연 양방향 접속(3)을 통해 상기 각각의 다른 인터페이스 링크 층 장치(2,1)에 분산된다. 도시된 실시예에서, 상기 자기 ID 페이즈를 수행하기 위해, 상기 정보는 각각의 서브 네트워크에 접속된 노드들의 수와 그 이름을 포함할 수 있다. 상기 방식으로, 상기 제 1 인터페이스 링크 층 장치(1)는 상기 제 2 서브 네트워크(4)가 상기 제 2 인터페이스 링크 층 장치(2)와 떨어진 2개의 네트워크 장치들인, 상기 제 4 노드(4A), 즉 장치 A와 상기 제 5 노드(4B), 즉 장치 B를 포함하고, 상기 제 2 인터페이스 링크 층 장치(2)는 상기 제 1 서브 네트워크(5)가 상기 제 1 인터페이스 링크 층 장치(1)와 떨어진 3개의 장치인, 상기 제 1 노드 (5A), 즉 장치 C, 상기 제 2 노드(5B), 즉 장치 D, 및 상기 제 3 노드(5C), 즉 장치 E를 포함한다는 정보를 얻는다.
양호하게, 양 인터페이스 링크 층 장치들(1,2)은 상기 전체 네트워크 토폴러지, 즉 각각의 서브 네트워크(5,4)의 토폴러지도 알아야 한다.
마지막으로, 상기 긴 지연 양방향 접속(3)을 통해 상기 정보를 수신한 후에, 본 발명에 따른 각각의 인터페이스 링크 층 장치들(1,2)은 상기 자신의 접속된(own connected) 서브 네트워크내에서, 예를들어 버스 리셋을 가지고, 제 2 자기 ID 페이즈를 시작한다. 시작된 상기 제 2 자기 ID 페이즈동안, 본 발명에 따른 상기 각각의 인터페이스 링크 층 장치가 다른 서브 네트워크에 관한 정보를 수신하였기 때문에, 상기 정보를 수신한 상기 인터페이스 링크 층 장치(1,2)는 수신된 정보에 따라 어떤 수의 노드들을 시뮬레이션한다. 그러므로, 상기 제 1 인터페이스 링크 층 장치(1)는 상기 제 2 서브 네트워크인 상기 제 4 장치(4A)와 상기 제 5 장치(4B)를 시뮬레이션하고, 상기 제 2 인터페이스 링크 층 장치(2)는 상기 제 1 서브 네트워크인 상기 제 1 내지 제 3 노드들(5A 내지 5C)을 시뮬레이션한다. 상기 시뮬레이션은 상기 IEEE1394 표준에 따라 엄밀히 수행되는데, 예를들어, 상기 제 1 인터페이스 링크 층 장치(1)는 2개의 자기 ID 패킷들을 상기 제 1 서브 네트워크(5)로 전송하며 상기 자기 ID 페이즈후에 2개의 노드 ID들을 나타낸다. 유사하게, 상기 제 2 인터페이스 링크 층 장치(2)는 3개의 자기 ID 패킷들을 전송하고 상기 자기 ID 페이즈후에 3개의 노드 ID들을 나타낸다. 상기 제 2 자기 ID 페이즈동안, 서브 네트워크내의 상기 노드 식별자들은 상기 IEEE1394 표준에 따라 새로이 할당된다. 그러므로, 각각의 인터페이스 링크 층 장치들(1,2)내의 노드 ID 변환표(translation table)를 올바르게 셋-업하기 위해, 상기 새로운 노드 ID들에 관한 정보가 모든 접속된 인터페이스 링크 층 장치들(1,2)사이에서 교환된다.
새로운 자기 ID 페이즈를 시작하기 위한 버스 리셋은 장치가 IEEE1394 버스에 새로이 접속되고, 그로부터 이동되거나 장치가 그것을 요청할 경우에 항상 실행된다. 그러므로, 상기 IEEE1394 표준내에 정의된 상기 자동 자기 구성 장치 (automatic self configuration mechanism)에 기초하여, 본 발명에 따른 상기 네트워크 셋-업도 항상 투명한 자기 구성된 상태에서 유지되는데, 본 발명에 따른 인터페이스 링크 층 장치(1,2)가 자체 시작되지 않은(not self initiated) 자기 ID 페이즈의 경우에 상기 접속된 서브 네트워크(5,4)의 정보를 모으고, 상술된 바와같은 각각의 자신의 접속된(own connected) 서브 네트워크내의 새로운 자기 ID 페이즈를 번갈아 시작하는 상기 긴 지연 링크 (3)에 접속된 다른 인터페이스 링크 층 장치(2,1)로 상기 정보를 전송한다.
양호하게, 본 발명에 따른 인터페이스 링크 층 장치가 다른 서브 네트워크에 관한 정보를 포함한다면, 상기 정보는 또한 자체 시작되지 않은 자기 ID 페이즈동안 상기 전체 네트워크내의 상기 전체 자기 ID 페이즈의 속도를 더내기 위한 목적으로 상기 다른 서브 네트워크를 시뮬레이션하는데 사용된다. 더욱 양호하게, 본 발명에 따른 인터페이스 링크 층 장치가 이미 수신된 정보와 다르지 않은 다른 인터페이스 링크 층 장치로부터 정보를 수신하는 경우에, 어떤 자체 시작된 자기 ID 페이즈도 상기 인터페이스 링크 층 장치에 의해 시작되지 않는다.
본 발명에 따라 상기 인터페이스 링크 층 장치내에서 시뮬레이션된 가상 노드들의 노드 식별자들이 시뮬레이션된 노드들에 대해 변화하므로, 본 발명에 따른 상기 인터페이스 링크 층 장치는 또한 상술된 바와같이 상기 제 2 의 상기 자기 ID 페이즈후에 셋업된 상기 노드 ID 변환표에 기초하여 상기 긴 지연 링크(3)의 다른 측면으로 전송되는 패킷들내의 상기 노드 ID들을 변환한다.
각각의 서브 네트워크(4,5)를 올바르게 시뮬레이션하기 위해, 각각의 인터페이스 링크 층 장치(1,2)는 상기 각각의 다른 서브 네트워크(4,5)내의 노드들의 수뿐아니라 상기 토폴러지, 즉 상기 각각의 노드들의 접속 계획(scheme)도 양호하게 시뮬레이션한다. 그와함께, 상기 각각의 서브 네트워크들(4,5)내에서, 상기 전체 네트워크는, 정규 링크가 본 발명에 따른 상기 인터페이스 링크 층 장치들(1,2) 및 상기 긴 지연 링크(3)대신에 존재하는 것처럼, 동일한 토폴러지에 따른 물리적 및 가상 노드들에 의해 구축된다. 상기 계획은, 상기 장치 C, 즉 상기 제 1 노드(5A)가 상기 장치들 D와 E인 상기 제 2 및 제 3 노드들(5B와 5C)이 각각 직접 접속된 상기 제 1 서브 네트워크(5)의 루트(root)를 구축하고, 상기 장치 B, 즉 상기 제 5 노드(4B)가 상기 장치 A인 상기 제 4 노드(4A)가 직접 접속된 상기 제 2 서브 네트워크(4)의 루트를 구축하며, 상기 양 서브 네트워크들(5,4)사이의 링크가 양 루트(root)들, 즉 상기 제 1 노드(5A)와 상기 제 5 노드(4B)사이에서 셋업되며, 도 1에 도시된다.
상기 실시예는 상기 IEEE1394 표준에 기초하고 있고 노드들의 수는 노드 ID들로만 어드레스되어야 하므로, 즉 상기 IEEE1394 물리적 층의 버스 ID는 사용되지 않으므로, 상기 인터페이스 링크 층 장치들에 접속된 노드들의 수는 63으로 제한되고, 즉 상기 전체 네트워크는 각각 자신의(own) 노드를 나타내는 63개의 접속된 장치들의 최대치를 가질 수 있다.
본 발명에 따라, 상기 긴 지연 양-방향 접속(3)은 상기 IEEE1394 표준에 따라 정의된 타임아웃보다 더 큰 지연을, 예를들어 100 μs ... 10 ms의 순서로 가질수 있는데, 더 큰 지연들에 대해서 비동기 IEEE1394 트랜잭션(transaction)들이, 타이밍 요구들이 만족되지 않으므로, 실패할수 있기 때문이다. 그러나, 상기 적절한 정보가 상기 초기 자기 ID 페이즈후에 한 인터페이스 링크 층 장치로부터 다른 인터페이스 링크 층 장치로 전송된 경우에, 상기 다른 인터페이스 링크 층 장치는 상기 타이밍 요구를 만족하기 위해 상기 자기 ID 페이즈 동안 각각의 다른 서브 네트워크를 시뮬레이션 할 수 있을 뿐아니라, 정규 동작 동안에도, 예를들어, 상기 인터페이스 링크 층 장치에 의해 시뮬레이션된 각각의 어드레스된 장치가 답변을 프로세싱하기 위해 시간을 필요로 한다는 것을 표시하는 상기 접속된 서브 네트워크로 명령 또는 답변들을 분산하거나, 상기 인터페이스 링크 층 장치내에서 시뮬레이션될 장치의 모든 또는 몇몇 레지스터들을 지역적으로 저장하여, 시뮬레이션할 수 있는데, 장치로의 명령이 상기 IEEE1394 표준의 더 높은 층으로서 상기 제어 및 상태(status) 레지스터 구조(architecture)를 정의하는 IEEE1212 표준에 따른 각각의 장치에 판독 요청으로서 항상 보일 수 있기 때문이다. 예를들어, 장치/노드의 성능을 정의하는 각각의 버스 정보(info) 블록은 본 발명에 따른 인터페이스 링크 층 장치내에 저장될 수 있다.
긴 지연 링크(3)를 통해 본 발명에 따른 상기 인터페이스 링크 층 장치들이 통신하는 상기 긴 지연 링크는 동축 케이블, 무선, 적외선, 전문적인 긴 거리와 고속 데이터 접속을 위해 사용되는 비동기 전송 모드(ATM), 차폐되지않은 트위스트 페어(UTP), 플라스틱 광섬유(POF) 및/또는 다른 적절한 접속, 예를들어 상기 형식의 접속들의 조합일 수 있다. 상기 접속은 정적(static)인 것으로 가정된다. 상기 한 측면, 즉 한 서브 네트워크내의 네트워크 토폴러지가 변화한다면, 상기 측면상의 서브 네트워크는 상기 표준 IEEE1394 장치에 의해 자신을 재구성하고, 상기 서브 네트워크를 올바르게 시뮬레이션하는데 필요한 부가 정보 또는 상기 새로운 네트워크 토폴러지 정보는 상기 다른 인터페이스 링크 층 장치로 전송되며 그후에 상기 다른 인터페이스 링크 층 장치는 상기 접속된 서브 네트워크내의 새로운 자기 ID 페이즈를 수행한다.
본 발명에 따른 상기 인터페이스 링크 층 장치들은, 자기 ID 페이즈 동안 상기 장치들이 다른 서브 네트워크를 시뮬레이션하지 않는 상기 자기 ID 페이즈 동안, 자신의(own) 노드 식별자만을 필요로 하므로, 어떤 식별자들도 동작하는 동안 "낭비되지" 않는데, 상기 경우에서 상기 시뮬레이션된 장치들을 위한 노드 식별자들만이 필요하기 때문이다.
물론, 본 발명은 2개의 서브 네트워크들로 구성되는 네트워크에 제한되지는 않지만, 동일한 긴 지연 양-방향 링크(3)에 접속된 3개 이상의 서브 네트워크들을 포함할 수 있다. 상기 경우에서, 상기 긴 지연 링크(3)상의 통신은 상기 참조된 유럽 특허 출원 99 126 221.3에 기술된 바와같이 패킷들 또는 채널들로 조직될 수 있고, 각각의 인터페이스 링크 층 장치는 2개이상의 서브 네트워크들을 시뮬레이션한다.
어떤 노드도 전혀 하나의 서브 네트워크에 접속되지 않는 경우, 즉, 본 발명에 따른 인터페이스 링크 층 장치만이 상기 서브 네트워크내에 존재하는 경우, 상기 긴 지연 링크(3)를 통해 접속된 다른 인터페이스 링크 층 장치들과 상기 인터페이스 링크 층 장치사이의 링크가 설립되지 않아도 되는 것이 가능해지고, 그러므로 상기 각각의 다른 인터페이스 링크 층 장치들은 상기 특정 서브 네트워크의 노드들을 시뮬레이션하지 않을 것이다. 상기 전체 네트워크가 2개의 인터페이스 링크 층 장치들만을 포함하는 경우에, 상기 "현존하는" 서브 네트워크에 접속된 상기 인터페이스 링크 층 장치는 간단한 IEEE1394 중계기(repeater)처럼 행동할 수 있다.
본 발명에 따라, 긴 지연 링크를 포함하는 분산 네트워크는 현존하는 IEEE1394 장치들과 호환가능하게 구축될 수 있다. 상기 장치들은 상기 장치들이 상기 인터페이스 링크 층 장치들중 한 장치내에서 시뮬레이션된 장치와 통신할 때 긴 지연 접속이 존재한다는 것을 알 필요가 없다. 그러므로, 본 발명에 따라, 긴 지연 링크를 포함하는, 완전히 투명하며 상기 IEEE1394 표준의 모든 장점들을 보유하는 ,분산된 IEEE1394 네트워크가 구축된다.
물론 본 발명은 타이밍 요구들을 이행하면서 긴 지연 링크들을 셋-업하기 위해 다른 통신 표준들에도 적용될 수 있다.
긴 지연 링크에 의해 접속된 적어도 2개의 서브 네트워크들을 포함하는 분산 네트워크들을 위한 해결책을 제공하는데, 제 1 서브 네트워크와, 본 발명에 따른 다른 인터페이스 링크 층 장치를 통해 적어도 하나의 제 2 서브 네트워크가 접속된 긴 지연 링크사이에 접속될 인터페이스 링크 층 장치에 의해, 백워드(backwa -rd) 호환가능하고 2개의 서브 네트워크들사이의 통신 방향들 모두에서 완전히 투명하게 된다.

Claims (11)

  1. 적어도 하나의 제 2 서브 네트워크(4)가 다른 인터페이스 링크 층 장치(2)를 통해 접속되는 긴 지연 링크(3)와 제 1 서브 네트워크(5)사이에 접속되는 인터페이스 링크 층 장치(1)에 있어서,
    상기 적어도 하나의 제 2 서브 네트워크(4)의 시간 임계(critical) 메시지들을 시뮬레이션하거나 대체할 수 있는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  2. 제 1 항에 있어서,
    적어도 하나의 제 2 서브 네트워크(4)의 시뮬레이션이 상기 제 1 서브 네트워크(5)의 자기 ID 페이즈(self ID phase)동안 실행되는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  3. 제 1 항 또는 제 2 항에 있어서,
    제 2 인터페이스 링크 층 장치(2)로부터 상기 제 2 서브 네트워크(4)의 구성에 관한 정보를 수신하는 경우에 상기 제 1 서브 네트워크(5)내에서 새로운 자기 ID 페이즈를 트리거(trigger)하는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 제 1 서브 네트워크(5)내에서의 새로운 자기 ID 페이즈가 상기 제 1 서브 네트워크(5)내에서 트리거된 후에 상기 제 1 서브 네트워크(4)의 구성이 어떻게 변화했는지를 상기 적어도 하나의 제 2 인터페이스 링크 층 장치(2)에 알리는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    제 2 서브 네트워크(4)의 물리적 노드들(4A, 4B)의 노드 ID들(ID2, ID3)을 상기 제 1 서브 네트워크(5)내에서 상기 물리적 노드 (4A, 4B)들을 시뮬레이션하는 가상 노드들에 할당된 노드 ID들(ID0, ID1)로 변환하고, 그 역으로도 변환하는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    각각의 제 2 서브 네트워크(4)의 물리적 노드들(4A, 4B)의 수 및/또는 토폴러지를 시뮬레이션하는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서,
    63개의 물리적 노드들(5A, 5B, 5C, 4A, 4B)의 최대치를 포함하는 적어도 하나의 서브 네트워크(5, 4)로 구성되는 네트워크들을 지원하는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  8. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    동축 케이블들, 무선, 적외선, 비동기 전송 모드, 차폐되지않은 트위스트 페어(twisted pair), 및/또는 플라스틱 광섬유 접속들에 기초한 긴 지연 링크들(3)을 지원하는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  9. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    IEEE1394 표준에 적응되는 것을 특징으로 하는 인터페이스 링크 층 장치(1).
  10. 제 1 항 내지 제 9 항중 어느 한 항에 따른 인터페이스 링크 층 장치를 통해 긴 지연 링크(3)에 각각 접속된 적어도 2개의 서브 네트워크들(5, 4)을 포함하는 네트워크를 셋-업하기 위한 방법에 있어서:
    각각의 상기 서브 네트워크들(5; 4)에서 자기 ID 페이즈를 수행하는 단계로서, 각각의 상기 인터페이스 링크 층 장치들(1; 2)이 단일 노드처럼 행동하는, 상기 자기 ID 페이즈 수행 단계와;
    상기 긴 지연 링크(3)를 통해 상기 각각의 인터페이스 링크 층 장치(1; 2)로부터 상기 각각의 인터페이스 링크 층 장치(1; 2)에 접속된 모든 다른 인터페이스 링크 층 장치들(2; 1)로 인터페이스 링크 층 장치(1; 2)에 접속된 상기 서브 네트워크(5; 4)의 구성에 관한 정보를 전송하는 단계와;
    적어도 하나의 다른 서브 네트워크(5; 4)의 구성에 관한 정보를 수신한, 서브 네트워크에 접속된 각각의 인터페이스 링크 층 장치(2; 1)에 의해 각각의 서브 네트워크(4; 5)에서 각각의 자기 ID 페이즈를 시작하는 단계로서, 상기 각각의 인터페이스 링크 층 장치(2; 1)는 모든 다른 서브 네트워크들(5; 4)에 관한 정보가 수신된 상기 모든 다른 서브 네트워크들을 시뮬레이션하는, 상기 자기 ID 페이즈 시작 단계를 포함하는 것을 특징으로 하는 네트워크 셋-업 방법.
  11. 제 10 항에 있어서,
    각각의 자기 ID 페이즈를 시작하는 단계동안, 적어도 하나의 다른 서브 네트워크(5,4)의 구성에 관한 정보로서 수신된 물리적 노드들(5A, 5B, 5C; 4A, 4B)의 노드 ID들(ID4, ID3, ID2,; ID2, ID3)을 상기 정보를 수신한 상기 각각의 인터페이스 링크 층 장치(2, 1)가 접속된 상기 서브 네트워크(4, 5)의 물리적 노드들(4A, 4B; 5A, 5B, 5C)에 의해 사용되지 않는 노드 ID들(ID4, ID1, ID0; ID0, ID1)로 변환하는 것을 특징으로 하는 네트워크 셋-업 방법.
KR1020010011697A 2000-03-07 2001-03-07 긴 지연 접속들을 위한 인터페이스 링크 층 디바이스 KR100867561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00104844.6 2000-03-07
EP00104844A EP1133108A1 (en) 2000-03-07 2000-03-07 Interface link layer device for long delay connections

Publications (2)

Publication Number Publication Date
KR20010088437A true KR20010088437A (ko) 2001-09-26
KR100867561B1 KR100867561B1 (ko) 2008-11-10

Family

ID=8168046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011697A KR100867561B1 (ko) 2000-03-07 2001-03-07 긴 지연 접속들을 위한 인터페이스 링크 층 디바이스

Country Status (4)

Country Link
US (3) US7454513B2 (ko)
EP (1) EP1133108A1 (ko)
JP (1) JP2001298466A (ko)
KR (1) KR100867561B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198085B1 (en) * 2000-10-10 2011-06-08 Sony Deutschland GmbH Cycle synchronization between interconnected sub-networks
EP1199840A1 (en) * 2000-10-19 2002-04-24 THOMSON multimedia Method for connecting an IEEE1394 remote device to a cluster of IEEE1394 devices through a wireless link
US8762568B1 (en) * 2001-07-06 2014-06-24 Cisco Technology, Inc. Method and apparatus for inter-zone restoration
EP1307005A1 (en) 2001-10-25 2003-05-02 Sony International (Europe) GmbH Programmable interface link layer device
JP3683227B2 (ja) * 2002-03-28 2005-08-17 日本電気エンジニアリング株式会社 ローカルバスブリッジ
US6912596B2 (en) * 2002-08-02 2005-06-28 Texas Instruments Incorporated Automatic resume from suspend for IEEE-1394 PHY
WO2005091154A1 (en) 2004-03-19 2005-09-29 Koninklijke Philips Electronics N.V. Simulation circuit of pci express endpoint and downstream port for a pci express switch
US7539967B1 (en) * 2006-05-05 2009-05-26 Altera Corporation Self-configuring components on a device
WO2011043416A1 (ja) 2009-10-07 2011-04-14 日本電気株式会社 情報システム、制御サーバ、仮想ネットワーク管理方法およびプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157972A (en) * 1991-03-29 1992-10-27 Rosemount Inc. Pressure sensor with high modules support
WO1995034153A1 (en) * 1994-06-08 1995-12-14 Hughes Aircraft Company Apparatus and method for hybrid network access
US6701370B1 (en) * 1994-06-08 2004-03-02 Hughes Electronics Corporation Network system with TCP/IP protocol spoofing
US5537533A (en) * 1994-08-11 1996-07-16 Miralink Corporation System and method for remote mirroring of digital data from a primary network server to a remote network server
JP3572768B2 (ja) * 1995-08-12 2004-10-06 ソニー株式会社 データ通信方法
US5940596A (en) * 1996-03-25 1999-08-17 I-Cube, Inc. Clustered address caching system for a network switch
JPH09275402A (ja) * 1996-04-04 1997-10-21 Sony Corp 通信制御システムおよび通信制御装置並びにデータ送受信装置および通信制御方法
JPH09282263A (ja) * 1996-04-12 1997-10-31 Sony Corp 電子機器及びその識別情報構成方法
US6430225B1 (en) * 1996-07-19 2002-08-06 Sony Corporation Apparatus and method for digital data transmission
JP3660443B2 (ja) * 1996-10-15 2005-06-15 株式会社東芝 データ転送制御システム及び中継装置
JPH10174073A (ja) 1996-12-11 1998-06-26 Sony Corp 伝送装置および伝送方法
US6073194A (en) * 1997-07-31 2000-06-06 Advanced Micro Devices, Inc. Transaction based windowing methodology for pre-silicon verification
DE19835668A1 (de) * 1997-08-07 1999-02-25 Matsushita Electric Ind Co Ltd Übertragungsmedienverbindungsvorrichtung, steuernde Vorrichtung, gesteuerte Vorrichtung und Speichermedium
US6157972A (en) * 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus
JP3277874B2 (ja) * 1998-01-29 2002-04-22 日本電気株式会社 Ｉｅｅｅ１３９４ブリッジ
US6678769B1 (en) * 1998-02-24 2004-01-13 Canon Kabushiki Kaisha Control apparatus and method for managing a logical connection between source and destination nodes
KR100272108B1 (ko) * 1998-10-13 2000-11-15 윤종용 Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러
US6327637B1 (en) * 1998-12-18 2001-12-04 Cirrus Logic, Inc. Interface tap for 1394-enabled serial bus device
JP2000209220A (ja) * 1999-01-14 2000-07-28 Toshiba Corp コンピュ―タ、ネットワ―ク制御装置、およびこれらを用いたシステム並びにリモ―ト起動方法
DE69940781D1 (de) * 1999-12-30 2009-06-04 Sony Deutschland Gmbh Schnittstellenverbindungsschicht- Einrichtung zum Aufbau eines verteilten Netzwerks
US6414971B1 (en) * 2000-01-31 2002-07-02 Sony Corporation System and method for delivering data packets in an electronic interconnect
EP1198085B1 (en) * 2000-10-10 2011-06-08 Sony Deutschland GmbH Cycle synchronization between interconnected sub-networks
US6710370B2 (en) * 2002-01-07 2004-03-23 Xerox Corporation Image sensor with performance enhancing structures

Also Published As

Publication number Publication date
EP1133108A1 (en) 2001-09-12
US7454513B2 (en) 2008-11-18
JP2001298466A (ja) 2001-10-26
KR100867561B1 (ko) 2008-11-10
US20070153700A1 (en) 2007-07-05
US20070147387A1 (en) 2007-06-28
US20010023452A1 (en) 2001-09-20

Similar Documents

Publication Publication Date Title
US6445711B1 (en) Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE STD 1394 serial buses
US20070153700A1 (en) Interface link layer device for long delay connections
CN106713096B (zh) 总线型fc-ae-1553网络系统及网络终端之间的数据发送和获取方法
JPS6333945A (ja) ロ−カルエリアデ−タデイストリビユ−シヨンシステム
EP1113625A3 (en) Communication path control method and device for data networks using high-speed buses
US7590416B1 (en) Method for managing bandwidth in a communication network comprising a cordless connection
US8582576B2 (en) Method of bus configuration to enable device bridging over dissimilar buses
KR100272108B1 (ko) Ieee 1394 가상 네트웍 생성방법 및 그 콘트롤러
US6738843B2 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
US6609172B1 (en) Breaking up a bus to determine the connection topology and dynamic addressing
CN1316789C (zh) 电信网络中的改进以及与电信网络相关的改进
US7124227B2 (en) Programmable interface link layer device
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
Cisco SDLLC: SDLC to LLC2 Media Translation
JP2004514322A (ja) 非ネットワーク準拠リンクを介してネットワークにノードを接続するためのシステム及び方法
Iskefiyeli et al. Interconnection of autonomous profibus segments through ieee 802.16 wman
KR960001266B1 (ko) 근거리 데이타 분배 시스템
JPH11215132A (ja) 情報処理装置および方法、並びに提供媒体
KR20010018994A (ko) Ｉｅｅｅ1394 원거리 접속 장치들간의 접속 방법 및 장치
JP2000059407A (ja) ネットワ―ク管理方泡情報処理方法及び装置、情報提供媒体

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee