KR20010082850A

KR20010082850A - 액정표시장치용 어레이기판

Info

Publication number: KR20010082850A
Application number: KR1020000008331A
Authority: KR
Inventors: 김웅권; 소회섭
Original assignee: 구본준, 론 위라하디락사; 엘지.필립스 엘시디 주식회사
Priority date: 2000-02-21
Filing date: 2000-02-21
Publication date: 2001-08-31

Abstract

본 발명은 액정표시장치용 어레이기판의 제조방법에 관한 것이며, 특히 스위칭소자와 스토리지 캐패시터를 포함하는 나노블럭을 구성하는데 있어서, 스위칭소자를 형성하는 반도체기판과 상기 스위칭소자와 함께 구성되고 공통전압이 인가되는 공통배선에 동시에 접촉하는 접지배선을 형성하여 상기 나노블럭의 기판에 흐르는 기판전류 값을 "0"으로 할 수 있기 때문에, 상기 기판전류에 의해 드레인전류가 무한대로 흐르는 현상인 KINK현상을 방지할 수 있으므로, 고화질의 액정표시장치를 제작할 수 있다.

Description

액정표시장치용 어레이기판{array substrate for a liquid crystal display device}

본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히 소자산포(fluidic self assembly : FSA)기술을 이용하여 제작되는 대면적 액정표시장치에 관한 것이다.

도 1 은 일반적인 컬러액정표시장치를 도시한 분해 사시도 이다.

도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

이때, 상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역 상에는 전술한 바와 같이, 투명한화소전극(17)이 형성된다.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

상기 어레이기판에 배치되는 박막트랜지스터(T)는 각 구성요소(게이트전극, 게이트배선, 절연층, 액티브층 등등)마다 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching)의 공정을 여러번 반복한 결과로 형성된다.

이러한 다수의 반복적인 공정은 배선의 단락(short)과 단선(open) 등을 유발할 수 있으며, 또한 공정이 진행되는 동안 기판의 왜곡이나 소자의 디펙트(defect)와 같은 다수의 위험을 감안해야 하는 부담이 있다.

따라서, 이러한 복잡한 공정을 거치지 않고 단순한 제조공정으로 상기 어레이기판을 제작하기 위해 제안된 방법이 소자산포(FSA)기술이다.

상기 소자산포기술을 간략히 소개하면, 상기 스위칭소자는 실리콘(Si)이나 갈륨아세나이드(GaAs)와 같은 반도체물질을 소정의 방법으로 성장시켜, 이를 절단하여 만든 웨이퍼에 다수개 제작되며, 상기 웨이퍼 상에 형성된 다수개의 독립적인 스위칭 소자를 각각 독립적으로 분리하여 다수의 칩형태로 만들고, 이를 상기 어레이기판(22) 상에 소정의 방법으로 배치하여 어레이기판에 상기 스위칭소자를 형성하는 기술을 말한다.

이러한 소자산포기술을 적용한 어레이기판의 공정온도는 최대한 250^o의 공정온도에서 행해짐으로 열에 의한 기판의 수축변형을 막을 수 있고, 포토리소그라피 공정 중 상기 기판의 변형에 의해 노광기에서의 미스얼라인에 의한 소자의 특성변화가 없는 장점이 있다.

그리고, 기존의 어레이기판 제조공정과는 달리 소자제조와 배선공정을 분리하여 제작할 수 있음으로, 생산라인의 단순화를 통한 공장면적이 감소되고, 대면적어레이기판의 높은 수율 특성을 얻을 수 있다.

또한, 화학증착(Chemical vapor deposition : CVD)을 이용하는 활성층이나 절연층(Insulator layer)을 형성하기 위한 증착공정이 없으므로 고가의 장비에 들여야하는 투자비감소와 상기 화학증착에 의해 형성되는 절연물질 대신 고분자와 같은 유기절연막을 사용하여 상기 절연막을 대체할 수 있기 때문에 비용부담이 줄어든다.

이러한 장점을 가지는 소자산포 기술을 대략적으로 설명하면 아래와 같다.

상기 액정표시장치용 어레이기판에 사용되는 박막트랜지스터는 실리콘이나 갈륨 아세닉과 같은 웨이퍼에 미소크기로 만들어지며, 각각 미소한 크기의 블록형태로 나누어짐으로 나노블럭이라 칭한다.

이와 같은 구성을 가지는 나노블록의 형태는 도 2에 도시하였다. 나노블럭은 윗면과 바닥면의 면적비율이 차이를 가지며, 단면적으로는 사다리꼴의 형태로 형성된다. 상기 나노블럭은 윗면과 바닥면이 각각 직각사각(41), 직육면체(43), 타원 또는 원(45)의 형상을 갖는다.

도 3은 상기 나노블럭과 리셉터의 단면을 도시한 단면도이다.

상기 블록의 형태로 제조된 스위칭소자를 배치하기 위해 소정의 크기를 갖는 투명한 기판을 준비하고, 상기 스위칭소자가 배치될 부분을 소정의 방법으로 식각하여 상기 나노블럭이 안착될 수 있는 리셉터(receptor)를 형성한다.

도시한 바와 같이, 상기 기판(51)의 일부를 식각하여 형성된 리셉터(49)는 상기 단면이 사다리꼴 형태를 가지는 나노블록(47)측면의 경사(47a)를 고려하여 상기 나노블록이 안정되게 안착되도록 하는 형상이다.

이와 같이 제작된 기판을 계면활성제가 함유된 유동액에 담그고, 상기 유동액에 잠긴 기판 상에 나노블럭을 산포(散布)한다.

이때, 상기 나노블럭이 유동액을 따라 흐르다 기판 상에 형성된 다수의 리셉터에 안착 되도록 함으로서 기판에 스위칭소자를 형성하게 된다.

이러한 나노블럭의 구조와 회로도를 도 4 내지 도 5를 참조하여 설명한다.

도 4는 일반적인 나노블럭의 평면을 도시한 개략적인 평면도이다.

도면에 표기된 각 기호는 아래의 표와 같다.

[표 1]

P	화소전극과 연결되는 화소단자
G1, G2, G3, G4	각 박막트랜지스터에 해당하는 게이트전극 단자
Vc	각 화소전극과 함께 스토리지 캐패시터를 이루는 공통전극 단자.
D	데이터배선과 연결되는 소스전극 단자.

상기 도 1의 A영역, B영역, C영역, D영역은 상기 각 요소를 포함하는 독립적인 박막트랜지스터 영역이다.

상기 표 1 과 같은 단자를 갖는 나노블럭의 회로도와 동작을 도 5를 참조하여 설명한다.

도 5은 도 4의 E부분의 일부 회로도이다.

일반적으로, 상기 나노블럭에 구성되는 스위칭소자(T)는 드레인전극과 소스전극과 게이트전극을 포함하며, 상기 드레인전극은 상기 화소단자(P)에 연결되어, 추후에 형성되는 화소전극에 신호를 전달한다.

도시한 바와 같이, 하나의 소스전극 단자(D)가 상기 소스전극(61)과 연결되어 있고, 데이터배선(미도시)에서 전달되는 신호을 제어하기 위한 게이트전극이 형성되며, 상기 게이트전극은 게이트단자(G)를 통해 추후에 형성될 게이트배선과 연결된다.

상기 소스전극에 이격된 각 드레인전극(63)에 각 화소단자(P)가 연결되며, 이는 추후 기판 상에 형성되는 화소전극(미도시)과 연결되어 상기 데이터배선 단자(D)에 전달된 데이터신호를 상기 화소전극(미도시)에 전달하게 된다. 상기 화소전극과 함께 연결된 공통전극단자 Vc가 각 박막트랜지스터마다 각각 존재한다.

상기 공통전극단자 Vc는 상기 화소전극과 스토리지 캐패시터(65)(storage capacitor)를 이루기 위한 수단이다. 만약 스토리지 캐패시터(65)를 설계하지 않으면 액정을 스위칭하기 위하여 인가된 전하는 신호가 도달된 후 짧은 시간에 누설되어 사라져 버리게 되는 문제점이 있다. 따라서, 상기 나노블럭에서의 스토리지 캐패시터의 설계는 꼭 필요하다.

상기 화소전극(미도시)에 인가된 데이터전압에 의한 전계에 의해 고유 특성에 따라 액정분자가 분극하여 소정의 방향성을 띄며 배열하게 된다.

전술한 바와 같은 동작기구를 가지는 나노블록은 실리콘웨이퍼(Si wafer)나갈륨 아세닉 웨이퍼(GaAs wafer) 등의 반도체 기판 상에 형성할 수도 있으며, 절연성기판 위에 단결정 실리콘의 극히 얇은 막을 성장시킴으로써 이룩될 수 있다.

이러한 스위칭 소자는 일반적으로 SOI(semiconductor on insulator)형태의 전계효과(Field effect transistor : FET)소자라 한다.

도 6은 상기 스위칭소자의 개략적인 구성을 도시한 단면도이다.

도시한 바와 같이, 절연성 기판(80)상에 형성된 에피텍셜 실리콘박막(77)은 화학증착으로써 약 1㎛의 전형적인 박막두께로 성장될 수 있다.

이 박막은 일반적인 포토리소그라피공정(photo-lithograph process)을 사용하여, 상기 기판(80) 상에 각 트랜지스터를 아일랜드 형태로 형성할 수 있다.

상기 절연성 기판(80)상에 패터닝된 아일랜드형태의 실리콘박막(77)에 소스영역(73)과 드레인영역(75)을 만들기 위한 p⁺형 또는 n⁺형 영역의 확산으로 소자가 이루어진다. (본문에서는 n+형을 예를 들어 설명한다.)

상기 실리콘 박막(77)은 매우 얇기 때문에 상기 소스영역(73)과 드레인영역(75)은 상기 절연성 기판(80)까지 관통하여서 확장되게 할 수 있다.

따라서, 접합 정전용량은 두 개의 확산된 영역과 채널영역과의 사이의 측면과 관련된 극히 작은 정전용량으로 줄어들게 된다.

또 소자들 사이의 상호 연결이 절연성 기판(80) 위에 통과하게 되므로 실리콘기판에 대한 흔히 있는 상호연결 정전용량은 제거된다.

이들 정전용량의 감소로 인해 이와 같은 소자를 사용한 회로의 고주파 동작은 상당히 개선된다.

상기 절연성기판(80) 대신 실리콘기판 상에 산화물층 예를 들면 실리콘 다이옥사이드(SiO₂)와 같은 절연층을 성장시킨 후, 상기 절연층 상에 실리콘 박막을 성장시켜 스위칭 소자를 형성할 수 있다.

이때, 만약 드레인영역과 소스영역이 n+층이라면 상기 실리콘 박막은 저농도로 도핑된 p형이다.

도시한 바와 같이, 상기 스위칭소자(71)의 채널전류는 채널로부터 절연체에 의해 분리된 게이트전극(G)에 인가된 전압으로 제어된다.

이하 동작을 간단히 설명한다.

상기 절연층 상에 성장된 실리콘 박막은 저농도로 도핑된 p형이며, 이와 같은 소자는 일함수의 차이와 계면전하의 평형효과 때문에 증식형으로 동작할 수 있다. 즉 , 게이트전압을 인가하지 않았을 경우 차단상태에 있다.

일반적으로, 게이트전압이 0일 경우, 각 소자 중앙의 p형 물질에 공핍영역(K)이 형성된다.

사실상 1㎛ 또는 그 이하의 실리콘 박막에 대하여 이 공핍영역은 실리콘을 관통하여 절연성 기판 까지 도달할 수 있다.

이와 같은 상태를 깊은 공핍영역 이라하며, 드레인-소스의 전류는 흐르지 않는다.

반대로, 게이트전압에 문턱전압보다 큰 양의 게이트전압을 인가하면 실질적으로 양의 전하가 게이트전극에 부착된다.

이에 대응하여, 그 밑쪽의 실리콘에 공핍영역과 이동성 전자를 함유하는 얇은 표면층의 형성으로 인해 음의 전하가 유기된다.

그 결과 종래의 n형 채널의 증식형 소자의 경우에서와 같이 작은 양의 게이트전압으로써 전도성 채널(81)이 형성된다.

도 7은 도 6의 스위칭소자가 가지는 게이트전압의 함수로서의 드레인-전류 전압 특성을 나타낸다.

도 7의 그래프에서 암시하듯이 게이트전압의 효과는 낮은 드레인-소스간 전압에 대해 이 유기된 채널의 전도도를 변화시키는 것이다.

게이트전압(V_G)의 주어진 값(V_G=2V,4V,6V,8V)에 대하여 전류가 포화되고 그 이후에는 전류가 본질적으로 일정하게 머무는 어떤 드레인전압(V_D)(83)값이 있을 것이다.

상기 트랜지스터에서 중요한 파라미터는 문턱전압(threhold voltage : V_T)이며, 이것은 채널을 유기시키는데 필요한 최소 게이트전압이다.

일반적으로 n형 채널소자의 양의 게이트전압은 어떤 값 V_T보다는 커야만 전도성 채널이 유기된다.

이와 같은 동작특성을 가지는 스위칭 소자의 구성에서, 상기 스위칭소자의 크기가 작아질수록 악화되는 효과는 문턱전압 이하의 전류인데 이는 강반전이 형성되기 이전에 채널속에 일부 전자가 유기되는 사실로부터 발생한다.

문턱전압 이하의 영역에서는 전형적으로 전자의 농도가 낮기 때문에 확산전류(diffusion current)가 표동전류(drift current) 보다 우세할 것이라 예상된다.

채널 길이가 매우 짧기 때문에 소스에서 드레인으로의 이러한 캐리어 확산은 문턱적압 이하에서 소자를 차단하는 것을 불가능하게 한다. 이러한 문턱전압 이하의 전류는 소스로부터 전자의 주입을 증가시키는 드레인 유기장벽감소(drain-induced barrier lowering : DIBL)에 의해 더욱 악화된다.

소자의 전압은 임의의 적은 값으로 줄이기 어렵기 때문에 작은 기하학적 구성에서는 전계가 증가하는 경향이 있다.

따라서, 역방향으로 바이어스된 드레인접합의 전계는 충돌이온화와 캐리어 증식(애벌런치 현상에 의한 캐리어 증식)을 일으킬 수 있다.

결과적으로 발생하는 정공은 기판전류의 원인이 된다.

따라서, 기판에서 발생하는 기판 전압 V_BS가 0이 아닌 "+" 또는 "-" 값을 가지게 되며, 상기 기판에서 발생하는 전공의 일부는 소스로 움직여서 소스장벽을 낮추고, 소스로부터 P형 영역으로의 전자주입을 초래한다.

실제로, 소스-채널-드레인 사이에는 n-p-n트랜지스터 동작이 발생하여 게이트가 전류를 제어를 하지 못하게 된다.

이러한 현상을 KINK 현상이라 하며, 도 8에 도시한 바와 같이, 포화영역(87)이상에서 스위칭 소자의 드레인전류(89)가 무한대로 흐르게 되기 때문에 소자의 동작불량을 유발하는 문제가 발생한다.

전술한 바와 같은 문제를 해결하기 위해, 본 발명은 상기 스위칭소자가 형성되는 실리콘 기판 상에 발생하는 기판의 전압값이 "0"인 회로구성을 가지는 나노블럭(미소소자)을 제작하는데 그 목적이 있다.

도 1은 일반적인 액정표시장치의 분해 사시도이고,

도 2는 나노블럭의 다양한 형태를 도시한 사시도이고,

도 3은 나노블럭과 기판상에 형성된 리셉터를 도시한 단면도이고,

도 4는 나노블럭(스위칭소자)의 평면도이고,

도 5는 도 4의 E부분의 회로도이고,

도 6은 트랜지스터의 구성을 도시한 단면도이고,

도 7은 도 6의 트랜지스터의 게이트전압 함수에 대한 정상적인 드레인전압과 드레인 전류특성을 도시한 그래프이다.

도 8은 도 6의 전계효과 트랜지스터에 KINK현상이 발생하였을 경우, 게이트전압함수에 대한 드레인전압과 드레인 전류특성을 도시한 그래프이다.

도 9와 10은 각각 본 발명에 따른 나노블럭에 구성되는 스위칭소자의 회로도이고,

도 11은 본 발명에 따라 구성된 스위칭 소자를 포함하는 액정표시장치의 어레이기판의 개략적인 평면도이다.

<도면의 주요부분에 대한 부호의 설명>

111 : 공통전극 배선 113 : 접지배선

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 미소소자블럭은 절연기판과; 상기 절연기판상에 게이트전극, 소스전극, 드레인전극을 가진 복수개의 스위칭소자와; 상기 각 스위칭소자의 드레인전극과 연결되는 복수개의 화소단자와; 상기 각 화소단자와 스토리지 캐패시터를 이루는 복수개의 공통배선과; 상기 각 공통배선과 상기 절연기판을 연결하는 접지배선을 포함한다.

상기 절연성 기판은 사파이어 재질인 것을 특징으로 한다.

상기 절연성 기판은 반도체 기판 상에 절연층을 형성한 것을 특징으로 한다.

본 발명에 따른 액정표시장치용 어레이기판은 스위칭영역과 화소영역이 정의된 기판과; 절연기판과, 상기 기판 상에 게이트전극, 소스전극, 드레인전극을 가진 복수개의 스위칭소자와, 상기 각 스위칭소자의 드레인전극과 연결되는 복수개의 화소단자와, 상기 각 화소단자와 스토리지캐패시터를 이루는 복수개의 공통배선과, 상기 각 공통배선과 상기 기판을 연결하는 접지배선을 포함하고, 상기 스위칭영역에 위치한 미소소자블럭과; 상기 복수개의 미소소자블럭의 상기 게이트전극과 연결되는 데이터배선과; 상기 복수개의 미소소자블럭의 상기 소스전극과 연결되는 데이터배선과; 상기 복수개의 미소소자블럭의 상기 화소단자와 연결되고, 상기 화소영역에 위치한 화소전극을 포함한다.

상기 나노블럭을 안착되도록 하기 위해 상기 기판 상의 스위칭영역에 식각홈을 더욱 구성하는 것을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명은 상기 실리콘기판에서 발생하는 기판 전압값을 "0"으로 잡아주기 위해, 상기 스위칭소자와 함께 구성되는 공통배선과 상기 기판에 동시에 접촉하는 접지배선을 구성한다.

이하 도 9를 참조하여 설명한다.

도시한 바와 같이, 게이트전극과, 소스전극과 드레인전극으로 구성되는 스위칭소자(T)와, 상기 스위칭소자(T)와 접속하는 화소단자(P)와, 상기 화소단자(P)와 캐패시터를 이루는 공통전극단자(V_C)로 구성되는 회로에 상기 공통배선(111)과 상기 기판과의 사이에 접지배선(113)을 구성한다.

상기 공통배선(111)은 상기 화소전극 단자(P)와 접촉하여 스토리지 캐패시터(storage capacitor : Cst)를 이루기 위한 수단이다. 만약 스토리지 캐패시터(Cst)를 설계하지 않으면 액정을 스위칭하기 위하여 인가된 전하는 신호가 도달된 후 짧은 시간에 누설되어 사라져 버리게 되는 문제점이 있다.

이러한 문제는 액정표시장치의 화질을 떨어뜨리는 주원인이 된다.

따라서, 상기 나노블럭(미도시)에서의 스토리지 캐패시터(Cst)의 설계는 꼭 필요하다.

이러한 공통배선(111)에 상기 접지배선(113)을 연결하면, 상기 접지배선(113)으로부터 기판에 인가되는 공통전압에 의해 "+" 또는 "-"값을 가지던 기판전압은 "0"의 값을 가지게 된다.

도 10은 도 9의 회로구성을 포함하는 본 발명에 따른 완성된 나노블럭의 회로도이다.

도시한 바와 같이, 일반적으로 단일 나노블럭 내에는 대칭적인 보상설계를 위해 적어도 4개 이상의 스위칭소자(T)가 구성되며, 상기 각 스위칭 소자(T)의 소스전극과 연결되는 소스전극 단자(D)는 적어도 하나 이상 구성되며, 상기 각 스위칭소자(T)의 드레인전극은 화소단자(P)를 통해 추후에 형성되는 화소전극(미도시)과 연결된다.

상기 화소단자(P)는 공통전극과 스토리지캐패시터(Cst)를 형성한다.

이때, 상기 공통배선(111)과 기판(미도시)사이에 공통으로 접지되어 있는 접지배선(113)을 적어도 하나이상 형성한다.

이때 상기 게이트단자(G)는 하나의 단일 화소당 적어도 2개씩 형성되며, 이는 상기 나노블럭이 상기 기판의 리셉터(미도시)에 안착 될 때 회전하여 안착될 경우를 예상한 대칭설계이다.

상기 접지배선(113)을 가지는 나노블럭의 각 스위칭소자의 연결구조는 각 소자가 단일 또는 그룹으로 대칭성을 가지도록 다양한 설계가 가능하다.

도 11은 본 발명에 따른 나노블럭이 형성된 어레이기판의 개략적인 평면도이다.

이러한 본 발명에 따른 회로구조를 가지는 나노블럭을 포함하는 액정표시장치용 어레이기판의 구성을 도 9를 참조하여 개략적으로 설명한다.

전술한 바와 같이, 형성된 나노블럭은 다양한 방식으로 기판 상에 형성될 수 있으며, 나노블럭이 형성된 기판 상에 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 알루미늄합금 등의 도전성 금속물질을 증착하고 패터닝하여, 상기 공통전극 단자(235)에 연결되는 공통전극 배선(254)과, 상기 공통전극 배선(254)과 평행하고 상기 게이트단자(224)에 각각 연결되는 게이트배선(255)을 일 방향으로 형성하고, 상기 게이트배선(255)과 평행하지 않고 상기 데이터단자(233)를 일 방향으로 지나는 데이터배선(257)과 상기 나노블럭(247)의 화소단자(229)와 추후에 형성될 화소전극(259)을 연결하는 화소연결배선(261)을 형성한다,

다음으로, 상기 데이터배선(257)과 화소연결배선(261)과 게이트배선(255) 등이 형성된 기판의 전면에 전술한 투명절연물질을 증착하여 보호층을 형성한 후, 상기 화소연결배선(261)의 상부에 화소 콘택홀(263)을 형성한다.

다음으로 상기 화소 콘택홀(263)이 형성된 기판(253)의 전면에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)등의 투명도전성 금속을 증착하고 패터닝하여, 상기 화소 콘택홀(263)과 화소연결배선(261)을 통해 상기 화소단자(229)와 연결되는 화소전극(259)을 형성한다. 이와 같은 방법으로 상기 나노블럭(247)을 스위칭소자로 사용하는 액정표시장치용 어레이기판(253)이 완성된다.

상기 나노블럭은 그 구조가 다양하게 변형될 수 있으며, 상기 어레이공정은 공정의 편리함을 생각하여 그 제조공의 순서를 다양하게 변형 할 수 있다.

따라서, 본 발명에 따른 나노블럭은 공통배선과 기판을 공통으로 접지하는 접지배선을 형성함으로써, 나노블럭의 실리콘 절연기판에 형성되는 기판전류의 값을 "0"으로 할 수 있기 때문에, 상기 기판전류에 의해 드레인전류가 무한대로 흐르는 현상인 KINK현상을 방지할 수 있으므로, 고화질의 액정표시장치를 제작할 수 있는 효과가 있다.

Claims

절연기판과;

상기 절연기판상에 게이트전극, 소스전극, 드레인전극을 가진 복수개의 스위칭소자와;

상기 각 스위칭소자의 드레인전극과 연결되는 복수개의 화소단자와;

상기 각 화소단자와 스토리지 캐패시터를 이루는 복수개의 공통배선과;

상기 각 공통배선과 상기 절연기판을 연결하는 접지배선

을 포함하는 미소소자블럭.
제 1 항에 있어서,

상기 절연성 기판은 사파이어 재질인 미소소자 블록.
제 1 항에 있어서,

절연성 기판은 반도체 기판상에 절연층을 형성한 미소소자 블록.
스위칭영역과 화소영역이 정의된 기판과;

절연기판과, 상기 기판 상에 게이트전극, 소스전극, 드레인전극을 가진 복수개의 스위칭소자와, 상기 각 스위칭소자의 드레인전극과 연결되는 복수개의 화소단자와, 상기 각 화소단자와 스토리지캐패시터를 이루는 복수개의 공통배선과, 상기 각 공통배선과 상기 기판을 연결하는 접지배선을 포함하고, 상기 스위칭영역에 위치한 미소소자블럭과;

상기 복수개의 미소소자블럭의 상기 게이트전극과 연결되는 데이터배선과;

상기 복수개의 미소소자블럭의 상기 소스전극과 연결되는 데이터배선과;

상기 복수개의 미소소자블럭의 상기 화소단자와 연결되고, 상기 화소영역에 위치한 화소전극

을 포함하는 액정표시장치용 어레이기판.
제 4 항에 있어서,

상기 나노블럭을 안착되도록 하기 위해 상기 기판 상의 스위칭영역에 식각홈을 더욱 구성하는 액정표시장치용 어레이기판.