KR20010081579A - 액정 표시장치 및 그 제조방법 - Google Patents

액정 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010081579A
KR20010081579A KR1020000007386A KR20000007386A KR20010081579A KR 20010081579 A KR20010081579 A KR 20010081579A KR 1020000007386 A KR1020000007386 A KR 1020000007386A KR 20000007386 A KR20000007386 A KR 20000007386A KR 20010081579 A KR20010081579 A KR 20010081579A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
layer
substrate
gate
Prior art date
Application number
KR1020000007386A
Other languages
English (en)
Other versions
KR100654777B1 (ko
Inventor
김종성
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000007386A priority Critical patent/KR100654777B1/ko
Publication of KR20010081579A publication Critical patent/KR20010081579A/ko
Application granted granted Critical
Publication of KR100654777B1 publication Critical patent/KR100654777B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크 수를 저감하여 액정 표시장치를 제조하는 방법을 제시하며, 화소영역과 스위칭 영역이 정의된 기판과; 상기 화소영역의 가로 및 세로 방향으로 형성된 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 게이트, 소스, 드레인 전극, 액티브층을 포함하는 박막 트랜지스터와; 상기 박막 트랜지스터 상에 형성되며, 상기 박막 트랜지스터를 보호하는 보호막과; 상기 박막 트랜지스터의 드레인 전극과 접촉하며, 상기 화소영역에 형성된 화소전극과; 상기 박막 트랜지스터 상의 상기 보호막 상에 형성된 식각 방지부를 포함하는 액정 표시장치의 어레이 기판에 관한 것이다.

Description

액정 표시장치 및 그 제조방법{liquid crystal display device and fabrication method thereof}
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는실란트(sealant : 6)로 봉인되어 있다.
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에 돌출 연장된 형태로 게이트 전극(26)이 형성되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상기 스토리지 캐패시터(Cst)는 상기 게이트 배선(22)을 일 전극으로 하고, 상기 게이트 배선 상부에 형성된 캐패시터 전극(58)을 타 전극으로 하여 형성된다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면, 스위칭 박막트랜지스터(S)의 게이트 전극(26)에 신호가 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3d를 참조하여 설명한다. 도 3a 내지 도 3d는 설명의 편이를 위해 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면의 공정을 도시한 공정도이다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 제 1 금속층을 증착한다.
도 3a는 상기 제 1 금속층을 증착한 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 게이트 배선(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 게이트 배선(22) 형성 후, 그 상부 및 노출된 기판(1) 전면에 걸쳐 게이트 절연막(50)을 증착한다.
또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질실리콘(a-Si:H : 52)과 불순물 비정질 실리콘(n+a-Si:H : 54)을 증착한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
또한, 상기 불순물 비정질 실리콘(54) 상에 제 2 금속층을 증착하고, 상기 제 2 금속층을 패터닝하여 소스 및 드레인 전극(28, 30)을 형성한다.
또한, 상기 게이트 배선(22) 상부 상기 절연막(50) 상에 상기 게이트 배선(22)의 일부와 겹치게 캐패시터 전극(58)을 형성한다. 즉, 제 2 마스크 공정에서 소스 전극(28), 드레인 전극(30), 캐패시터 전극(58)이 형성되게 된다.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하여 채널(CH)을 형성한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3c에 도시된 바와 같이, 절연막을 증착하고 패터닝하여 보호막(56)을 형성한다. 상기 보호막(56)은 채널(CH)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.
상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.
여기서, 상기 보호막(56)의 패터닝시 패터닝된 보호막(56)에 의해 노출된 비정질 실리콘(52 ; 즉, 액정 표시장치의 개구부에 존재하는 비정질 실리콘)을 일괄식각하게 된다.
여기서, 상기 비정질 실리콘(52)을 식각하는 이유는 일반적으로 비정질 실리콘의 에너지 밴드갭은 1.7 내지 1.9 eV 사이에 존재하며, 이는 시각적으로 불투명한 물질임을 의미한다. 따라서 상기 개구부에 존재하는 비정질 실리콘(52)을 제거해야만 액정 표시장치의 휘도가 개선된다.
이후, 도 3d에 도시된 도면에서와 같이 상기 보호막(56) 상에 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 패터닝하여 화소전극(14)을 형성한다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.
도 4는 상기 도 3a 내지 도 3d의 제작 공정을 나타내는 흐름도이다.
ST200은 기판을 준비하는 단계로 유리기판(1)을 사용한다. 또한, 유리기판(1)을 세정(Cleaning)하는 공정을 포함한다. 세정은 초기 공정 중에 기판이나 막 표면의 오염, 불순물(Particle)을 사전에 제거하여 불량이 발생하지 않도록 하는 기본 개념 이외에, 증착될 박막의 접착력 강화와 박막 트랜지스터의 특성 향상을 목적으로 한다.
ST210은 금속막을 증착하는 단계로, 알루미늄 내지는 몰리브덴 등을 증착하여 형성한다. 그리고, 리소그래피 기술을 이용하여, 금속막이 테이퍼 형상을 갖도록 게이트 전극을 형성하는 단계이다.
ST220은 절연막과 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 증착하는 단계로, 절연막은 3000Å 정도의 두께로 실리콘 질화막 또는 실리콘 산화막을 증착한다. 상기 절연막증착 후에 연속으로 비정질 실리콘막과 불순물 비정질 실리콘막을 연속해서 증착한다.
ST230은 크롬이나 크롬합금과 같은 금속을 상기 불순물 비정질 실리콘막 상에 증착하고 패터닝하여, 소스 전극, 드레인 전극과 캐패시터 전극을 형성하는 단계이다.
ST240은 ST230에서 형성된 소스 및 드레인 전극과 캐패시터 전극을 마스크로 하여 불순물 반도체층을 제거하여 채널을 형성하는 단계이다.
ST250은 소자들을 보호하기 위한 보호막을 형성하는 단계이다. 상기 보호막은 습기나 외부의 충격에 강한 물질이 사용된다. 상기 공정에서 각각의 소자와 연결되는 매개체로써 콘택홀이 형성된다.
이 때, 상기 패터닝된 보호막에 의해 노출된 부분의 비정질 실리콘을 일괄식각하게 된다. 이는 추후 제작된 액정 표시장치에서의 휘도를 향상하기 위함이다.
ST260은 투명한 도전전극(TCO)으로 ITO를 증착하고 패터닝하여 화소전극을 형성하는 단계이다.
상술한바와 같이 종래의 액정 표시장치의 제조방법에 사용되는 마스크의 수는 총 4매가 사용된다.
상기와 같이 종래의 액정 표시장치의 제조방법은 마스크의 수를 절감하기 위해 박막 트랜지스터의 형성공정에서 별도로 액티브층을 형성하는 마스크를 사용하지 않고 보호막 형성공정에서 일괄식각에 의해 액티브층을 형성하는 방법을 채택하였다.
그러나, 도 3d의 Z 부분을 확대한 도면인 도 5에 도시한 바와 같이, 보호막(56) 패턴을 형성하고, 그 이외의 부분에 존재하는 비정질 실리콘(미도시)을 일괄식각할 때, 비정질 실리콘의 하부에 존재하는 게이트 절연막(50)까지 괴식각되게 된다.
상기와 같이 게이트 절연막(50)이 괴식각되면 게이트 배선(22)이 노출되게 되며, 상기 보호막(56)의 패턴공정 이후공정인 화소전극(14) 형성공정에서 상기 노출된 게이트 배선(22)이 손상될 우려가 발생한다.
또한, 상기 화소전극(14)의 형성공정에서 미세한 패턴 불량이 발생하게 되면, 상기 노출된 게이트 배선(22)과 불량 화소전극패턴에 의해 단락이 발생하여 점결함(point defect)이 발생하게 된다.
상술한 문제점을 해결하기 위해 본 발명에서는 액정 표시장치의 제조공정에서 사용되는 마스크의 수를 저감하고 보다 안정된 제작공정을 확보하는데 그 목적이 있다.
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정 표시장치의 한 부분에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3d는 도 2의 절단선 Ⅲ-Ⅲ을 따른 단면의 공정을 나타내는 공정도.
도 4는 일반적인 액정 표시장치의 공정을 나타내는 순서도.
도 5는 도 3d의 Z 부분을 확대한 도면.
도 6은 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도.
도 7a 내지 도 7e는 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면의 제작 공정을 도시한 공정도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 게이트 배선 102 : 게이트 전극
110 : 데이터 배선 122 : 캐패시터 콘택홀
114 : 소스 전극 116 : 드레인 전극
118 : 화소전극 124 : 식각 방지부
120 : 캐패시터 전극 132 : 게이트 절연막
상기와 같은 목적을 달성하기 위해 본 발명에서는 화소영역과 스위칭 영역이 정의된 기판과; 상기 화소영역의 가로 및 세로 방향으로 형성된 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 게이트, 소스, 드레인 전극, 액티브층을 포함하는 박막 트랜지스터와; 상기 박막 트랜지스터 상에 형성되며, 상기 박막 트랜지스터를 보호하는 보호막과; 상기 박막 트랜지스터의 드레인 전극과 접촉하며, 상기 화소영역에 형성된 화소전극과; 상기 박막 트랜지스터 상의 상기 보호막 상에 형성된 식각 방지부를 포함하는 액정 표시장치의 어레이 기판을 제공한다.
또한, 본 발명에서는 기판을 구비하는 단계와;
상기 기판 상에 제 1 금속층을 증착하고 패터닝하여 게이트 전극과 게이트 배선을 형성하는 단계와;
상기 패터닝된 제 1 금속층 및 기판 전면에 걸쳐 절연막, 순수 비정질 실리콘, 불순물 비정질 실리콘, 제 2 금속층을 순서대로 형성하고, 상기 제 2 금속층을 패터닝하여 소스전극, 드레인 전극, 캐패시터 전극을 각각 형성하는 단계와; 상기 패터닝된 제 2 금속에 의해 노출된 불순물 비정질 실리콘을 식각하여 채널을 형성하는 단계와; 상기 패터닝된 제 2 금속층 상에 절연막을 증착하고 패터닝하여 상기 패터닝된 제 2 금속을 덮으며, 상기 드레인 전극 및 캐패시터 전극의 일부가 각각 노출된 드레인 콘택홀 및 캐패시터 콘택홀을 갖는 보호막을 형성하는 단계와; 상기 보호막 및 기판 전면에 걸쳐 투명 도전물질을 증착하고 패터닝하여 상기 드레인 콘택홀 및 캐패시터 콘택홀을 통해 상기 드레인 전극 및 캐패시터 전극과 접촉하는 화소전극 및 상기 채널 상부 상기 보호막 상에 식각 방지막을 각각 형성하는 단계와; 상기 패터닝된 투명 도전물질을 마스크로하여 패터닝된 투명도전 물질에 의해 노출된 보호막 및 상기 패터닝된 제 2 금속층에 의해 노출된 비정질 실리콘을 일괄식각하는 단계를 포함하는 액정 표시장치의 어레이 기판 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로 방향으로 게이트 배선(100)이 형성되고, 세로 방향으로는 데이터 배선(110)이 형성된다.
상기 게이트 배선(100)에는 게이트 전극(102)이 돌출 연장되어 형성되며, 상기 게이트 전극(102)이 형성된 부근의 상기 데이터 배선(110)에는 소스 전극(114)이 돌출 연장되어 상기 게이트 전극(102)과 소정 면적 오버랩되어 있다.
또한, 상기 게이트 전극(102)을 중심으로 상기 소스 전극(114)과 대응되는 방향에는 드레인 전극(116)이 형성되며, 상기 드레인 전극(116)과 접촉하는 화소전극(118)이 전단의 게이트 배선(100a)과 소정면접 오버랩되며 형성된다.
여기서, 상기 화소전극(118)과 전단 게이트 배선(100a)이 오버랩되는 부분에는 그들의 사이에 개재된 형태로 캐패시터 전극(120)이 형성되며, 캐패시터 콘택홀(122)을 통해 상기 화소전극(118)과 접촉된다.
또한, 상기 드레인 전극(116)에는 상기 드레인 전극(116)의 일부가 노출된 드레인 콘택홀(117)이 형성되며, 상기 드레인 콘택홀(117)을 통해 상기 화소전극과 드레인 전극(116)은 접촉하게 된다.
한편, 상기 게이트 전극(102) 상부에는 채널(미도시)을 보호하는 식각 방지막(124)이 형성되며, 상기 식각 방지막(124)은 상기 화소전극(118)과 동일 물질로 형성된다.
이하, 본 발명에 따른 액정 표시장치의 제조공정을 설명한다.
도 7a 내지 도 7e는 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면의 제작공정을 도시한공정도로서, 도 7a는 기판(1) 상에 제 1 금속으로 게이트 전극(102)을 형성하는 단계를 도시한 도면이다.
상기 게이트 전극(102)을 형성할 때, 스토리지 캐패시터의 일 전극으로 기능을 하는 전단 게이트 배선(100a)도 동시에 형성한다.
상기 제 1 금속은 저저항의 알루미늄(Al)이 사용될 수 있으며, 크롬(Cr), 몰리브덴(Mo) 등의 금속도 가능할 것이다.
도 7b는 게이트 전극 및 배선(102, 100a) 상에 게이트 절연막(132)과 순수 비정질 실리콘(134a), 불순물 비정질 실리콘(134b), 제 2 금속층을 순서대로 형성하고, 상기 제 2 금속층을 패터닝하여 소스 및 드레인 전극(114, 116), 상기 소스 전극과 연결된 데이터 배선(110)과 캐패시터 전극(120)을 형성하는 단계를 도시한 도면이다.
상기 제 2 금속층을 패터닝한 후, 패터닝된 제 2 금속층(114, 116, 110, 120)을 마스크로하여 노출된 불순물 비정질 실리콘(134b)을 식각하여 박막 트랜지스터의 채널(CH)을 형성한다.
도 7c는 패터닝된 제 2 금속층 상에 절연물질을 증착하고 패터닝하여 보호막(136)을 형성하는 단계를 도시한 도면이다.
상기 보호막(136)은 패터닝된 제 2 금속(110, 114, 116, 120)을 덮도록 형성되며, 상기 패터닝된 제 2 금속 중 드레인 전극(116) 및 캐패시터 전극(120)의 일부가 노출되도록 각각 드레인 콘택홀(117) 및 캐패시터 콘택홀(122)을 갖는다.
또한, 상기 보호막(136)을 형성할 때, 상기 보호막(136)에 의해 노출된 순수비정질 실리콘을 식각한다.
즉, 본 공정에서는 절연물질을 패터닝하여 보호막(136)을 형성하고, 상기 보호막(136)의 하부에 형성된 순수 비정질 실리콘(134a)을 제외한 전 영역의 순수 비정질 실리콘을 식각한다.
도 7d는 투명 도전물질로 화소전극(118)을 형성하는 단계를 도시한 도면이다.
상기 화소전극(118)은 상기 드레인 전극(116) 상의 상기 보호막(136)에 형성된 드레인 콘택홀(117)을 통해 상기 드레인 전극(116)과 접촉하며, 상기 캐패시터 콘택홀(122)을 통해 노출된 캐패시터 전극(120)과도 접촉한다.
한편, 상기 화소전극(118)을 형성할 때, 상기 박막 트랜지스터의 채널(CH) 상부 상기 보호막(136) 상에도 상기 화소전극(118)과 동일 물질인 식각 방지막(124)이 형성되며, 상기 식각 방지막(124)은 추후 공정에서 상기 박막 트랜지스터의 채널(CH)부를 보호하는 역할을 하게된다.
상기 식각 방지막(124)은 채널(CH)의 상부에 형성되며, 상기 게이트 전극(102)의 폭보다 크게 형성할 수 있을 것이다.
상기 화소전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등의 투명 도전물질이 사용된다.
도 7e는 도 7d의 공정에서 패터닝된 투명 도전물질(124, 118)을 마스크로하여 그 하부에 형성된 보호막(136)을 제외한 전 영역의 보호막을 일괄식각하는 단계를 도시한 도면이다.
상기 보호막의 일괄식각 과정에서 식각되는 물질은 패터닝된 투명 도전물질(124, 118)의 하부에 형성된 보호막(136)을 제외한 보호막과, 패터닝된 제 2 금속층(114, 120)의 하부에 형성된 순수 비정질 실리콘(134a)을 제외한 순수 비정질 실리콘이 일괄식각된다.
상기 순수 비정질 실리콘이 식각될 때, 식각되는 순수 비정질 실리콘의 하부에 형성된 게이트 절연막도 일부 식각되게 되는데, 이는 상기 순수 비정질 실리콘과 게이트 절연막의 식각 선택비가 없기 때문이다.
상기 일괄식각은 건식식각방법을 사용한다.
상술한 바와 같이 본 발명에서는 화소전극(118)의 형성 후에 액티브층을 일괄식각하는 방식을 사용함으로, 일괄식각과정에서 게이트 절연막(132)의 과식각에 의해 게이트 배선(100a)이 노출되더라도 추후의 식각공정이 없기 때문에 노출된 게이트 배선(100a)이 손상을 입을 우려가 없게 된다.
또한, 게이트 배선(100a)이 노출되더라도 화소전극(118)이 일괄식각공정 전에 형성되기 때문에 불량화소패턴에 의한 화소전극(118)과 게이트 배선(100a) 단락이 발생하기 않기 때문에 불량률이 저감되는 장점이 있다.
또한, 화소전극(118)과 동일 물질의 식각 방지막(124)을 채용함으로써, 일괄식각에 의해 박막 트랜지스터의 채널(CH)을 보호하였다.
상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 일괄 식각공정에의해 액티브층을 식각할 때, 상기 일괄식각공정 전에 화소전극을 형성함으로써, 상기 일괄식각공정에서 생길 수 있는 게이트 배선의 노출에 의한 화소전극과의 단락을 방지할 수 있는 장점이 있다.
또한, 일괄식각공전 전에 화소전극을 형성하기 때문에, 일괄식각공정에서 게이트 배선이 노출되더라도 화소전극 형성에 의한 상기 게이트 배선의 침식을 방지할 수 있는 장점이 있다.

Claims (5)

  1. 화소영역과 스위칭 영역이 정의된 기판과;
    상기 화소영역의 가로 및 세로 방향으로 형성된 게이트 및 데이터 배선과;
    상기 게이트 및 데이터 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 게이트, 소스, 드레인 전극, 액티브층을 포함하는 박막 트랜지스터와;
    상기 박막 트랜지스터 상에 형성되며, 상기 박막 트랜지스터를 보호하는 보호막과;
    상기 박막 트랜지스터의 드레인 전극과 접촉하며, 상기 화소영역에 형성된 화소전극과;
    상기 박막 트랜지스터 상의 상기 보호막 상에 형성된 식각 방지부
    를 포함하는 액정 표시장치의 어레이 기판.
  2. 청구항 1에 있어서,
    상기 식각 방지부는 상기 화소전극과 동일 물질인 액정 표시장치의 어레이 기판.
  3. 청구항 1에 있어서,
    상기 화소전극은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)인 액정 표시장치의 어레이 기판.
  4. 기판을 구비하는 단계와;
    상기 기판 상에 제 1 금속층을 증착하고 패터닝하여 게이트 전극과 게이트 배선을 형성하는 단계와;
    상기 패터닝된 제 1 금속층 및 기판 전면에 걸쳐 절연막, 순수 비정질 실리콘, 불순물 비정질 실리콘, 제 2 금속층을 순서대로 형성하고, 상기 제 2 금속층을 패터닝하여 소스전극, 드레인 전극, 캐패시터 전극을 각각 형성하는 단계와;
    상기 패터닝된 제 2 금속에 의해 노출된 불순물 비정질 실리콘을 식각하여 채널을 형성하는 단계와;
    상기 패터닝된 제 2 금속층 상에 절연막을 증착하고 패터닝하여 상기 패터닝된 제 2 금속을 덮으며, 상기 드레인 전극 및 캐패시터 전극의 일부가 각각 노출된 드레인 콘택홀 및 캐패시터 콘택홀을 갖는 보호막을 형성하는 단계와;
    상기 보호막 및 기판 전면에 걸쳐 투명 도전물질을 증착하고 패터닝하여 상기 드레인 콘택홀 및 캐패시터 콘택홀을 통해 상기 드레인 전극 및 캐패시터 전극과 접촉하는 화소전극 및 상기 채널 상부 상기 보호막 상에 식각 방지막을 각각 형성하는 단계와;
    상기 패터닝된 투명 도전물질을 마스크로하여 패터닝된 투명도전 물질에 의해 노출된 보호막 및 상기 패터닝된 제 2 금속층에 의해 노출된 비정질 실리콘을 일괄식각하는 단계
    를 포함하는 액정 표시장치의 어레이 기판 제조방법.
  5. 청구항 4에 있어서,
    상기 투명 도전물질은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)인 액정 표시장치의 어레이 기판 제조방법.
KR1020000007386A 2000-02-16 2000-02-16 액정 표시장치 및 그 제조방법 KR100654777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000007386A KR100654777B1 (ko) 2000-02-16 2000-02-16 액정 표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000007386A KR100654777B1 (ko) 2000-02-16 2000-02-16 액정 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010081579A true KR20010081579A (ko) 2001-08-29
KR100654777B1 KR100654777B1 (ko) 2006-12-08

Family

ID=19647081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007386A KR100654777B1 (ko) 2000-02-16 2000-02-16 액정 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100654777B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234212B1 (ko) * 2005-09-05 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205867B1 (ko) * 1996-05-21 1999-07-01 구자홍 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234212B1 (ko) * 2005-09-05 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8420457B2 (en) 2008-03-13 2013-04-16 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
KR100654777B1 (ko) 2006-12-08

Similar Documents

Publication Publication Date Title
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100611042B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100675088B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654777B1 (ko) 액정 표시장치 및 그 제조방법
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100675733B1 (ko) 액정 표시장치의 어레이 기판 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100729561B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100583978B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100654776B1 (ko) 액정 표시장치
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13