KR20010078345A - 규소계 장치를 위한 고유전율의 게이트 산화물 - Google Patents

규소계 장치를 위한 고유전율의 게이트 산화물 Download PDF

Info

Publication number
KR20010078345A
KR20010078345A KR1020010005610A KR20010005610A KR20010078345A KR 20010078345 A KR20010078345 A KR 20010078345A KR 1020010005610 A KR1020010005610 A KR 1020010005610A KR 20010005610 A KR20010005610 A KR 20010005610A KR 20010078345 A KR20010078345 A KR 20010078345A
Authority
KR
South Korea
Prior art keywords
rare earth
semiconductor device
silicon
earth oxide
major surface
Prior art date
Application number
KR1020010005610A
Other languages
English (en)
Inventor
홍밍훼이
코탄아메트레픽
쿼주에이나이레이니엔
만나에르츠요셉페트루스
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010078345A publication Critical patent/KR20010078345A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 10-7토르 이하의 산소 분압하에서 깨끗한 규소(100) 기판(substrate) 표면에 Mn2O3형의 고유전성 희토류 산화물(예를 들어, Gd2O3또는 Y2O3)을 성장시켜, 초박형의 통상적인 SiO2유전체에 존재하는 터널링(tunneling) 전류를 제거하고 상기 규소 기판과 유전체 사이의 계면에서 천연 산화물 층의 형성을 방지시키는 (유전율(ε∼18) 및 두께 면에서) 허용가능한 게이트 산화물을 제조하는 방법에 관한 것이다. 본 발명은 또한 인접 규소 기판에 에피택시얼(epitaxial) 필름을 성장시키고, 규칙적인 규소 기판에 비결정질 필름을 성장시켜 고유전성 게이트 산화물을 제조하는 방법에 관한 것이다.

Description

규소계 장치를 위한 고유전율의 게이트 산화물{HIGH DIELECTRIC CONSTANT GATE OXIDES FOR SILICON-BASED DEVICES}
본 발명은 개선된 게이트 산화물, 규소계 장치를 위하여 상기 산화물을 형성시키는 방법 및 더욱 특히 대략 10Å의 터널링 깊이보다 큰 두께를 유지하면서 목적하는 절연 특성을 갖는 게이트 산화물을 형성시키기 위한 Gd2O3또는 Y2O3(유전율(ε)이 대략 18임)과 같은 희토류 산화물의 용도에 관한 것이다.
집적 회로 기술이 진보됨에 따라, MOSFET의 게이트 길이가 점점 작아지고 있다. 또한, 게이트 유전체, 전형적으로 게이트 산화물의 두께가 더욱 얇아지고 있다. 매우 얇은 게이트 산화물(즉, 50Å 미만)이 종종 마이크론 미만의 MOS 장치를 위해 필요하다.
장치의 치수가 기술의 진보에 따라 급속하게 감소됨에 따라 얇은 게이트 산화물의 전기장(electric field)은 계속 증가한다. 이렇게 증가된 전기장으로 인해 부분적으로 산화물 계면 또는 얇은 산화물 내부에서의 트랩(trap) 발생이 증가된다. 트랩 발생 및 이러한 트랩에 의한 채널 전자의 포획은 다시 낮은 주파수(l/f) 노이즈 및 트랜스컨덕턴스(gm) 열화를 증가시킨다. 50Å 미만의 초박형 게이트 산화물에 있어서는, 터널링 전류가 또한 상당해지고, 이는 장치 특성의 열화를 가속화시킨다. 실제로, 통상적인 SiO2게이트 산화물의 "얇아짐"은 현재 10Å의 양자 터널링 한계치까지 접근하고 있다.
게이트 산화물의 SiO2두께를 감소시키기 위한 시도를 계속하는 대신에, 몇몇 그룹에서는 유전체 두께가 비례하여 증가될 수 있도록(따라서, 산화물을 통과하는 터널링 전류의 기회가 감소됨) SiO2(ε=3.9)의 유전율보다 실질적으로 큰 유전율(ε)을 갖는 대체 절연체를 찾아내기 위한 시도를 수행하여 왔다. 고온의 어닐링(annealing) 공정 동안 기판/유전체 계면에 SiO2또는 금속 규화물을 형성시키는 반응을 방지하기 위해, 유전체가 규소 표면에 대해 열역학적으로 안정한 것이 바람직하다. 최근까지, 수개의 "고유전성" 산화물(예: Al2O3, Ta2O3, TiO2)이 고려되어 왔지만, 각각의 경우에 있어서 게이트 산화물의 성장 동안 계면의 SiO2층이 10Å 이상의 두께로 형성된다. 다른 방법에서는, 천연 산화물의 성장을 방지시키기 위해 규소 표면에 처음으로 침착되는 비교적 얇은 SiNx장벽 층을 사용하고 있다. 그러나, 상기 장벽 층을 사용하면 전체 산화물의 "유효" 두께가 15Å을 초과하여 또다른 허용불가능한 결과를 낳는다.
따라서, 본 발명에서는 천연 SiO2층의 형성을 방지하고, 10Å에 근접한 유효 두께를 또한 나타내는, 규소계 장치상의 "얇은" 게이트 유전체로서 사용되는 유전체 물질을 제공하고자 한다.
도 1은 본 발명의 고유전성 게이트 산화물의 성장을 지지하는데 바람직한 예시적인 인접 규소 기판을 도시한다.
도 2는 3개의 상이한 (110) Gd2O3단자구(single domain) 필름 세트를 가로질러 X-선 회절 주사한 결과의 그래프이다.
도 3은 필름 두께와 지배적인 바람직한 배향 사이의 관계를 나타내는, Gd2O3필름의 축퇴 배향들로부터 생성된 {222} 반사를 도시한다.
도 4는 결정질 Gd2O3필름에 있어서 전압(V)에 대한 누출 전류 밀도(JL)의 관계 그래프이다.
도 5는 비결정질 Y2O3필름에 있어서 전압에 대한 누출 전류 밀도의 관계 그래프이다.
도 6은 인접 규소 기판에서 성장된 단결정 Gd2O3에 있어서 특정 정전 용량을 전압의 함수로서 도시한다.
도 7은 통상적인 규소 기판에서 성장된 비결정질 Y2O3에 있어서 특정 정전 용량을 전압의 함수로서 도시한다.
본 발명은 당해 분야에서 요구되는 바와 같이, 개선된 게이트 산화물, 규소계 장치를 위해 상기 산화물을 형성시키는 방법 및 더욱 특히 대략 10Å의 터널링 깊이보다 큰 두께를 유지하면서 목적하는 절연 특성을 갖는 게이트 산화물을 형성시키기 위한 Gd2O3또는 Y2O3(SiO2의 유전율(대략 4)보다 실질적으로 큰 유전율(ε; 예를 들어 대략 18)을 나타냄)과 같은 희토류 산화물의 용도에 관한 것이다.
초고진공(UHV) 증기 침착 방법을 사용하여 Gd2O3또는 Y2O3의 필름을 본 발명에 따라 "깨끗한" 규소 기판 표면에 성장시킨다. 성장 동안 산소 분압을 10-7미만으로 제한시킴으로써 규소 기판 표면의 산화가 완전히 방지됨을 밝혀냈다. 에피택시얼 필름 및 비결정질 필름이 둘다 목적하는 고유전율 특성을 갖는 산화물을 형성시킴을 밝혀냈다.
본 발명에 따라, 바람직하게는 인접 Si(100) 기판을 사용하여 단자구 (110)-배향된 Gd2O3또는 Y2O3필름의 형성을 증진시킨다. 바람직한 양태에 있어서, 4°미스컷팅된(miscut) 기판을 사용할 수 있다.
또한, 가공처리후 기체 어닐링 방법을 사용하여 누출 전류 밀도를, 예를 들어 19Å의 동등한 SiO2두께에서 Gd2O3층의 경우 1V에서 10-1A/㎠로부터 10-5A/㎠로 개선시킬 수 있다.
본 발명의 다른 추가의 양태는 하기 상세한 설명 및 첨부된 도면을 참조하여 명백해질 것이다.
희토류 산화물은 열역학적 에너지를 고려하여 다양한 반도체에 적용하기가 적합하다. 본 발명에 따라, 규소(100) 표면상에 게이트 산화물로서 유전체 Gd2O3(ε~ 12) 또는 Y2O3(ε~ 18)를 형성시킬 수 있음을 밝혀냈다. 상기 물질은 둘다 SiO2의 유전율(ε= 3.9)에 비해 요구되는 "고" 유전율을 나타내지만, Y2O3이 그의 고유전율 및 산화물내 자성 이온의 부재로 인해 바람직한 것으로 고려된다.
본 발명의 중요한 양태는 성장된 산화물중 불필요한 자구의 형성을 제거하기 위해 인접 Si(100) 기판을 사용함으로써, 단자구 (110)-배향된 게이트 산화물을 제공하는 것이다. 도 1은 소정의 경사각으로 "미스컷팅된" 인접 Si(100) 기판(10)을 예시하고 있으며, 이때 4 내지 6°의 경사각이 바람직한 것으로 밝혀졌다. 미스컷팅된 표면(12)은 이중 원자층의 표면 계단(14)을 드러내어, Gd2O3또는 Y2O3의 단일 변형체의 성장의 핵을 형성하기 위해 대략 80Å 간격(4°미스컷팅에 대해)의 모노-자구 규소 단(terrace)을 제공한다.
본 발명의 고유전성 게이트 산화물 구조체를 형성하는데 있어서, 다중-챔버 초고진공 시스템을 사용할 수 있다. 유전체를 성장시키기 전에, 규소웨이퍼(wafer)를 세정 및 수소 페시베이션처리하여(passivated)(예를 들어, 완충된 HF산을 사용) 불순물이 없는 표면을 형성시킨다. 그 다음, 기판을 450 내지 500℃의 온도로 가열하여 불순물 또는 산화물이 없는 규소 표면을 발생시킨다. Gd2O3또는 Y2O3의 분말 패킹된 세라믹 공급원을 UHV 시스템에 전자 빔 공급원으로서 사용하여 목적하는 에피택시얼 유전체 필름을 침착시킨다. 본 발명의 한 양태에 따라, UHV 챔버내 산소 분압은 성장 동안 10-7토르 미만으로 유지될 필요가 있으며, 이때 상기 압력으로 인해 기판과 유전체 사이의 계면에 천연 SiO2층이 본질적으로 형성되지 않는 것으로 밝혀졌다. 전술한 바와 같이, 원자층 규모에서의 계면의 구조 및 화학적 성질을 제어하는 능력이 중요하다.
Gd2O3산화물 필름 및 그와 관련된 아래의 규소 기판과의 계면을 적외선 흡수 분석하여 상기 천연 산화물 필름의 존재/부재를 연구하여 왔다. 분석 동안 Gd2O3필름의 일체성을 유지하기 위해, 대기에 노출하기 전에 얇은 비결정질 규소 필름을 동일 반응계에서 Gd2O3필름상에 침착시켰다. 이러한 규소 필름의 존재로 인해, 비결정질 규소 정면 및 결정질 규소 후면을 둘다 HF-에칭시킬 수 있어, 이들을 H-종결된 채로 남겨두고, 단지 계면의 천연 산화물만이 IR 흡수 스펙트럼에 기여하도록 한다. 비교를 위해, Gd2O3유전체 필름을 함유하는 웨이퍼를, 각각 Gd2O3필름을 침착하지 않고서 유사하게 HF-에칭된 규소 기판에 대해 기준으로 사용하였다. 흡수 결과는 600㎝-1에서 Gd2O3음자(phonon) 밴드를 선명하게 나타내고, 그의 세기는 필름 두께에 비례한다. 비결정질 뿐만 아니라 결정질 Gd2O3샘플에 대한 TO(1050㎝-1) 또는 LO(1200 내지 1250㎝-1) 주파수에서 임의의 측정가능한 SiO2-관련 특징이 존재하지 않았다.
Gd2O3및 Y2O3의 결정은 큰 격자 상수(각각 10.81Å 및 10.60Å)를 갖는 동형 Mn2O3구조를 갖는다. 이들에 관한 연구 결과, 2-겹(two-fold) 대칭의 (110)-배향된 Gd2O3및 Y2O3이 4-겹 대칭의 통상적인(100) 규소 표면에서 성장하여 성장 평면에서 동일한 가능성을 갖는 2개의 (110) 변형체를 불필요하게 형성시킴이 밝혀졌다. 특히, 동일한 가능성을 갖는 상기 2개 변형체의 성장으로 인해 비교적 높은 누출 전류를 갖는 산화물이 생성되고, 이는 분명히 장치를 고려해 볼 때 유리하지 않다. 본 발명에 따라, 도 1에 도시된 바와 같은 인접 규소 기판을 사용하여 2-겹 축퇴를 제거한다.
본 발명의 방법에 있어서 성장후 가공처리를 또한 사용할 수 있고, 하기 보다 상세히 논의되는 바와 같이 형성후 기체 어닐링은 19Å의 동일한 SiO2두께에서 Gd2O3층에 대해 1V에서 누출 전류 밀도를 10-1A/㎠로부터 10-5A/㎠로 개선시키는 것으로 제시되었다. 10Å의 동일한 SiO2두께에 대해 1V에서 10-6A/㎠만큼의 낮은 누출 전류를 나타내는 통상적인 규소 기판에 비결정질 Y2O3필름을 형성시킬 수 있다.
도 2는 3개의 상이한 Gd2O3필름의 표면에 따른 종방향의 X-선 회절 주사를 도시한다. 도 2의 주사 A는 34Å 두께의 Gd2O3필름에, 주사 B는 125Å 두께의 Gd2O3필름에, 또한 주사 C는 196Å 두께의 Gd2O3필름에 관련된다. 도 2를 참고하여, 각각의 주사에서 프린지(fringe) 패턴은 공기/산화물과 산화물/규소 계면 사이의 코히어런트(coherent) 간섭에 의한 것일 수 있다. 프린지 기간은 필름 두께에 반비례하는 반면, 프린지 진폭의 쇠퇴는 필름 두께의 균일성에 대한 척도가 된다. 따라서, 각각의 주사에서 관찰되는 느린 쇠퇴로부터, 성장된 각각의 Gd2O3필름이 매우 균일하다는 결론을 이끌어낼 수 있다. 도 2(뿐만 아니라 그 이후의 도면)에 대해 논의된 다양한 산화물 두께는 단지 예시일 뿐이다. 일반적으로, 본 발명에 따라 형성된 고유전성 산화물은, 예를 들어 10 내지 500Å 범위의 두께를 포함하고, 의도하는 모든 장치 적용에 있어서 목적하는 게이트 유전체 특성을 제공할 수 있다.
본 발명에 따른 인접 (100) 규소 기판에서 성장된 Gd2O3게이트 유전체 필름이 (440) 반사에 대해 2θ=47.5°에 가까운 넓은 피크를 나타내고, 이때 피크가 필름 두께의 증가에 따라 보다 샤프해지는 것으로 밝혀졌다. 도 3은 특히 도 2와 관련된 3개의 상이한 Gd2O3필름 세트에 있어서 {222} 반사의 평면내 성분에 대해 수직인 표면에 대한 360°φ주사 세트를 도시한다. 각각의 경우에서, 성장된 유전체는 규소 계단 가장자리(16)(도 1을 참고)에 평행한 Gd2O3의 [001] 축, 즉 미스컷팅된 기판(10)의 [110] 축과 함께 하나의 유형의 자구에 주로 배향된다. 각각의 유전체 두께에 대해 도 3에 도시된 {222} 반사는 모든 배향에 관련된 피크를 예시한다. 도 3에 w1및 w2로 나타낸 2개의 약한 피크를 s1및 s2로 나타낸 2개의 강한 피크에 대해 π로 분리하였다. 도 3의 데이터를 분석하여, 34Å 두께의 Gd2O3유전체의 거의 95%가 바람직한("강한") 배향으로 성장되고, 196Å 두께의 필름에 대해서는 %가 대략 99%로 증가된다는 결론을 수득한다. 이러한 분석으로부터, 몇몇 "임계적인" 두께보다 (대략 100Å) 커지면, 바람직하지 못한 배향을 갖는 자구가 성장중인 산화물 아래에 매장되기 시작한다는 결론을 이끌어낸다.
도 4는 다양한 조건하에서 다양한 Gd2O3유전체 층에 대해 누출 전류 밀도(JL)를 게이트 전압의 함수로서 나타낸 그래프이다. 도 4는 2-자구 및 단자구 필름을 둘다 나타내고, 또한 400℃에서 1시간 동안 형성후 기체 어닐링한 후의 단자구 34Å 두께의 Gd2O3필름에 대한 누출 전류/게이트 전압의 그래프를 나타낸다(도 4에 "◇"로 표지되어 있다). 도 4에 따라, 누출 전류 밀도가 비편향된 게이트(즉, 0V 적용 전압)에 대해 본질적으로 대칭임이 명백하다. 2-자구 유전체 필름의 누출 전류 밀도는 단자구 필름과 관련된 것보다 상당히 높고, 특히 100Å 보다 얇은 유전체에 대해서는 더욱 높은 것으로 나타난다. 제시된 바와 같이, 44Å 두께의 2-자구 필름에 대한 누출 전류 밀도는 비편향에서 10-3A/㎠로 높을 수 있다. 단자구 유전체의 누출 전류 밀도는 특히 보다 작은 필름 두께에서 현저히 개선된다. 예를 들어, 34Å 두께 필름에 대한 1V에서의 JL은 2-자구 필름의 대략 10-1A/㎠ 이상으로부터 단자구 유전체의 약 10-3A/㎠로 감소된다. 전술한 바와 같이, 성장된 유전체를 형성후 기체 어닐링하에 두면(N2및 H2의 혼합물) 누출 전류 밀도가 추가로 개선될 것이다(즉, 감소될 것이다). 도 4에 도시된 바와 같이, 단자구 34Å 필름에서의 형성 기체 어닐링은 누출 전류 밀도를 약 10-5A/㎠의 값으로 추가로 개선시킨다.
비결정질 유전체 필름에 대한 연구는, 이러한 필름이 자구 경계의 부재 및 표면 또는 그의 계면 압력의 결핍으로 인해 결정질 필름보다 장치 적용에 더욱 적합할 수 있음을 제안하고 있다. 추가로, 비결정질 Gd2O3필름의 누출 전류는 비결정질 Y2O3필름과 유사한 반면, Y2O3의 유전율이 두께 감소와는 별도로 약 18로 본질적으로 일정하게 유지된다는 점에서 Y2O3는 Gd2O3보다 더욱 일관된 유전체 행태를 나타낸다. 도 5는 일련의 비결정질 Y2O3필름에 있어서 V에 대한 JL의 의존성을 나타낸다. 제시된 바와 같이, 45Å 두께의 침착된 비결정질 Y2O3필름은 단지 10Å의 동등한 SiO2두께("teq")에 있어서 1V에서 10-6A/㎠의 비교적 낮은 누출 전류 밀도를 나타낸다. 누출 전류 밀도는 형성 기체 어닐링(예를 들어, 400℃에서 약 1시간 동안) 이후 다른 크기로 개선된다. 생성된 값은 통상적인 15Å 두께의 SiO2유전체와 관련된 최상의 데이터보다 약 5배 더욱 우수하다. 이러한 누출 전류 밀도보다 크게, 1000℃에서 약 1분 동안 신속한 열 어닐링(RTA)을 수행하면 Y2O3필름이 본질적으로 안정하게 유지된다.
Gd2O3단자구 196Å 두께의 게이트 유전체(형성 기체 어닐링 이후)를 포함하는 MOS 다이오드에 있어서 전압 데이터에 대한 특정 정전 용량(C/A)을 100HZ에서 1MHZ의 주파수 범위 함수로서 도 6에 나타낸다. 이러한 필름의 유전율(ε)을 측정한 결과 그 값은 대략 20으로 나타났다. 제시된 바와 같이, 축적으로부터 공핍 방식으로의 MOS 다이오드 행태 변화는 대략 2V에서 일어나고, 캐리어(정공)의 반전이 분명하고, 10kHZ의 주파수까지 AC 신호가 나온다. 도 7은 45Å 두께의 비결정질 Y2O3필름(성장후 형성 기체 어닐링 이후)에 있어서 V에 대한 C/A의 데이터를 도시한다. 커패시터는 동등한(보다 우수한) 10Å 두께의 SiO2에 비해 35 내지 40fF/㎛2만큼 높은 C/A 값을 갖는다. 이러한 물질과 관련된 유전율은 이러한 얇은 층에서 균일한 값 18로 유지됨을 주목한다.
특히 바람직한 양태를 참고로 하여 본 발명을 기술하였지만, 본 발명의 취지 및 범주내의 변화가 당해 분야의 숙련가들에 의해 이루어질 것이다. 예를 들어, Gd2O3및 Y2O3를 상세히 기술하였지만, Mn2O3형의 다양한 다른 희토류 산화물을 단결정 및 비결정질 형태로 사용하여 본 발명의 원리에 따라 고유전성 게이트 산화물을 생성시킬 수 있다.
본 발명에 따른 방법에 의해 Gd2O3및 Y2O3과 같은 Mn2O3형 희토류 산화물을 규소 기판에 성장시킴으로써 유전율 및 두께 면에서 허용가능한 고유전성 게이트 산화물을 제조할 수 있다.

Claims (29)

  1. [110] 방향을 따라 계단 패턴을 나타내는 상부 주 표면을 형성하기 위해 소정의 각으로 미스컷팅된(miscut) 인접 규소(100) 기판(substrate); 및
    SiO2필름을 사이에 형성하지 않고서, 10-7토르 미만의 산소 분압하에서 상기 인접 규소 기판의 계단형 주 표면에 소정의 두께(t)로 침착된, 4 이상의 유전율(ε)을 나타내는 Mn2O3형 희토류 산화물을 포함하는
    반도체 장치.
  2. 제 1 항에 있어서,
    희토류 산화물이 Gd2O3을 포함하는 반도체 장치.
  3. 제 2 항에 있어서,
    Gd2O3이 에피택시얼(epitaxial) Gd2O3을 포함하는 반도체 장치.
  4. 제 2 항에 있어서,
    희토류 산화물이 2-자구 (100) Gd2O3구조를 포함하는 반도체 장치.
  5. 제 2 항에 있어서,
    희토류 산화물이 단자구 (100) Gd2O3구조를 포함하는 반도체 장치.
  6. 제 1 항에 있어서,
    희토류 산화물이 Y2O3을 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    Y2O3이 에피택시얼 Y2O3을 포함하는 반도체 장치.
  8. 제 6 항에 있어서,
    희토류 산화물이 2-자구 (100) Y2O3구조를 포함하는 반도체 장치.
  9. 제 6 항에 있어서,
    희토류 산화물이 단자구 (100) Y2O3구조를 포함하는 반도체 장치.
  10. 제 1 항에 있어서,
    희토류 산화물이 10 내지 500Å의 두께를 구성하도록 형성되는 반도체 장치.
  11. 제 1 항에 있어서,
    인접 규소 기판이 4 내지 6°의 소정의 각으로 미스컷팅됨을 포함하는 반도체 장치.
  12. 제 11 항에 있어서,
    미스컷팅의 소정의 각이 대략 4°여기, 규소 기판 주 표면에 대략 80Å의 단(terrace) 간격을 형성하는 반도체 장치.
  13. 상부 주 표면을 포함하는 것으로 정의된 규소 기판; 및
    SiO2필름을 사이에 형성하지 않고서, 10-7토르 미만의 산소 분압하에서 상기 규소 기판의 상부 주 표면에 소정의 두께(t)로 침착된, 4 이상의 유전율(ε)을 나타내는 Mn2O3형의 비결정질 희토류 산화물을 포함하는
    반도체 장치.
  14. 제 13 항에 있어서,
    비결정질 희토류 산화물이 Gd2O3을 포함하는 반도체 장치.
  15. 제 13 항에 있어서,
    비결정질 희토류 산화물이 Y2O3을 포함하는 반도체 장치.
  16. (a) 주 표면에 계단 패턴을 형성하기 위해 상기 주 표면상에서 소정의 각으로 미스컷팅된 인접 규소(100) 기판을 제공하는 단계;
    (b) 상기 규소 주 표면을 세정하여 불순물 및 산화물을 제거하는 단계;
    (c) 산소 주위 공기(oxygen ambient atmosphere)를 포함하는 초고진공 시스템에 상기 기판을 삽입하는 단계;
    (d) 세라믹 희토류 산화물 공급원을 제공하는 단계;
    (e) 상기 초고진공 시스템의 산소 분압을 10-7토르 이하의 수준으로 감소시키는 단계; 및
    (f) 소정 두께의 상기 세라믹 희토류 산화물을 상기 인접 규소 기판의 계단 패턴화된 주 표면상으로 전자빔 증발시키는 단계를 포함하는,
    고유전성 산화물 층을 포함하는 반도체 장치를 제조하는 방법.
  17. 제 16 항에 있어서,
    단계 (a)를 실시함에 있어서, 인접 규소(100) 기판을 4 내지 6°의 소정의 각으로 미스컷팅시키는 방법.
  18. 제 17 항에 있어서,
    단계 (a)를 실시함에 있어서, 인접 규소(100) 기판을 대략 4°의 소정의 각으로 미스컷팅시켜 대략 80Å의 계단 높이를 갖는 계단 패턴을 형성시키는 방법.
  19. 제 16 항에 있어서,
    단계 (b)를 실시함에 있어서, 규소 기판을 완충된 HF 용액으로 수소 퍼시베이션처리하여 세정하는 방법.
  20. 제 16 항에 있어서,
    단계 (d)를 실시함에 있어서, 세라믹 Gd2O3을 제공하는 방법.
  21. 제 16 항에 있어서,
    단계 (d)를 실시함에 있어서, 세라믹 Y2O3을 제공하는 방법.
  22. 제 16 항에 있어서,
    단계 (f)를 실시함에 있어서, 10 내지 500Å의 두께를 갖는 희토류 산화물 층을 형성시키는 방법.
  23. 제 16 항에 있어서,
    (g) 누출 전류 밀도를 미리 정의된 값으로 감소시키기에 충분한 소정의 온도에서소정의 시간 동안 희토류 산화물 유전체 층을 기체 어닐링(annealing)시키는 단계를 추가로 포함하는 방법.
  24. 제 23 항에 있어서,
    단계 (g)를 실시함에 있어서, 상기 장치를 대략 1시간 동안 대략 400℃로 가열시키는 방법.
  25. 제 23 항에 있어서,
    단계 (g)를 실시함에 있어서, 어닐링 기체가 H2및 N2의 미리 정의된 혼합물인 방법.
  26. 제 23 항에 있어서,
    단계 (g)를 실시함에 있어서, 신속한 열 어닐링을 약 1000℃에서 대략 1분 동안 수행하는 방법.
  27. (a) 상부 주 표면을 포함하는 것으로 정의된 규소(100)를 제공하는 단계;
    (b) 상기 규소 상부 주 표면을 세정하여 불순물 및 산화물을 제거하는 단계;
    (c) 산소 주위 공기를 포함하는 초고진공 시스템에 상기 기판을 삽입하는 단계;
    (d) 세라믹 희토류 산화물 공급원을 제공하는 단계;
    (e) 상기 초고진공 시스템의 산소 분압을 10-7토르 이하로 감소시키는 단계; 및
    (f) 소정 두께의 상기 세라믹 희토류 산화물을 전자빔 증발시켜 상기 규소 상부 주 표면에 비결정질 희토류 산화물 층을 형성시키는 단계를 포함하는,
    고유전성 산화물 층을 포함하는 반도체 장치를 제조하는 방법.
  28. 제 27 항에 있어서,
    단계 (d)를 실시함에 있어서, 세라믹 Gd2O3을 제공하는 방법.
  29. 제 27 항에 있어서,
    단계 (d)를 실시함에 있어서, 세라믹 Y2O3을 제공하는 방법.
KR1020010005610A 2000-02-07 2001-02-06 규소계 장치를 위한 고유전율의 게이트 산화물 KR20010078345A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/499,411 2000-02-07
US09/499,411 US6404027B1 (en) 2000-02-07 2000-02-07 High dielectric constant gate oxides for silicon-based devices

Publications (1)

Publication Number Publication Date
KR20010078345A true KR20010078345A (ko) 2001-08-20

Family

ID=23985160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005610A KR20010078345A (ko) 2000-02-07 2001-02-06 규소계 장치를 위한 고유전율의 게이트 산화물

Country Status (5)

Country Link
US (1) US6404027B1 (ko)
EP (1) EP1122795A3 (ko)
JP (1) JP2001284349A (ko)
KR (1) KR20010078345A (ko)
TW (1) TW550734B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US7273657B2 (en) * 2000-08-08 2007-09-25 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
JP2003282439A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp デバイス用基板およびデバイス用基板の製造方法
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7192824B2 (en) 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7675117B2 (en) * 2006-11-14 2010-03-09 Translucent, Inc. Multi-gate field effect transistor
US20080217695A1 (en) * 2007-03-05 2008-09-11 Translucent Photonics, Inc. Heterogeneous Semiconductor Substrate
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
JP5100313B2 (ja) * 2007-10-31 2012-12-19 株式会社東芝 酸化ランタン化合物の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
JPS6210757A (ja) * 1985-07-09 1987-01-19 Panafacom Ltd プロセツサ制御方式
US4872046A (en) 1986-01-24 1989-10-03 University Of Illinois Heterojunction semiconductor device with <001> tilt
US4707216A (en) * 1986-01-24 1987-11-17 University Of Illinois Semiconductor deposition method and device
JPS63140577A (ja) * 1986-12-02 1988-06-13 Toshiba Corp 電界効果トランジスタ
JPH07169127A (ja) * 1993-10-01 1995-07-04 Minnesota Mining & Mfg Co <3M> 非晶質希土類酸化物
TW328147B (en) 1996-05-07 1998-03-11 Lucent Technologies Inc Semiconductor device fabrication
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板

Also Published As

Publication number Publication date
JP2001284349A (ja) 2001-10-12
EP1122795A2 (en) 2001-08-08
US6404027B1 (en) 2002-06-11
TW550734B (en) 2003-09-01
EP1122795A3 (en) 2002-10-09

Similar Documents

Publication Publication Date Title
KR20010078345A (ko) 규소계 장치를 위한 고유전율의 게이트 산화물
JP3299657B2 (ja) ガリウム酸化物薄膜
Kwo et al. Properties of high κ gate dielectrics Gd 2 O 3 and Y 2 O 3 for Si
US20030049900A1 (en) Graded composition gate insulators to reduce tunneling barriers in flash memory devices
TW511232B (en) Semiconductor structure and process for fabricating same
Fissel et al. Towards understanding epitaxial growth of alternative high-K dielectrics on Si (001): Application to praseodymium oxide
CA1283490C (en) Method for passivating a compound semiconductor surface and device having improved semiconductor- insulator interface
Kim et al. Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method
KR20000035392A (ko) 평면 단결정 반도체 구조체를 포함하는 물품
Hong et al. Properties of Ga 2 O 3 (Gd 2 O 3)/GaN metal–insulator–semiconductor diodes
Engelmark et al. Electrical characterization of AlN MIS and MIM structures
Batey et al. Plasma-enhanced CVD of high quality insulating films
US6613677B1 (en) Long range ordered semiconductor interface phase and oxides
Rausch et al. Thin high-dielectric TiO2 films prepared by low pressure MOCVD
Hitchens et al. Tantalum Oxide Thin Films for Dielectric Applications by Low‐Pressure Chemical Vapor Deposition: Physical and Electrical Properties
Fukumoto et al. Electrical characteristics of metal‐insulator‐semiconductor diodes with ZrO2/SiO2 dielectric films
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
Butcher et al. Ultrahigh resistivity aluminum nitride grown on mercury cadmium telluride
Bhat et al. Reactive ion beam deposition of aluminum nitride thin films
Liang et al. Annealing effect on electrical properties of high-k MgZnO film on silicon
KR20010063463A (ko) 반도체 소자의 제조 방법
Yamada et al. Effect of yttria-stabilized zirconia thickness on crystal structure and electric property of epitaxial CeO2/yttria-stabilized zirconia buffer layer in metal/ferroelectric/insulator/semiconductor structure
Punchaipetch et al. Growth and characterization of hafnium silicate films prepared by UV/ozone oxidation
KR20010063473A (ko) 반도체 소자의 게이트 전극 형성 방법
Shvilberg et al. Electrical Performance of Sputtered Epitaxial Magnesium Oxide on $\textit {n} $-Type Gallium Nitride Metal–Oxide–Semiconductor Devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid