KR20010077327A - Method for forming of device isolation region in a semiconductor device - Google Patents
Method for forming of device isolation region in a semiconductor device Download PDFInfo
- Publication number
- KR20010077327A KR20010077327A KR1020000005048A KR20000005048A KR20010077327A KR 20010077327 A KR20010077327 A KR 20010077327A KR 1020000005048 A KR1020000005048 A KR 1020000005048A KR 20000005048 A KR20000005048 A KR 20000005048A KR 20010077327 A KR20010077327 A KR 20010077327A
- Authority
- KR
- South Korea
- Prior art keywords
- isolation region
- trench
- device isolation
- film
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치에서 소자 분리 영역의 형성 방법에 관한 것으로서, 보다 상세하게는 필드 산화막 및 트렌치(trench)를 동일한 부위에 형성하여 반도체 장치를 구성하는 소자들을 전기적으로 분리하는 영역을 형성하기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an isolation region in a semiconductor device, and more particularly, a method for forming a region for electrically separating elements constituting a semiconductor device by forming a field oxide film and a trench in the same region. It is about.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 상기 반도체 장치의 집적도 향상을 위한 제조 기술로서 상기 반도체 장치를 구성하는 소자들을 전기적으로 분리하는 영역을 형성하는 가공 기술이 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to such demands, manufacturing techniques have been developed for semiconductor devices to improve the degree of integration, reliability, and response speed. As a manufacturing technology for improving the integration degree of the semiconductor device, there is a processing technology for forming a region for electrically separating the elements constituting the semiconductor device.
그리고 0.15㎛ 이하의 디자인룰(design rule)을 요구하는 최근의 반도체 장치에서 상기 소자들을 분리하는 영역은 좁은 면적을 차지하면서 절연 기능을 효과적으로 달성해야 한다. 때문에 상기 가공 기술은 상기 소자들 사이에 절연 물질을 형성하는 종래의 MOA 기술로부터 최근의 로코스(LOCOS : local oxidation) 기술 또는 트렌치 기술로 발전되고 있다.In a recent semiconductor device requiring a design rule of 0.15 μm or less, an area separating the elements should occupy a small area and effectively achieve an insulation function. Therefore, the processing technology has been developed from the conventional MOA technology for forming an insulating material between the devices to the recent local oxidation (LOCOS) technology or trench technology.
먼저, 상기 로코스 기술에 의한 소자 분리 영역의 형성 방법은 모리타(Morita)에게 허여된 미합중국 특허 제5,100,830호 및 오니시(Onishi)에게 허여된 미합중국 특허 제5,139,964호에 개시되어 있다.First, a method of forming the device isolation region by the Locos technique is disclosed in US Pat. No. 5,100,830 to Morita and US Pat. No. 5,139,964 to Onishi.
상기 로코스 기술에 의한 소자 분리 영역의 형성 방법은 다음과 같다.The method of forming the device isolation region by the LOCOS technique is as follows.
도 1은 로코스 기술에 의하여 소자 분리 영역을 형성한 반도체 장치를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device in which an element isolation region is formed by a LOCOS technique.
도 1을 참조하면, 반도체 기판(10)상에 필드 산화막으로 구성된 소자 분리 영역(12)이 형성되어 있다. 상기 필드 산화막으로 구성되는 소자 분리 영역의 형성은 먼저, 반도체 기판상에 패드 산화막을 형성한다. 그리고 상기 패드 산화막상에 질화막을 형성한 다음 상기 질화막을 산화 성장 억제막인 질화막 패턴으로 형성한다. 이에 따라 소정 영역의 패드 산화막이 노출된다. 이어서 상기 질화막 패턴을 마스크(mask)로 사용한 열산화를 수행하여 상기 노출된 패드 산화막을 필드 산화막으로 형성한다.Referring to FIG. 1, an element isolation region 12 formed of a field oxide film is formed on a semiconductor substrate 10. Formation of the device isolation region composed of the field oxide film first forms a pad oxide film on a semiconductor substrate. Then, a nitride film is formed on the pad oxide film, and the nitride film is formed into a nitride film pattern which is an oxide growth inhibiting film. As a result, the pad oxide film in the predetermined region is exposed. Subsequently, thermal oxidation using the nitride film pattern as a mask is performed to form the exposed pad oxide film as a field oxide film.
이와 같은 로코스 기술에 의한 소자 분리 영역은 완만한 토포그라피(topography)를 제공하며, 상기 열산화를 수행할 때 질화막 패턴을 마스크로 사용함으로써 자동 정렬이 가능하기 때문에 공정 마진을 용이하게 확보할 수 있는 장점들이 있다.The device isolation region by the LOCOS technology provides gentle topography and can easily secure a process margin because the alignment is possible by using a nitride film pattern as a mask when performing the thermal oxidation. There are advantages.
그러나 상기 로코스 기술에 의한 소자 분리 영역은 넓은 면적을 차지함과 동시에 얕은 깊이로 형성되기 때문에 깊이에 대한 절연 마진을 확보하기에는 한계가 있다.However, since the device isolation region by the LOCOS technology occupies a large area and is formed to have a shallow depth, there is a limit to securing an insulation margin with respect to depth.
이에 따라 좁은 면적을 차지함과 동시에 깊이에 따른 절연 마진을 확보하기 위하여 최근에는 트렌치 기술에 의한 소자 분리 영역을 형성하기도 한다.Accordingly, in order to occupy a narrow area and to secure insulation margins according to depths, device isolation regions have recently been formed by trench technology.
상기 트렌치 기술에 의한 소자 분리 영역의 형성 방법은 챠이(Tsai)에게 허여된 미합중국 특허 제5,981,353호, 히아오(Hsiao et al.)에게 허여된 미합중국 특허 제5,981,402호 및 리우(Liu et al.)에게 허여된 미합중국 특허 제6,001,708호에 개시되어 있다.The method of forming a device isolation region by the trench technique is described in US Patent No. 5,981,353 to Tsai, US Patent No. 5,981,402 to Hsiao et al. US Pat. No. 6,001,708.
상기 트렌치 기술에 의한 소자 분리 영역의 형성 방법은 다음과 같다.The method of forming the device isolation region by the trench technique is as follows.
도 2는 트렌치 기술에 의하여 소자 분리 영역을 형성한 반도체 장치를 설명하기 위한 단면도이다.2 is a cross-sectional view for illustrating a semiconductor device in which an isolation region is formed by trench technology.
도 2를 참조하면, 반도체 기판(20)의 트렌치에 절연 물질이 채워진 소자 분리 영역(22)이 형성되어 있다. 상기 절연 물질이 채워진 트렌치로 구성되는 소자 분리 영역의 형성은 먼저, 반도체 기판상에 절연 물질로 구성되는 패드막을 형성한다. 여기서 상기 패드막의 형성을 생략할 수도 있다. 그리고 상기 패드막상에 포토레지스트로 이루어지는 포토레지스트막을 형성한 다음 상기 포토레지스트막을 포토레지스트 패턴으로 형성한다. 이에 따라 소정 영역의 반도체 기판이 노출된다. 이어서 상기 포토레지스트 패턴을 식각 마스크로 사용한 식각을 수행하여 상기 반도체 기판에 트렌치를 형성한 다음 상기 트렌치에 절연 물질을 채워 넣는다.Referring to FIG. 2, an isolation region 22 filled with an insulating material is formed in the trench of the semiconductor substrate 20. Formation of the device isolation region made of the trench filled with the insulating material first forms a pad film made of the insulating material on the semiconductor substrate. The formation of the pad film may be omitted here. A photoresist film made of photoresist is formed on the pad film, and then the photoresist film is formed into a photoresist pattern. As a result, the semiconductor substrate in the predetermined region is exposed. Subsequently, etching is performed using the photoresist pattern as an etching mask to form a trench in the semiconductor substrate, and then an insulating material is filled in the trench.
이와 같은 트렌치 기술에 의한 소자 분리 영역은 로코스 기술에 의한 소자 분리 영역보다 좁은 면적을 차지함과 동시에 깊은 깊이로 형성되기 때문에 깊이에 대한 절연 마진을 용이하게 확보할 수 있는 장점이 있다.Since the device isolation region by the trench technique occupies a narrower area than the device isolation region by the LOCOS technique and is formed to have a deep depth, it is possible to easily secure an insulation margin with respect to the depth.
그러나 상기 트렌치는 식각 등을 수행하여 형성하기 때문에 제조 공정이 복잡하고, 좁은 영역을 대상으로 식각을 수행하기 때문에 공정 마진을 확보하기에는 한계가 있다. 또한 반도체 기판을 대상으로 하는 식각을 수행하기 때문에 상기 식각으로 인하여 반도체 기판 자체가 손상되기도 한다.However, since the trench is formed by etching, the manufacturing process is complicated, and since the trench is etched in a narrow region, there is a limit in securing a process margin. In addition, since the etching is performed on the semiconductor substrate, the etching may damage the semiconductor substrate itself.
또한 최근에는 상기 절연 마진을 확보하기 위한 영역에는 트렌치로 구성되는 소자 분리 영역을 그리고 상기 공정 마진을 확보하기 위한 영역에는 필드 산화막으로 구성되는 소자 분리 영역을 하나의 반도체 기판에 형성하기도 한다.Recently, a device isolation region composed of a trench is formed in an area for securing the insulation margin, and a device isolation region composed of a field oxide film is formed in a semiconductor substrate in an area for securing the process margin.
상기 트렌치 및 필드 산화막으로 구성되는 소자 분리 영역의 형성은 윤(Jun)에게 허여된 미합중국 특허 제5,915,191호에 개시되어 있다. 그러나 상기 미합중국 특허 제5,915,191호에 의하면, 상기 소자 분리 영역은 트렌치 및 필드 산화막을 형성하는 공정을 별도로 수행하기 때문에 제조 공수가 복잡해지는 문제점이 지적된다.The formation of device isolation regions consisting of the trench and field oxide films is disclosed in US Pat. No. 5,915,191 to Jun. However, according to U.S. Patent No. 5,915,191, it is pointed out that the device isolation region has a complicated manufacturing process since the process of forming the trench and the field oxide film is performed separately.
본 발명이 목적은 필드 산화막으로 구성되는 제1 소자 분리 영역 및 트렌치로 구성되는 제2 소자 분리 영역을 동일 부위에 형성하여 절연 마진 및 공정 마진을 용이하게 확보하기 위한 반도체 장치에서 소자 분리 영역의 형성 방법을 제공하는 데 있다.An object of the present invention is to form a device isolation region in a semiconductor device for easily securing an insulation margin and a process margin by forming a first device isolation region composed of a field oxide film and a second device isolation region composed of a trench at the same site. To provide a way.
도 1은 로코스 기술에 의하여 소자 분리 영역을 형성한 반도체 장치를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device in which an element isolation region is formed by a LOCOS technique.
도 2는 트렌치 기술에 의하여 소자 분리 영역을 형성한 반도체 장치를 설명하기 위한 단면도이다.2 is a cross-sectional view for illustrating a semiconductor device in which an isolation region is formed by trench technology.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 소자 분리 영역의 형성 방법을 설명하기 위한 단면도들이다.3A to 3D are cross-sectional views illustrating a method of forming an isolation region according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10, 20, 30 : 반도체 기판10, 20, 30: semiconductor substrate
12, 22, 36, 40 : 소자 분리 영역12, 22, 36, 40: device isolation region
32 : 패드 산화막32: pad oxide film
34 : 산화 성장 억제막34: oxidative growth inhibitory film
38 : 트렌치38: trench
상기 목적을 달성하기 위한 본 발명의 반도체 장치에서 소자 분리 영역의 형성 방법은, 산화 성장 억제막을 마스크로 사용한 열산화를 수행하여 상기 산화 성장 억제막 하부에 형성된 패드 산화막을 필드 산화막으로 형성하여 반도체 장치를 구성하는 소자들을 전기적으로 분리하기 위한 제1 소자 분리 영역을 형성하는 단계와, 상기 제1 소자 분리 영역의 소정 부위 및 상기 소정 부위 하부의 반도체 기판을 연속적으로 제거하여 트렌치를 형성하는 단계와, 상기 트렌치에 절연 물질을 채워 넣어 상기 반도체 장치를 구성하는 소자들을 전기적으로 분리하기 위한 제2 소자 분리 영역을 형성하는 단계를 포함한다.In the semiconductor device of the present invention for achieving the above object, a method of forming an isolation region in a semiconductor device is performed by thermal oxidation using an oxide growth suppression film as a mask to form a pad oxide film formed under the oxide growth suppression film as a field oxide film. Forming a first device isolation region for electrically separating devices constituting the semiconductor device, forming a trench by continuously removing a predetermined portion of the first device isolation region and a semiconductor substrate below the predetermined region; Filling the trench with an insulating material to form a second device isolation region for electrically separating devices constituting the semiconductor device;
상기 산화 성장 억제막은 상기 패드 산화막을 구성하는 산화물과 산화율의 차이를 50배 이상 나타내는 질화물로 구성되는 것이 바람직하다.It is preferable that the said oxide growth suppression film is comprised from the oxide which comprises the said pad oxide film, and the nitride which shows 50 times or more the difference of oxidation rate.
상기 제2 소자 분리 영역을 구성하는 상기 트렌치는 포토레지스트 패턴을 식각 마스크로 사용하는 사진식각공정을 수행하여 형성할 수 있고, 이에 따라 형성된 트렌치에는 주로 산화물로 구성되는 절연 물질을 채워 넣는다.The trench constituting the second device isolation region may be formed by performing a photolithography process using a photoresist pattern as an etch mask, and the trench formed therein is filled with an insulating material mainly composed of oxide.
이에 따라 동일한 부위에 제1 소자 분리 영역 및 제2 소자 분리 영역을 형성함으로써 공정 마진 및 절연 마진을 동시에 확보할 수 있다.Accordingly, by forming the first device isolation region and the second device isolation region in the same region, it is possible to secure a process margin and an insulation margin at the same time.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 소자 분리 영역의 형성 방법을 설명하기 위한 단면도들이다.3A to 3D are cross-sectional views illustrating a method of forming an isolation region according to an embodiment of the present invention.
도 3a를 참조하면, 반도체 기판(30)상에 패드 산화막(32)을 형성한다. 상기 패드 산화막(32)은 900 내지 1,050℃의 온도로 열산화를 수행하여 40 내지 400Å의 두께를 갖도록 형성한다. 이어서 상기 패드 산화막(32)상에 질화막(도시되지 않음)을 형성한다. 상기 질화막은 화학기상증착으로 질화막을 상기 반도체 기판(30)상에 700 내지 800Å의 두께를 갖도록 형성한다. 그리고 상기 질화막을 산화 성장 억제막(34)으로 형성한다. 상기 산화 성장 억제막(34)은 상기 질화막상에 포토레지스트를 스핀코팅하여 포토레지스트막(도시되지 않음)을 형성한 다음 상기 포토레지스트막을 노광 및 현상을 수행하여 포토레지스트 패턴으로 형성한 후, 상기 포토레지스트 패턴에 의해 노출되는 질화막을 식각함으로써 형성할 수 있다. 이에 따라 소정 영역의 패드 산화막(32)이 노출된다.Referring to FIG. 3A, a pad oxide film 32 is formed on the semiconductor substrate 30. The pad oxide layer 32 is formed to have a thickness of 40 to 400 kPa by thermal oxidation at a temperature of 900 to 1,050 ° C. Subsequently, a nitride film (not shown) is formed on the pad oxide film 32. The nitride film is formed to have a thickness of 700 to 800 700 on the semiconductor substrate 30 by chemical vapor deposition. The nitride film is formed of an oxide growth inhibiting film 34. The oxide growth inhibiting film 34 is formed by forming a photoresist film (not shown) by spin coating a photoresist on the nitride film and then exposing and developing the photoresist film to form a photoresist pattern. It can be formed by etching the nitride film exposed by the photoresist pattern. As a result, the pad oxide film 32 in the predetermined region is exposed.
도 3b를 참조하면, 상기 산화 성장 억제막(34)에 의해 노출된 패드 산화막(32)을 제1 소자 분리 영역(36)을 구성하는 필드 산화막으로 형성한다. 상기 필드 산화막은 850 내지 1,050℃의 온도로 열산화를 수행하여 반도체 기판(30) 상부에 6,000 내지 10,000Å의 두께를 갖도록 형성하는데, 바람직하게는 7,500Å 정도의 두께를 갖도록 형성한다. 이때 상기 필드 산화막은 상기 노출된 패드 산화막의 표면을 기준으로 하부로 약 40% 정도가 그리고 상부로 약 60% 정도가 형성된다. 즉, 상기 노출된 패드 산화막을 기준할 때 4,500Å 정도의 두께를 갖는 필드 산화막이 형성되는 것이다. 그리고 상기 산화 성장 억제막(34)에 의해 덮여 있는 영역의 패드 산화막은 산화율의 차이(산화물과 질화물은 약 50배 정도의 차이가 있음)로 인하여 필드 산화막을 형성되지 않는다. 이와 같이 상기 제1 소자 분리 영역(36)은 로코스 기술로 형성한다.Referring to FIG. 3B, the pad oxide film 32 exposed by the oxide growth inhibiting film 34 is formed as a field oxide film constituting the first device isolation region 36. The field oxide film is thermally oxidized at a temperature of 850 to 1,050 ° C. to be formed on the semiconductor substrate 30 to have a thickness of 6,000 to 10,000 kPa, and preferably to have a thickness of about 7,500 kPa. In this case, about 40% of the field oxide film is formed at the bottom and about 60% at the top of the exposed pad oxide film. That is, a field oxide film having a thickness of about 4,500 kPa is formed based on the exposed pad oxide film. In addition, the pad oxide film in the region covered by the oxide growth inhibiting film 34 does not form a field oxide film due to a difference in oxidation rate (a difference of about 50 times between oxide and nitride). As such, the first device isolation region 36 is formed by a LOCOS technique.
도 3c를 참조하면, 상기 필드 산화막으로 구성되는 제1 소자 분리 영역(36)의 소정 부위 및 상기 소정 부위 하부의 반도체 기판을 연속적으로 제거하여 트렌치(38)를 형성한다. 상기 트렌치는 포토레지스트 패턴을 식각 마스크로 사용한 사진식각공정을 수행하여 형성한다. 이때 상기 포토레지스트 패턴은 상기 산화 성장 억제막상에 형성하는데, 때문에 상기 사진식각공정에서 공정 마진을 용이하게 확보할 수 있다. 즉, 상기 사진식각을 위한 정렬을 수행할 때 상기 산화 성장 억제막이노출되어도 상기 산화 성장 억제막이 상기 트렌치의 형성을 위한 식각 마스크의 역할을 할 수 있기 때문이다.Referring to FIG. 3C, a trench 38 is formed by continuously removing a predetermined portion of the first device isolation region 36 formed of the field oxide film and a semiconductor substrate below the predetermined portion. The trench is formed by performing a photolithography process using a photoresist pattern as an etching mask. In this case, the photoresist pattern is formed on the oxide growth suppression layer, so that a process margin can be easily secured in the photolithography process. That is, even when the oxide growth inhibiting film is exposed when the alignment for the photolithography is performed, the oxide growth inhibiting film may serve as an etching mask for forming the trench.
도 3d를 참조하면, 상기 트렌치(38)에 산화물로 구성되는 절연 물질을 채워 넣어 제2 소자 분리 영역(40)을 형성한다. 상기 절연 물질은 주로 화학기상증착으로 상기 트렌치에 채워 넣는다. 여기서 상기 절연 물질을 트렌치에 채워 넣기 전에 사기 트렌치내의 밑면 및 측벽에 산화물로 구성되는 패드막(도시되지 않음)을 형성할 수도 있다. 그러나 본 실시예에서는 상기 패드막의 형성을 생략한다. 그리고 상기 절연 물질을 채운 후, 상기 산화 성장 억제막과 절연 물질의 식각비를 이용한 식각을 수행하여 상기 절연 물질이 상기 제1 소자 분리 영역을 구성하는 필드 산화막의 표면까지만 상기 절연 물질이 존재하도록 한다. 그리고 상기 산화 성장 억제막을 제거한다. 이와 같이 상기 제2 소자 분리 영역(40)은 트렌치 기술로 형성한다.Referring to FIG. 3D, the trench 38 is filled with an insulating material composed of an oxide to form a second device isolation region 40. The insulating material is mainly filled into the trench by chemical vapor deposition. Here, before filling the insulating material in the trench, a pad film (not shown) made of oxide may be formed on the bottom and sidewalls of the trench. However, in the present embodiment, the formation of the pad film is omitted. After the insulating material is filled, etching is performed using an etch ratio between the oxide growth suppression layer and the insulating material so that the insulating material exists only up to the surface of the field oxide film in which the insulating material forms the first device isolation region. . And the said oxide growth suppression film is removed. As such, the second device isolation region 40 is formed by a trench technique.
이에 따라 상기 반도체 장치를 구성하는 소자들을 전기적으로 분리하기 위한 소자 분리 영역을 동일 부위에 필드 산화막으로 구성되는 제1 소자 분리 영역 및 트렌치로 구성되는 제2 소자 분리 영역으로 형성할 수 있다.Accordingly, an element isolation region for electrically separating the elements constituting the semiconductor device may be formed in the same region as a first element isolation region composed of a field oxide film and a second element isolation region composed of a trench.
따라서, 본 발명에 의하면 제1 소자 분리 영역을 형성하기 위한 패드 산화막의 열산화를 수행할 때 산화 성장 억제막을 마스크로 사용함으로써 자동 정렬이 가능하기 때문에 공정 마진을 용이하게 확보할 수 있고, 제2 소자 분리 영역이 트렌치로 구성되기 때문에 절연 마진을 용이하게 확보할 수 있다. 또한 제1 소자 분리영역을 구성하는 필드 산화막을 통하여 반도체 기판을 식각하기 때문에 상기 식각으로 인하여 반도체 기판에 가해지는 손상을 최소화할 수 있다. 그리고 상기 제1 소자 분리 영역 및 제2 소자 분리 영역을 동일 부위에 형성함으로서 절연 기능이 향상되는 효과도 기대할 수 있다.Therefore, according to the present invention, when the thermal oxidation of the pad oxide film for forming the first device isolation region is performed, automatic alignment is possible by using the oxidation growth suppression film as a mask, thereby easily securing the process margin, and the second Since the device isolation region is formed of a trench, insulation margin can be easily secured. In addition, since the semiconductor substrate is etched through the field oxide layer constituting the first device isolation region, damage to the semiconductor substrate due to the etching may be minimized. Also, by forming the first device isolation region and the second device isolation region at the same site, an effect of improving the insulation function can be expected.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000005048A KR20010077327A (en) | 2000-02-02 | 2000-02-02 | Method for forming of device isolation region in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000005048A KR20010077327A (en) | 2000-02-02 | 2000-02-02 | Method for forming of device isolation region in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010077327A true KR20010077327A (en) | 2001-08-17 |
Family
ID=19643631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000005048A KR20010077327A (en) | 2000-02-02 | 2000-02-02 | Method for forming of device isolation region in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010077327A (en) |
-
2000
- 2000-02-02 KR KR1020000005048A patent/KR20010077327A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741876B1 (en) | Manufacturing method of semiconductor device having trench isolation prevented from divot | |
| KR20020042251A (en) | Fabrication method of isolation structure for semiconductor device | |
| US6682987B2 (en) | Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby | |
| KR970008574A (en) | Twin well formation method of semiconductor device | |
| KR100645188B1 (en) | method for forming isolation region semiconductor device | |
| KR0140655B1 (en) | Device isolation method of semiconductor apparatus | |
| KR20010077327A (en) | Method for forming of device isolation region in a semiconductor device | |
| KR100731103B1 (en) | Method of forming a isolation film of semiconductor device | |
| KR100417853B1 (en) | Method for manufacturing device having a shallow trench isolation and deep trench isolation | |
| KR100195237B1 (en) | Method for providing trench/locos isolation | |
| KR100634267B1 (en) | Method for forming of device isolation region in a semiconductor device | |
| KR19990015463A (en) | Trench element isolation method for semiconductor devices | |
| KR100325604B1 (en) | Shallow trench manufacture method for isolating semiconductor devices | |
| KR100286901B1 (en) | Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices | |
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| KR100769127B1 (en) | method for forming isolation film of semiconductor device | |
| KR20020002164A (en) | Method of forming isolation layer of semiconductor device | |
| KR100237749B1 (en) | Method of forming a device isolation film of semiconductor device | |
| KR100244303B1 (en) | Method for forming isolation region of semiconductor device | |
| KR100396792B1 (en) | Method for chemical mechanical polishing isolation region of semiconductor device | |
| KR100528797B1 (en) | Method of forming an isolation film in a semiconductor device | |
| KR100236074B1 (en) | Isolation film and method of forming the same | |
| KR960009105A (en) | Device Separation Method of Semiconductor Devices | |
| KR100444608B1 (en) | Method of forming a isolation layer in a semiconductor device | |
| JP3958454B2 (en) | Method for forming isolation film of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |